CN212342638U - 中低压沟槽型mos器件 - Google Patents
中低压沟槽型mos器件 Download PDFInfo
- Publication number
- CN212342638U CN212342638U CN202021210590.8U CN202021210590U CN212342638U CN 212342638 U CN212342638 U CN 212342638U CN 202021210590 U CN202021210590 U CN 202021210590U CN 212342638 U CN212342638 U CN 212342638U
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- groove
- column
- type source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 10
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开一种中低压沟槽型MOS器件，其位于P型掺杂阱层内的沟槽延伸至N型掺杂外延层内，所述沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱，此第一导电多晶硅柱、第二导电多晶硅柱之间填充有第二二氧化硅层；所述沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间，所述下N型源极部与沟槽之间填充有第三氧化硅层，所述下N型源极部与第一导电多晶硅柱、第二导电多晶硅柱之间通过第四氧化硅层隔离。本实用新型减小了器件工作时候的开关损耗，有效抑制了器件的误开启。
Description
技术领域
本实用新型涉及MOSFET器件技术领域，尤其涉及一种沟槽型MOSFET器件。
背景技术
沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快、开关损耗小的特点，已经在低压和中高压应用领域全面替代平面式功率MOS器件，成为功率MOS器件的主流。随着产品应用的发展，对功率MOS器件的开关速度和开关损耗的要求越来越高，普通的沟槽式MOS器件在开关特性上显得越来越不足。
发明内容
本实用新型的目的是提供一种中低压沟槽型MOS器件，该中低压沟槽型MOS器件减小了器件工作时候的开关损耗，有效抑制了器件的误开启。
为达到上述目的，本实用新型采用的技术方案是：一种中低压沟槽型MOS器件，包括：位于硅片下部的重掺杂N型漏极层和位于硅片上部的P型掺杂阱层，所述硅片中部且位于重掺杂N型漏极层和P型掺杂阱层之间具有一N型掺杂外延层；
一位于P型掺杂阱层内的沟槽延伸至N型掺杂外延层内，位于P型掺杂阱层上部内且位于沟槽的周边具有重掺杂N型源极区，一绝缘介质层覆盖于沟槽、重掺杂N型源极区和P型掺杂阱层上表面，位于重掺杂N型源极区上表面的绝缘介质层开有一通孔，一上金属层位于绝缘介质层上表面和通孔内，从而与重掺杂N型源极区电连接，一下金属层覆盖于重掺杂N型漏极层与N型掺杂外延层相背的表面；
所述沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱，此第一导电多晶硅柱、第二导电多晶硅柱之间填充有第二二氧化硅层；
所述沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间，所述下N型源极部与沟槽之间填充有第三氧化硅层，所述下N型源极部与第一导电多晶硅柱、第二导电多晶硅柱之间通过第四氧化硅层隔离。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，位于所述沟槽侧壁的第一二氧化硅层的厚度小于位于下N型源极部与沟槽之间的第三氧化硅层的厚度。
2. 上述方案中，所述第一导电多晶硅柱、第二导电多晶硅柱的高度均大于下N型源极部的高度。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型中低压沟槽型MOS器件，其沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱，此第一导电多晶硅柱、第二导电多晶硅柱之间填充有第二二氧化硅层，减小了器件工作时候的开关损耗，有效抑制了器件的误开启。
2. 本实用新型中低压沟槽型MOS器件，其沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间，所述下N型源极部与沟槽之间填充有第三氧化硅层，所述下N型源极部与第一导电多晶硅柱、第二导电多晶硅柱之间通过第四氧化硅层隔离，增加耐压的情况下，将关断时将导通电阻降低。
附图说明
附图1为本实用新型中低压沟槽型MOS器件结构示意图。
以上附图中：1、硅片；2、重掺杂N型漏极层；3、P型掺杂阱层；4、N型掺杂外延层；5、沟槽；6、重掺杂N型源极区；7、绝缘介质层；8、通孔；9、上金属层；10、下金属层；11、第一二氧化硅层；12、第一导电多晶硅柱；13、第二导电多晶硅柱；14、第二二氧化硅层；15、下N型源极部；16、第三氧化硅层；17、第四氧化硅层。
具体实施方式
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：一种中低压沟槽型MOS器件，包括：位于硅片1下部的重掺杂N型漏极层2和位于硅片1上部的P型掺杂阱层3，所述硅片1中部且位于重掺杂N型漏极层2和P型掺杂阱层3之间具有一N型掺杂外延层4；
一位于P型掺杂阱层3内的沟槽5延伸至N型掺杂外延层4内，位于P型掺杂阱层3上部内且位于沟槽5的周边具有重掺杂N型源极区6，一绝缘介质层7覆盖于沟槽5、重掺杂N型源极区6和P型掺杂阱层3上表面，位于重掺杂N型源极区6上表面的绝缘介质层7开有一通孔8，一上金属层9位于绝缘介质层7上表面和通孔8内，从而与重掺杂N型源极区6电连接，一下金属层10覆盖于重掺杂N型漏极层2与N型掺杂外延层4相背的表面；
所述沟槽5侧壁和底部具有一第一二氧化硅层11，且沟槽5内间隔设置有用第一导电多晶硅柱12、第二导电多晶硅柱13，此第一导电多晶硅柱12、第二导电多晶硅柱13之间填充有第二二氧化硅层14；
所述沟槽5内下部具有下N型源极部15，此下N型源极部15位于第一导电多晶硅柱12、第二导电多晶硅柱13与沟槽5底部之间，所述下N型源极部15与沟槽5之间填充有第三氧化硅层16，所述下N型源极部15与第一导电多晶硅柱12、第二导电多晶硅柱13之间通过第四氧化硅层17隔离。
位于所述沟槽5侧壁的第一二氧化硅层11的厚度小于位于下N型源极部15与沟槽5之间的第三氧化硅层16的厚度。
实施例2：一种中低压沟槽型MOS器件，包括：位于硅片1下部的重掺杂N型漏极层2和位于硅片1上部的P型掺杂阱层3，所述硅片1中部且位于重掺杂N型漏极层2和P型掺杂阱层3之间具有一N型掺杂外延层4；
一位于P型掺杂阱层3内的沟槽5延伸至N型掺杂外延层4内，位于P型掺杂阱层3上部内且位于沟槽5的周边具有重掺杂N型源极区6，一绝缘介质层7覆盖于沟槽5、重掺杂N型源极区6和P型掺杂阱层3上表面，位于重掺杂N型源极区6上表面的绝缘介质层7开有一通孔8，一上金属层9位于绝缘介质层7上表面和通孔8内，从而与重掺杂N型源极区6电连接，一下金属层10覆盖于重掺杂N型漏极层2与N型掺杂外延层4相背的表面；
所述沟槽5侧壁和底部具有一第一二氧化硅层11，且沟槽5内间隔设置有用第一导电多晶硅柱12、第二导电多晶硅柱13，此第一导电多晶硅柱12、第二导电多晶硅柱13之间填充有第二二氧化硅层14；
所述沟槽5内下部具有下N型源极部15，此下N型源极部15位于第一导电多晶硅柱12、第二导电多晶硅柱13与沟槽5底部之间，所述下N型源极部15与沟槽5之间填充有第三氧化硅层16，所述下N型源极部15与第一导电多晶硅柱12、第二导电多晶硅柱13之间通过第四氧化硅层17隔离。
上述第一导电多晶硅柱12、第二导电多晶硅柱13的高度均大于下N型源极部15的高度。
采用上述中低压沟槽型MOS器件时，其沟槽侧壁和底部具有一第一二氧化硅层，且沟槽内间隔设置有用第一导电多晶硅柱、第二导电多晶硅柱，此第一导电多晶硅柱、第二导电多晶硅柱之间填充有第二二氧化硅层，减小了器件工作时候的开关损耗，有效抑制了器件的误开启；还有，其沟槽内下部具有下N型源极部，此下N型源极部位于第一导电多晶硅柱、第二导电多晶硅柱与沟槽底部之间，所述下N型源极部与沟槽之间填充有第三氧化硅层，所述下N型源极部与第一导电多晶硅柱、第二导电多晶硅柱之间通过第四氧化硅层隔离，增加耐压的情况下，将关断时将导通电阻降低。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (3)
1.一种中低压沟槽型MOS器件，其特征在于：包括：位于硅片（1）下部的重掺杂N型漏极层（2）和位于硅片（1）上部的P型掺杂阱层（3），所述硅片（1）中部且位于重掺杂N型漏极层（2）和P型掺杂阱层（3）之间具有一N型掺杂外延层（4）；
一位于P型掺杂阱层（3）内的沟槽（5）延伸至N型掺杂外延层（4）内，位于P型掺杂阱层（3）上部内且位于沟槽（5）的周边具有重掺杂N型源极区（6），一绝缘介质层（7）覆盖于沟槽（5）、重掺杂N型源极区（6）和P型掺杂阱层（3）上表面，位于重掺杂N型源极区（6）上表面的绝缘介质层（7）开有一通孔（8），一上金属层（9）位于绝缘介质层（7）上表面和通孔（8）内，从而与重掺杂N型源极区（6）电连接，一下金属层（10）覆盖于重掺杂N型漏极层（2）与N型掺杂外延层（4）相背的表面；
所述沟槽（5）侧壁和底部具有一第一二氧化硅层（11），且沟槽（5）内间隔设置有第一导电多晶硅柱（12）、第二导电多晶硅柱（13），此第一导电多晶硅柱（12）、第二导电多晶硅柱（13）之间填充有第二二氧化硅层（14）；
所述沟槽（5）内下部具有下N型源极部（15），此下N型源极部（15）位于第一导电多晶硅柱（12）、第二导电多晶硅柱（13）与沟槽（5）底部之间，所述下N型源极部（15）与沟槽（5）之间填充有第三氧化硅层（16），所述下N型源极部（15）与第一导电多晶硅柱（12）、第二导电多晶硅柱（13）之间通过第四氧化硅层（17）隔离。
2.根据权利要求1所述的中低压沟槽型MOS器件，其特征在于：位于所述沟槽（5）侧壁的第一二氧化硅层（11）的厚度小于位于下N型源极部（15）与沟槽（5）之间的第三氧化硅层（16）的厚度。
3.根据权利要求1所述的中低压沟槽型MOS器件，其特征在于：所述第一导电多晶硅柱（12）、第二导电多晶硅柱（13）的高度均大于下N型源极部（15）的高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021210590.8U CN212342638U (zh) | 2020-06-28 | 2020-06-28 | 中低压沟槽型mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021210590.8U CN212342638U (zh) | 2020-06-28 | 2020-06-28 | 中低压沟槽型mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212342638U true CN212342638U (zh) | 2021-01-12 |
Family
ID=74076747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021210590.8U Active CN212342638U (zh) | 2020-06-28 | 2020-06-28 | 中低压沟槽型mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212342638U (zh) |
-
2020
- 2020-06-28 CN CN202021210590.8U patent/CN212342638U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20060040592A (ko) | 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법 | |
| CN101026190A (zh) | 沟槽高压n型金属氧化物半导体管及其制备工艺 | |
| CN106409912A (zh) | 高频率大功率沟槽mos场效应管及其制造方法 | |
| CN212810310U (zh) | 沟槽型mos晶体管 | |
| CN212342638U (zh) | 中低压沟槽型mos器件 | |
| CN113690303A (zh) | 半导体器件及其制备方法 | |
| CN213366605U (zh) | 耐击穿mosfet器件 | |
| CN113921614B (zh) | 一种半导体功率器件结构及其制造方法 | |
| CN212342639U (zh) | 大功率mosfet器件 | |
| CN213988891U (zh) | Mos型功率半导体器件 | |
| CN212725320U (zh) | 垂直功率mosfet半导体器件 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN113097311B (zh) | 一种具有栅氧优化结构的功率半导体器件及制造方法 | |
| CN213366601U (zh) | 金氧半场效晶体管器件 | |
| CN213366602U (zh) | 沟槽式功率mos半导体器件 | |
| CN213366600U (zh) | 沟槽式mos器件 | |
| CN107994067A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN211654830U (zh) | 沟槽型大功率mosfet器件 | |
| CN108063159A (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN212161822U (zh) | 功率mosfet器件 | |
| CN201038163Y (zh) | 沟槽高压p型金属氧化物半导体管 | |
| CN204497236U (zh) | 利用电荷耦合实现耐压的功率mos器件 | |
| CN213366604U (zh) | 垂直结构mos半导体器件 | |
| CN212161821U (zh) | 高可靠性垂直功率mos器件 | |
| CN113851533B (zh) | 低功耗垂直功率mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240206 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: China Address before: Room 501, building nw20, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240322 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |