CN106158614B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN106158614B CN106158614B CN201510188543.5A CN201510188543A CN106158614B CN 106158614 B CN106158614 B CN 106158614B CN 201510188543 A CN201510188543 A CN 201510188543A CN 106158614 B CN106158614 B CN 106158614B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor devices
- semiconductor
- body area
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 2
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- -1 boron ion Chemical class 0.000 claims description 2
- 229910052810 boron oxide Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 127
- 239000011241 protective layer Substances 0.000 abstract description 3
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 241000790917 Dioxys <bee> Species 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的制备方法，该方法包括：在半导体硅基底的表面上依次形成栅氧化层、多晶硅层后，再形成半导体器件的体区；利用各向异性的干法刻蚀对整个器件上表面进行刻蚀，减薄栅氧化层的厚度；对体区进行P型离子驱入，使未被刻蚀掉的多晶硅层的表面上形成二氧化硅层；再形成半导体器件的源区、介质层、正面金属层和背面金属层。从而在减薄栅氧化层的厚度之后，在未被刻蚀掉的多晶硅层的表面上形成二氧化硅层，实现了对多晶硅层的修复，在多晶硅层的表面上形成一层二氧化硅的保护层，从而消除了多晶硅的损伤，制备成的半导体器件的阈值电压不会发生波动，提高了半导体器件的性能的稳定性和可靠性。
Description
技术领域
本发明涉及半导体工艺领域，尤其涉及一种半导体器件的制备方法。
背景技术
半导体器件是工业制作中的常用器件，半导体器件广泛应用于各个领域。
现有技术中提供的半导体器件的制备方法为：
在半导体硅基底表面上依次形成了栅氧化层和多晶硅层之后，再形成半导体器件的体区；
扩散体区的体积；采用干法刻蚀对栅氧化层进行处理，去减少裸露在硅基底表面的栅氧化层，以便于向体区中注入砷离子去形成半导体器件的源区；
在硅基底的表面依次形成介质层和正面金属层，在硅基底的底面上形成背面金属层。从而完成了半导体器件的制备。
然而现有技术中，由于多晶硅层是裸露在外的，在对栅氧化层进行干法刻蚀的时候，会损伤到多晶硅层，从而制备成的半导体器件的阈值电压会发生波动，造成半导体器件的性能不稳定，进而影响了半导体器件的可靠性。
发明内容
本发明提供一种半导体器件的制备方法，用以解决现有制备方法中的由于多晶硅层是裸露在外的，在对栅氧化层进行干法刻蚀的时候，会损伤到多晶硅层，从而制备成的半导体器件的阈值电压会发生波动，造成半导体器件的性能不稳定，进而影响了半导体器件的可靠性的问题。
本发明提供一种半导体器件的制备方法，包括：
在半导体硅基底的表面上形成栅氧化层，并在所述栅氧化层的表面上形成多晶硅层，对所述多晶硅层进行光刻和刻蚀，形成体区窗口；
通过所述体区窗口向所述硅基底中注入P型离子，形成所述半导体器件的体区；
利用各向异性的干法刻蚀对整个器件上表面进行刻蚀，减薄所述栅氧化层的厚度；
对所述体区进行P型离子驱入，使未被刻蚀掉的所述多晶硅层的表面上形成二氧化硅层；
对所述硅基底进行光刻，形成所述半导体器件的源区；
在所述半导体硅基底的表面上形成介质层和正面金属层之后，对所述正面金属层进行光刻和刻蚀，形成源极金属层和栅极金属层；
在所述硅基底的底面上覆盖背面金属层。
本发明提供的半导体器件的制备方法，在半导体硅基底的表面上依次形成栅氧化层、多晶硅层后，再形成半导体器件的体区；利用各向异性的干法刻蚀对整个器件上表面进行刻蚀，减薄栅氧化层的厚度；对体区进行P型离子驱入，使未被刻蚀掉的多晶硅层的表面上形成二氧化硅层；形成半导体器件的源区；在半导体硅基底的表面上形成介质层和正面金属层之后，对正面金属层进行光刻和刻蚀，形成源极金属层和栅极金属层；在硅基底的底面上覆盖背面金属层。从而在减薄栅氧化层的厚度之后，在未被刻蚀掉的多晶硅层的表面上形成二氧化硅层，实现了对多晶硅层的修复，在多晶硅层的表面上形成一层二氧化硅的保护层，从而消除了多晶硅的损伤，制备成的半导体器件的阈值电压不会发生波动，提高了半导体器件的性能的稳定性和可靠性。
附图说明
图1为本发明实施例一提供的半导体器件的制备方法的流程示意图；
图2为实施例一的步骤101执行过程中半导体器件器件的剖面示意图；
图3为实施例一的步骤102执行过程中半导体器件器件的剖面示意图；
图4为实施例一的步骤103执行过程中半导体器件器件的剖面示意图；
图5为实施例一的步骤104执行过程中半导体器件器件的剖面示意图；
图6为实施例一的步骤105执行过程中半导体器件器件的剖面示意图；
图7为实施例一的步骤106执行过程中半导体器件器件的剖面示意图；
图8为实施例一的步骤107执行过程中半导体器件器件的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的半导体器件的制备方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，如图1所示，包括：
步骤101、在半导体硅基底的表面上形成栅氧化层，并在栅氧化层的表面上形成多晶硅层，对多晶硅层进行光刻和刻蚀，形成体区窗口。
在本实施例中，具体的，图2为实施例一的步骤101执行过程中半导体器件器件的剖面示意图，图2所示，半导体硅基底用标号11表示，半导体硅基底11包括衬底和设置在衬底表面上的外延层，外延层为一层或多层半导体薄膜；栅氧化层用标号12表示，保留的部分多晶硅用标号13表示，体区窗口用标号14表示。
其中，半导体硅基底11可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
在反应炉中通入氧气，在高温下，半导体硅基底11的表面上形成栅氧化层12。然后采用低压化学气相沉积方法，在反应炉中通入硅烷(SiH4)气体，硅烷气体在高温下分解成多晶硅，多晶硅沉积在栅氧化层12的表面，从而在在栅氧化层12的表面上形成多晶硅层。之后，对多晶硅层进行光刻和刻蚀，包括在多晶硅层的表面上涂覆光刻胶，再对半导体器件进行曝光显影，再注入离子，以光刻胶为掩膜对多晶硅层进行刻蚀，形成体区窗口14，再采用浓硫酸溶液去除光刻胶。保留的部分多晶硅层13作为栅极部分和互联部分的多晶硅层。
其中，栅氧化层的厚度为800埃～1200埃。
步骤102、通过体区窗口向硅基底中注入P型离子，形成半导体器件的体区。
在本实施例中，具体的，图3为实施例一的步骤102执行过程中半导体器件器件的剖面示意图，图3所示，体区用标号17表示。
通过体区窗口14向硅基底11中注入P型离子，离子的注入剂量为1.0E13～1.0E15个/平米厘米，能量为80千电子伏～120千电子伏；可以形成半导体器件的体区17。
其中，P型离子是硼离子或二氧化硼离子。
步骤103、利用各向异性的干法刻蚀对整个器件上表面进行刻蚀，减薄栅氧化层的厚度。
在本实施例中，具体的，图4为实施例一的步骤103执行过程中半导体器件器件的剖面示意图，图4所示，减薄后的栅氧化层用标号16表示。
利用各向异性的干法刻蚀对硅基底进行处理，在刻蚀过程中，由于保留的部分多晶硅层13的保护，各向异性的干法刻蚀只会对裸露在半导体器件上的栅氧化层进行刻蚀，而不会刻蚀保留的部分多晶硅层13下方的栅氧化层，从而可以减薄保留的部分多晶硅层13的下方以外区域的栅氧化层的厚度。
其中，减薄后的栅氧化层16的厚度为200埃～300埃。
步骤104、对体区进行P型离子驱入，使未被刻蚀掉的多晶硅层的表面上形成二氧化硅层。
在本实施例中，具体的，图5为实施例一的步骤104执行过程中半导体器件器件的剖面示意图，图5所示，离子驱入后的体区用标号17表示。
在反应炉中，通入氮气和氧气，在高温的条件下，使得半导体器件两侧的体区可以成为体积更大的体区，从而可以形成半导体器件的沟道。
同时，由于在步骤103进行干法刻蚀的过程中，保留的部分多晶硅层13的表面也受到了刻蚀工艺中的电浆的损伤。在进行体区的P型离子驱入的过程中，在高温条件下，通入的氧气会与保留的部分多晶硅层13的表面发生氧化反应，从而在保留的部分多晶硅层13的表面上形成二氧化硅层，即在未被刻蚀掉的多晶硅层的表面上形成二氧化硅层，消除了多晶硅的损伤。
其中，P型离子驱入的驱入温度为900摄氏度～1200摄氏度，时间为50分钟～200分钟，并且，通入的氮气流量为8升/分钟～12升/分钟，通入的氧气流量为0.04升/分钟～0.2升/分钟。
步骤105、对硅基底进行光刻，形成半导体器件的源区。
在本实施例中，具体的，图6为实施例一的步骤105执行过程中半导体器件器件的剖面示意图，图6所示，源区用标号18表示，光阻层用标号19标识，对硅基底11进行光刻，可以形成半导体器件的源区18。
对硅基底11进行光刻，形成半导体器件的源区18，包括：在硅基底11的表面上涂覆光阻，对硅基底11进行曝光显影处理；向体区17中注入砷离子，形成半导体器件的源区18和光阻层19；去除光阻层19。具体的，在整个半导体器件的表面上涂覆一层光阻，光阻可以采用光刻胶，然后对整个器件进行曝光显影处理，留下了部分的光阻层19；以光阻层19为掩膜，由整个器件的上方向体区17中注入砷离子，形成半导体器件的源区18；然后采用浓硫酸和双氧水的混合溶液，去除光阻层19。
其中，砷离子的注入剂量为1.0E15～1.0E16个/平方厘米，能量为50千电子伏～120千电子伏。
步骤106、在半导体硅基底的表面上形成介质层和正面金属层之后，对正面金属层进行光刻和刻蚀，形成源极金属层和栅极金属层。
在本实施例中，具体的，图7为实施例一的步骤106执行过程中半导体器件器件的剖面示意图，图7所示，介质层用标号20表示，正面金属层用标号21表示。
在硅基底11的表面上沉积介质层20，其中，介质层20包括纯二氧化硅层、以及在纯二氧化硅层表面上的磷硅玻璃层，沉积介质层20的具体过程为：利用低压化学气相沉积方法，先在硅基底11的表面上沉积一层纯二氧化硅层，然后再在在纯二氧化硅层的表面上沉积一层磷硅玻璃层。然后在介质层20的表面上沉积正面金属层21，在对正面金属层21进行光刻、刻蚀之后，形成半导体器件的源极金属层和栅极金属层。
其中，纯二氧化硅层的厚度为2000埃，磷硅玻璃层的厚度为8000埃。
并且，在半导体硅基底11的表面上形成介质层20和正面金属层21，包括：在半导体硅基底11的表面上形成介质层20；对介质层20进行光刻和刻蚀，形成接触孔；在介质层20的表面和接触孔内覆盖正面金属层21。
覆盖正面金属层21的过程为：采用物理气相沉积(Physical Vapor Deposition，简称PVD)方法，用氩原子轰击金属，使得金属沉积在整个器件的表面，形成正面金属层21；其中，正面金属层21可以是一种铝硅铜合金。
步骤107、在硅基底的底面上覆盖背面金属层。
在本实施例中，具体的，图8为实施例一的步骤107执行过程中半导体器件器件的剖面示意图，图8所示，背面金属层用标号22表示。
首先对硅基底11进行减薄，然后由硅基底11的下方，向硅基底11中注入N型离子，从而去降低硅基底11的接触电阻；然后再硅基底11的底面上覆盖背面金属层22。
其中，背面金属层22是钛、镍、银复合层。
覆盖背面金属层22的具体过程为：采用物理气相沉积(Physical VaporDeposition，简称PVD)方法，用氩原子轰击金属；首先轰击钛金属，使得钛金属先沉积在硅基底11的底面上，先形成一层钛金属层；然后轰击镍金属，使得镍金属沉积在钛金属层的表面上，形成一层镍金属层；最后轰击银金属，使得银金属沉积在镍金属层的表面上，最后形成一层银金属层；从而形成了成背面金属层22。
本实施例提供的方法可以应用在平面型垂直双扩散金属氧化物半导体晶体管这种半导体器件中，但不仅仅限于该半导体器件。本实施例在此不对其进行限制。
本实施例通过在半导体硅基底的表面上依次形成栅氧化层、多晶硅层后，再形成半导体器件的体区；利用各向异性的干法刻蚀对整个器件上表面进行刻蚀，减薄栅氧化层的厚度；对体区进行P型离子驱入，使未被刻蚀掉的多晶硅层的表面上形成二氧化硅层；再形成半导体器件的源区、介质层、正面金属层和背面金属层。从而在减薄栅氧化层的厚度之后，在未被刻蚀掉的多晶硅层的表面上形成二氧化硅层，实现了对多晶硅层的修复，在多晶硅层的表面上形成一层二氧化硅的保护层，从而消除了多晶硅的损伤，制备成的半导体器件的阈值电压不会发生波动，提高了半导体器件的性能的稳定性和可靠性。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
在半导体硅基底的表面上形成栅氧化层，并在所述栅氧化层的表面上形成多晶硅层，对所述多晶硅层进行光刻和刻蚀，形成体区窗口；
通过所述体区窗口向所述硅基底中注入P型离子，形成所述半导体器件的体区；
利用各向异性的干法刻蚀对整个器件上表面进行刻蚀，减薄所述栅氧化层的厚度；
对所述体区进行P型离子驱入，以使所述体区体积扩大，并在未被刻蚀掉的所述多晶硅层的表面上形成二氧化硅层，以消除对所述多晶硅层的损伤；
对所述硅基底进行光刻，形成所述半导体器件的源区；在所述半导体硅基底的表面上形成介质层和正面金属层之后，对所述正面金属层进行光刻和刻蚀，形成源极金属层和栅极金属层；
在所述硅基底的底面上覆盖背面金属层。
2.根据权利要求1所述的方法，其特征在于，所述对所述体区进行P型离子驱入，包括：
所述P型离子驱入的驱入温度为900摄氏度～1200摄氏度，时间为50分钟～200分钟，并且，通入的氮气流量为8升/分钟～12升/分钟，通入的氧气流量为0.04升/分钟～0.2升/分钟。
3.根据权利要求1所述的方法，其特征在于，对所述硅基底进行光刻，形成所述半导体器件的源区，包括：
在所述硅基底上涂覆光阻，对所述硅基底进行曝光显影处理；
向所述体区中注入砷离子，形成所述半导体器件的源区和光阻层；
去除所述光阻层。
4.根据权利要求3所述的方法，其特征在于，所述砷离子的注入剂量为1.0E15～1.0E16个/平方厘米，能量为50千电子伏～120千电子伏。
5.根据权利要求1所述的方法，其特征在于，在所述半导体硅基底的表面上形成介质层和正面金属层，包括：
在所述半导体硅基底的表面上形成所述介质层；
对所述介质层进行光刻和刻蚀，形成接触孔；
在所述介质层的表面和所述接触孔内覆盖所述正面金属层。
6.根据权利要求1所述的方法，其特征在于，所述栅氧化层的厚度为800埃～1200埃。
7.根据权利要求1所述的方法，其特征在于，所述P型离子是硼离子或二氧化硼离子。
8.根据权利要求1所述的方法，其特征在于，所述减薄后的栅氧化层的厚度为200埃～300埃。
9.根据权利要求1所述的方法，其特征在于，所述介质层包括纯二氧化硅层、以及在所述纯二氧化硅层表面上的磷硅玻璃层；
所述纯二氧化硅层的厚度为2000埃，所述磷硅玻璃层的厚度为8000埃。
10.根据权利要求1-9任一所述的方法，其特征在于，正面金属层是铝硅铜合金，所述背面金属层是钛、镍、银复合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510188543.5A CN106158614B (zh) | 2015-04-20 | 2015-04-20 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510188543.5A CN106158614B (zh) | 2015-04-20 | 2015-04-20 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158614A CN106158614A (zh) | 2016-11-23 |
| CN106158614B true CN106158614B (zh) | 2019-06-14 |
Family
ID=58057648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510188543.5A Active CN106158614B (zh) | 2015-04-20 | 2015-04-20 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158614B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108198759A (zh) * | 2017-12-04 | 2018-06-22 | 重庆中科渝芯电子有限公司 | 一种提高平面vdmos柵氧击穿的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441246A (en) * | 1980-05-07 | 1984-04-10 | Texas Instruments Incorporated | Method of making memory cell by selective oxidation of polysilicon |
| CN1485886A (zh) * | 2002-09-27 | 2004-03-31 | 上海宏力半导体制造有限公司 | 形成凹槽栅极轮廓的方法 |
| CN101017823A (zh) * | 2006-12-08 | 2007-08-15 | 广州南科集成电子有限公司 | 垂直型自对准悬浮漏极mos三极管及制造方法 |
| CN103022044A (zh) * | 2012-12-28 | 2013-04-03 | 无锡来燕微电子有限公司 | 一种具有选择器晶体管的p+单一多晶架构的嵌入式非挥发性记忆体及其制备方法 |
| CN103915500A (zh) * | 2013-01-07 | 2014-07-09 | 瑞萨电子株式会社 | 垂直功率mosfet |
-
2015
- 2015-04-20 CN CN201510188543.5A patent/CN106158614B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441246A (en) * | 1980-05-07 | 1984-04-10 | Texas Instruments Incorporated | Method of making memory cell by selective oxidation of polysilicon |
| CN1485886A (zh) * | 2002-09-27 | 2004-03-31 | 上海宏力半导体制造有限公司 | 形成凹槽栅极轮廓的方法 |
| CN101017823A (zh) * | 2006-12-08 | 2007-08-15 | 广州南科集成电子有限公司 | 垂直型自对准悬浮漏极mos三极管及制造方法 |
| CN103022044A (zh) * | 2012-12-28 | 2013-04-03 | 无锡来燕微电子有限公司 | 一种具有选择器晶体管的p+单一多晶架构的嵌入式非挥发性记忆体及其制备方法 |
| CN103915500A (zh) * | 2013-01-07 | 2014-07-09 | 瑞萨电子株式会社 | 垂直功率mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158614A (zh) | 2016-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105810722B (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN105428245B (zh) | 像素结构及其制备方法、阵列基板和显示装置 | |
| CN108122749B (zh) | 一种基于图形化载片的SiC基GaN_HEMT背面工艺 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN109449238A (zh) | 一种大规模小像元铟镓砷焦平面探测器制备方法 | |
| KR20210075164A (ko) | 트랜지스터 제조 방법 및 게이트 올 어라운드 디바이스 구조 | |
| CN106158614B (zh) | 半导体器件的制备方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN109411342A (zh) | 一种碳化硅沟槽刻蚀方法 | |
| WO2019015287A1 (zh) | 薄膜晶体管及制作方法、显示装置 | |
| CN106328694A (zh) | 半导体结构的形成方法 | |
| CN101567312A (zh) | 制备ono结构的方法 | |
| CN105990152B (zh) | 一种vdmos器件及其制作方法 | |
| US20190013412A1 (en) | Thin film transistor, manufacturing method thereof and display | |
| CN106298486B (zh) | 半导体器件的制备方法 | |
| CN106328523B (zh) | 射频横向双扩散mos器件的制作方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN113643970A (zh) | 一种碳化硅半导体器件的制作方法 | |
| CN102832129B (zh) | 一种半导体器件的制造方法 | |
| CN107230614A (zh) | 氮化镓半导体器件的制备方法 | |
| CN107634097B (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| CN106206745B (zh) | 一种高迁移率金属氧化物tft的制作方法 | |
| CN105529372B (zh) | Tmbs器件及其制造方法 | |
| CN108493235A (zh) | 一种基于Mo/ZnON/Mo的MSM结构及其制备方法 | |
| CN102623329B (zh) | 一种形成前金属介电质层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |