CN107359127A - 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法 - Google Patents

蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN107359127A
CN107359127A CN201710421135.9A CN201710421135A CN107359127A CN 107359127 A CN107359127 A CN 107359127A CN 201710421135 A CN201710421135 A CN 201710421135A CN 107359127 A CN107359127 A CN 107359127A
Authority
CN
China
Prior art keywords
region
source
manufacture method
doping
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710421135.9A
Other languages
English (en)
Other versions
CN107359127B (zh
Inventor
贾仁需
杨宇
元磊
张玉明
彭博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710421135.9A priority Critical patent/CN107359127B/zh
Publication of CN107359127A publication Critical patent/CN107359127A/zh
Application granted granted Critical
Publication of CN107359127B publication Critical patent/CN107359127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法,其中,制造方法包括:选取衬底材料;利用CVD工艺在衬底表面淀积Ga2O3外延层;在Ga2O3外延层4次选择性注入Fe离子;其中,注入Fe离子的区域分别形成源区和漏区;未注入Fe离子的区域为Ga2O3沟道区;在源区和漏区表面制作欧姆接触源极和漏极;利用PECVD工艺在Ga2O3外延层表面淀积SiO2隔离层;在SiO2隔离层表面刻蚀出宽度为1μm的栅区;在栅区制作肖特基接触栅电极以完成自旋场效应晶体管的制备。本发明提供的蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法,可通过调节离子注入的剂量和退火时间改变源漏材料中的掺杂浓度和缺陷浓度,从而优化室温下材料的自旋极化率。

Description

蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
技术领域
本发明属集成电路技术领域,特别涉及一种蓝宝石衬底的Fe掺杂自旋场效应晶体管以及一种蓝宝石衬底的Fe掺杂自旋场效应晶体管的制造方法。
背景技术
随着现代电子技术的迅速更新,传统电子器件的发展,无论是规模集成还是运算速度方面,均严重限制了微电子科学的发展。新兴的自旋电子学以便捷地调控电子自旋为主要目标,开启了以利用电子自旋来实现信息贮存和传输的新领域,引起物理学,材料学以及电子信息学等多科学领域中研究者的共同关注和广泛兴趣。
近年来,基于二维电子气提出的自旋场效应管,其理论与实验研究涉及了电子自旋输运及材料特性等多方面影响的复杂因素,引起了广大研究者的关注与探索。其基本构想为通过电光调制器的电子类比提出所谓的自旋场晶体管。由源极输入的电子自旋沿x方向,它可以表示为沿z方向正和负自旋分量的组合,通过电子有效质量哈密顿中的Rashba项引起的自旋向上和自旋向下的电子能量分裂,在输运过程中产生电子通过场效应管的相位差,在漏极接收到的沿x方向自旋的可以看成沿正负z方向自旋的电子相位产生变化,从而进行电流调控。而Rashba项中的Rashba系数Rashba系数η与异质结界面的电场成正比,因此可以通过加栅压来控制电流大小。
但是由于目前大部分工艺选用的源漏极材料与半导体材料如Sn的能带结构不匹配使得自旋注入的效率较低,只有百分之几。
因此,采用何种材料使源漏极以及沟道材料能带结构匹配从而提高注入效率,在自旋场效应晶体管器件的应用和研究中变的尤为重要。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法。可以优化材料在室温下的自旋极化率。
为实现上述目的,本发明提供一种蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法;本发明要解决的技术问题通过以下技术方案实现:
本发明的一个实施例提供了一种蓝宝石衬底的Fe掺杂自旋场效应晶体管的制造方法,包括:
(a)选取衬底材料;
(b)在温度为940℃、射频源功率300W、压强1.5×10-5Torr下,利用化学气相沉积(Chemical Vapor Deposition,CVD)工艺在衬底表面淀积Ga2O3外延层;
(c)在Ga2O3外延层多次选择性注入Fe离子;其中,注入Fe离子的区域分别形成源区和漏区;未注入Fe离子的区域为Ga2O3沟道区;
(d)在源区和漏区表面制作欧姆接触源极和漏极;
(e)利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)工艺在Ga2O3外延层表面淀积SiO2隔离层;
(f)在SiO2隔离层表面刻蚀出宽度为1μm的栅区;
(g)在栅区制作肖特基接触栅电极以完成自旋场效应晶体管的制备。
其中,Fe离子注入Ga2O3材料的饱和磁化强度明显较常规点缺陷结构的4H-SiC材料大得多,Fe离子注入Ga2O3材料居里温度也比4H-SiC材料更高,能达到400K;Fe离子注入Ga2O3材料在高于室温下表现出明显铁磁性。
在本发明的一个实施例中,Ga2O3外延层厚度为0.4-0.6μm、N型掺杂浓度为1×1014-1×1016cm-3;蒸发源材料是高纯单质金属Ga和Sn,质量分数分别为99.99999%和99.999%。
在本发明的一个实施例中,步骤(a)包括:
(a1)选取蓝宝石衬底材料;
(a2)依次使用丙酮、无水乙醇和去离子水对衬底进行超声清洗。
在本发明的一个实施例中,步骤(c)包括:
(c1)在Ga2O3外延层表面淀积厚度为1μm的Al作为源区和漏区的阻挡层,光刻出源区和漏区的注入区;
(c2)在常温下,注入能量为140keV,对Ga2O3外延层进行多次选择性Fe离子注入,形成源区和漏区;
在本发明的一个实施例中,源区和漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3
在本发明的一个实施例中,步骤(d)包括:
(d1)采用光刻工艺,在源区和漏区光刻出欧姆接触区域,淀积厚度为250nm的TiAu合金,形成源区和漏区金属层;
(d2)在470℃的氩气气氛中,对整个器件快速热退火1min形成欧姆接触源极和漏极。
本发明的另一个实施例中还提供了一种蓝宝石衬底的Fe掺杂自旋场效应晶体管,包括:蓝宝石衬底、Ga2O3沟道区、Fe掺杂Ga2O3源区、Fe掺杂Ga2O3漏区、源极、漏极、SiO2隔离层、肖特基接触栅电极。
其中,Fe掺杂Ga2O3源区和Fe掺杂Ga2O3漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3,掺杂方式为Fe离子注入。
其中,SiO2隔离层的厚度为300nm。肖特基接触栅电极为厚度为300-500nm的金属为Au。
与现有技术相比,本发明具有以下有益效果:
1)本发明中蓝宝石衬底的Fe掺杂自旋场效应晶体管的制造方法,可通过调节离子注入的剂量和退火时间改变源漏材料中的掺杂浓度和缺陷浓度,从而优化室温下材料的自旋极化率;
2)本发明中Fe离子注入Ga2O3材料的饱和磁化强度明显较常规点缺陷结构的4H-SiC材料大得多,离子注入Ga2O3材料居里温度也比4H-SiC材料更高,能达到400K;离子注入Ga2O3材料在高于室温下表现出明显铁磁性;
3)本发明中蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法,由于沟道和源漏采用同一种材料,可直接在衬底上进行外延淀积,同时源漏采用选择区域离子注入Fe离子的方式形成,具有与常规工艺兼容,制造简单,表面效应小的优点,同时可提高自旋注入与接收效率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种蓝宝石衬底的Fe掺杂自旋场效应晶体管制造方法流程图;
图2a-图2g为本发明实施例提供的一种蓝宝石衬底的Fe掺杂自旋场效应晶体管制造工艺示意图;
图3为本发明实施例的一种蓝宝石衬底的Fe掺杂自旋场效应晶体管结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
请参见图1,图1为本发明实施例提供的一种蓝宝石衬底的Fe掺杂自旋场效应晶体管制造方法流程图,包括:
(a)选取衬底材料;
(b)在温度为940℃、射频源功率300W、压强1.5×10-5Torr下,利用CVD工艺在衬底表面淀积Ga2O3外延层;
(c)在Ga2O3外延层4次选择性注入Fe离子;其中,注入Fe离子的区域分别形成源区和漏区;未注入Fe离子的区域为Ga2O3沟道区;
(d)在源区和漏区表面制作欧姆接触源极和漏极;
(e)利用PECVD工艺在Ga2O3外延层表面淀积SiO2隔离层;
(f)在SiO2隔离层表面刻蚀出宽度为1μm的栅区;
(g)在栅区制作肖特基接触栅电极以完成自旋场效应晶体管的制备。
其中,Ga2O3作为宽禁带半导体,其禁带宽度更高能达到4.9ev,而现有SiC材料禁带宽度只有3ev;Ga2O3禁带宽度更高其二维电子系更容易产生。
优选地,Ga2O3外延层厚度为0.4-0.6μm、N型掺杂浓度为1×1014-1×1016cm-3;蒸发源材料是高纯单质金属Ga和Sn,质量分数分别为99.99999%和99.999%。
优选地,步骤(a)可以包括:
(a1)选取蓝宝石衬底材料;
(a2)依次使用丙酮、无水乙醇和去离子水对衬底进行超声清洗。
优选地,步骤(c)可以包括:
(c1)在Ga2O3外延层表面淀积厚度为1μm的Al作为源区和漏区的阻挡层,光刻出源区和漏区的注入区;
(c2)在常温下,注入能量为140keV,对Ga2O3外延层进行4次选择性Fe离子注入,形成源区和漏区;
其中,源区和漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3
优选地,步骤(d)可以包括:
(d1)采用光刻工艺,在源区和漏区光刻出欧姆接触区域,淀积厚度为250nm的TiAu合金,形成源区和漏区金属层;
(d2)在470℃的氩气气氛中,对整个器件快速热退火1min形成欧姆接触源极和漏极。
本发明蓝宝石衬底的Fe掺杂自旋场效应晶体管的制造方法,由于沟道和源漏采用同一种材料,可直接在衬底上进行外延淀积,同时源漏采用选择区域离子注入Fe离子的方式形成,具有与常规工艺兼容,制造简单,表面效应小的优点,同时可提高自旋注入与接收效率。
实施例二
请参照图2a-图2g,图2a-图2g为本发明实施例提供的一种蓝宝石衬底的Fe掺杂自旋场效应晶体管制造工艺示意图,该制造方法包括如下步骤:
步骤1,如图2a所示,选取蓝宝石衬底001,依次使用丙酮、无水乙醇和去离子水对蓝宝石衬底进行超声清洗。
步骤2,如图2b所示,利用CVD工艺在蓝宝石衬底表面淀积厚度为0.4-0.6μm轻掺杂的Ga2O3外延层002,N型掺杂浓度为1×1014-1×1016cm-3;蒸发源材料是高纯单质金属Ga,质量分数为99.99999%,淀积温度为940℃,射频源功率为300W,压强为1.5×10-5Torr;
步骤3,如图2c所示,在Ga2O3外延层4次Fe离子选择性注入,其中,注入Fe离子的区域分别形成源区003和漏区004;未注入Fe离子的区域为Ga2O3沟道区005;具体地,包括:
步骤3.1,在Ga2O3外延层上淀积一层厚度为1μm的Al作为漏区和源区离子注入的阻挡层,通过光刻和刻蚀形成漏区和源区注入区;
步骤3.2,在常温下对Ga2O3外延层进行4次Fe离子注入,采用140keV的注入能量,注入到Ga2O3外延层,形成深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-2的源区003和漏区004;
步骤3.3,依次用丙酮,甲醇及异丙酮洗30min去除碳基有机污染。
步骤3.4,采用98%H2SO4:30%H2O2(3:1)的混合液清洗标准对Ga2O3外延层表面进行清洗;然后在750℃氩气氛围中进行离子激活退火5min。
步骤4,如图2d所示,具体包括:
步骤4.1,对整个Ga2O3外延层进行涂胶、显影,在源区和漏区方形成欧姆接触区域,淀积250nm的Ti Au合金,之后通过剥离使其形成源极和漏极金属层;
步骤4.2,在470℃的氩气气氛中,对整个样品快速热退火1min形成欧姆接触源极006和漏极007;
步骤5,如图2e所示,利用PECVD工艺在Ga2O3沟道区表面淀积厚度为300nm SiO2隔离层008;如图2f所示,使用光刻及等离子体刻蚀出宽度为1μm的栅区009;
步骤6,如图2g所示,利用磁控溅射的方法在栅溅射厚度为300-500nm金属Au作为肖特基接触栅电极010,然后在氩气气氛中快速退火处理。
本发明采用离子注入Ga2O3材料可以避免二次相和有界面态的产生,同时离子注入Ga2O3材料结晶质量更好,因为不是缺陷导致的,离子注入的方式对其电学性质影响更小。
实施例三
请参照图3,图3为本发明实施例提供的一种蓝宝石衬底的Fe掺杂自旋场效应晶体管结构示意图。该自旋场效应晶体管采用上述如图2a-图2g所示的制造方法制成。
具体地,自旋场效应晶体管包括:蓝宝石衬底301、Ga2O3沟道区302、Fe掺杂Ga2O3源区303、Fe掺杂Ga2O3漏区304、源极305、漏极306、SiO2隔离层307、肖特基接触栅电极308。
其中,Fe掺杂Ga2O3源区和Fe掺杂Ga2O3漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3,掺杂方式为Fe离子注入。
其中,SiO2隔离层的厚度为300nm,肖特基接触栅电极为厚度为300-500nm的金属为Au。
综上,本文中应用了具体个例对本发明一种蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求书为准。

Claims (10)

1.一种蓝宝石衬底的Fe掺杂自旋场效应晶体管的制造方法,其特征在于,包括:
(a)选取衬底材料;
(b)在温度为940℃、射频源功率300W、压强1.5×10-5Torr下,在所述衬底表面淀积Ga2O3外延层;
(c)在所述Ga2O3外延层多次选择性注入Fe离子;其中,注入Fe离子的区域分别形成源区和漏区;未注入Fe离子的区域为Ga2O3沟道区;
(d)在所述源区和所述漏区表面制作欧姆接触源极和漏极;
(e)在所述Ga2O3外延层表面淀积SiO2隔离层;
(f)在所述SiO2隔离层表面刻蚀出宽度为1μm的栅区;
(g)在所述栅区制作肖特基接触栅电极。
2.根据权利要求1所述的制造方法,其特征在于,所述所述Ga2O3外延层厚度为0.4-0.6μm、N型掺杂浓度为1×1014-1×1016cm-3;蒸发源材料是高纯单质金属Ga和Sn,质量分数分别为99.99999%和99.999%。
3.根据权利要求1所述的制造方法,其特征在于,步骤(a)包括:
(a1)选取蓝宝石衬底材料;
(a2)依次使用丙酮、无水乙醇和去离子水对所述衬底进行超声清洗。
4.根据权利要求1所述的制造方法,其特征在于,步骤(c)包括:
(c1)在所述Ga2O3外延层表面淀积厚度为1μm的Al作为所述源区和所述漏区的阻挡层,光刻出所述源区和所述漏区的注入区;
(c2)在常温下,注入能量为140keV,对所述Ga2O3外延层多次选择性Fe离子注入,形成所述源区和所述漏区。
5.根据权利要求1或4所述的制造方法,其特征在于,所述源区和所述漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3
6.根据权利要求1所述的制造方法,其特征在于,步骤(d)包括:
(d1)采用光刻工艺,在所述源区和所述漏区光刻出欧姆接触区域,淀积厚度为250nm的Ti Au合金,形成源区和漏区金属层;
(d2)在470℃的氩气气氛中,对整个器件快速热退火1min形成所述欧姆接触源极和漏极。
7.一种蓝宝石衬底的Fe掺杂自旋场效应晶体管,其特征在于,所述自旋场效应晶体管由权利要求1~6任一项所述的方法制备形成。
8.一种蓝宝石衬底的Fe掺杂自旋场效应晶体管,其特征在于,包括:蓝宝石衬底、Ga2O3沟道区、Fe掺杂Ga2O3源区、Fe掺杂Ga2O3漏区、源极、漏极、SiO2隔离层、肖特基接触栅电极。
9.根据权利要求8所述的自旋场效应晶体管,其特征在于,所述Fe掺杂Ga2O3源区和所述Fe掺杂Ga2O3漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3,掺杂方式为Fe离子注入。
10.根据权利要求8所述的自旋场效应晶体管,其特征在于,所述SiO2隔离层的厚度为300nm,所述肖特基接触栅电极为厚度为300-500nm的金属为Au。
CN201710421135.9A 2017-06-07 2017-06-07 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法 Active CN107359127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710421135.9A CN107359127B (zh) 2017-06-07 2017-06-07 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710421135.9A CN107359127B (zh) 2017-06-07 2017-06-07 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107359127A true CN107359127A (zh) 2017-11-17
CN107359127B CN107359127B (zh) 2020-03-24

Family

ID=60272298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710421135.9A Active CN107359127B (zh) 2017-06-07 2017-06-07 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN107359127B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103091A (zh) * 2018-07-11 2018-12-28 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN114823858A (zh) * 2022-04-28 2022-07-29 电子科技大学 新型结构氧化镓场效应晶体管功率器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038242A1 (en) * 2004-08-20 2006-02-23 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
CN103765593A (zh) * 2011-09-08 2014-04-30 株式会社田村制作所 Ga2O3 系半导体元件
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
CN105261642A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105304705A (zh) * 2015-08-21 2016-02-03 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
TW201620014A (zh) * 2014-08-29 2016-06-01 Tamura Seisakusho Kk 半導體元件及結晶積層構造體
CN105845824A (zh) * 2016-04-13 2016-08-10 浙江理工大学 一种具有室温铁磁性和高紫外光透过的Ga2O3/(Ga1-xFex)2O3薄膜及其制备方法
CN106796889A (zh) * 2014-08-29 2017-05-31 株式会社田村制作所 半导体元件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038242A1 (en) * 2004-08-20 2006-02-23 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
CN103765593A (zh) * 2011-09-08 2014-04-30 株式会社田村制作所 Ga2O3 系半导体元件
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
TW201620014A (zh) * 2014-08-29 2016-06-01 Tamura Seisakusho Kk 半導體元件及結晶積層構造體
CN106796889A (zh) * 2014-08-29 2017-05-31 株式会社田村制作所 半导体元件及其制造方法
CN105261642A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105304705A (zh) * 2015-08-21 2016-02-03 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105845824A (zh) * 2016-04-13 2016-08-10 浙江理工大学 一种具有室温铁磁性和高紫外光透过的Ga2O3/(Ga1-xFex)2O3薄膜及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103091A (zh) * 2018-07-11 2018-12-28 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN109103091B (zh) * 2018-07-11 2021-11-09 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN114823858A (zh) * 2022-04-28 2022-07-29 电子科技大学 新型结构氧化镓场效应晶体管功率器件
CN114823858B (zh) * 2022-04-28 2024-01-26 电子科技大学 新型结构氧化镓场效应晶体管功率器件

Also Published As

Publication number Publication date
CN107359127B (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN105261642B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
Yang et al. Annealing time modulated the film microstructures and electrical properties of P-type CuO field effect transistors
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
CN108321212A (zh) SiC肖特基二极管的制备方法及其结构
CN107359127A (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN102376874A (zh) 基于二维电子气材料的半导体磁敏型传感器及其制作方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN206907738U (zh) 一种基于离子注入的GaN功率器件
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN107369707B (zh) 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN105304705B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105261641A (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN106783997A (zh) 一种高迁移率晶体管及其制备方法
CN107425059A (zh) Cr掺杂异质结自旋场效应晶体管及其制备方法
Bolat et al. Electronic and optical device applications of hollow cathode plasma assisted atomic layer deposition based GaN thin films
CN107527949A (zh) 基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法
CN109585544A (zh) 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN114566544A (zh) 一种高迁移率自旋场效应晶体管及其制备方法
CN104882483B (zh) 具有γ栅和凹陷缓冲层的场效应晶体管及其制备方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant