CN102376874A - 基于二维电子气材料的半导体磁敏型传感器及其制作方法 - Google Patents

基于二维电子气材料的半导体磁敏型传感器及其制作方法 Download PDF

Info

Publication number
CN102376874A
CN102376874A CN2011103850930A CN201110385093A CN102376874A CN 102376874 A CN102376874 A CN 102376874A CN 2011103850930 A CN2011103850930 A CN 2011103850930A CN 201110385093 A CN201110385093 A CN 201110385093A CN 102376874 A CN102376874 A CN 102376874A
Authority
CN
China
Prior art keywords
layer
resilient coating
thickness
value
electron gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103850930A
Other languages
English (en)
Other versions
CN102376874B (zh
Inventor
张杨
曾一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN 201110385093 priority Critical patent/CN102376874B/zh
Publication of CN102376874A publication Critical patent/CN102376874A/zh
Application granted granted Critical
Publication of CN102376874B publication Critical patent/CN102376874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种基于二维电子气材料的半导体磁敏型传感器，包括：一衬底，为半绝缘GaAs衬底或者半绝缘Si衬底；一复合缓冲层，该复合缓冲层为十字结构，该复合缓冲层生长在衬底上的中间部位；一下势垒层，该下势垒层生长在十字结构的复合缓冲层上；一下掺杂层，该下掺杂层生长在十字结构下势垒层上；一下隔离层，该下隔离层生长在十字结构的下掺杂层上；一沟道层，该沟道层生长在十字结构下隔离层上；一上隔离层，该上隔离层生长在十字结构沟道层上；一上掺杂层，该上掺杂层生长在十字结构上隔离层上；一上势垒层，该上势垒层生长在十字结构上掺杂层上；一帽层，该帽层生长在十字结构上势垒层上；欧姆接触电极，制作在十字结构的帽层的四端部的上面。

Description

基于二维电子气材料的半导体磁敏型传感器及其制作方法
技术领域
本发明属于半导体技术领域，特别是指基于二维电子气材料的半导体磁敏型传感器及其制作方法
背景技术
电子迁移率越高越可以提高半导体磁敏型传感器的灵敏度，其输出功率是和电子迁移率平方成正比的，二维电子气材料是基于调制掺杂实现载流子和电离施主在空间上分离，从而实现高电子迁移率的异质结构，其基本结构是由两层具有不同禁带宽度的半导体材料组成，一种是高掺杂的宽禁带材料，另一种是不掺杂的窄禁带材料。为使费米能级达到同一水平，电子从宽禁带材料向窄禁带材料转移，在宽禁带的一侧形成电子的耗尽层，产生强电场，从而导致窄带材料的能带发生弯曲，形成一个类三角形势阱，在窄禁带一侧积累的电子便束缚在这个势阱中。三角形势阱中的电子在垂直界面的方向上运动是量子化的，而在平行于界面的方向上电子运动是自由的，所以是一种二维电子气体系。由于电子远离电子杂质散射影响，因此可以获得非常高的电子迁移率。
发明内容
本发明的目的是提供一种基于二维电子气材料的半导体磁敏型传感器及其制作方法，该种结构的半导体磁敏型传感器采用独创的大失配外延技术优化生长，使得薄膜材料可以获得极高的电子迁移率，有效提高了半导体磁敏型传感器的灵敏度。
本发明提供一种基于二维电子气材料的半导体磁敏型传感器，包括：
一衬底，为半绝缘GaAs衬底或者半绝缘Si衬底；
一复合缓冲层，该复合缓冲层为十字结构，该复合缓冲层生长在衬底上的中间部位；
一下势垒层，该下势垒层生长在十字结构的复合缓冲层上；
一下掺杂层，该下掺杂层生长在十字结构下势垒层上；
一下隔离层，该下隔离层生长在十字结构的下掺杂层上；
一沟道层，该沟道层生长在十字结构下隔离层上；
一上隔离层，该上隔离层生长在十字结构沟道层上；
一上掺杂层，该上掺杂层生长在十字结构上隔离层上；
一上势垒层，该上势垒层生长在十字结构上掺杂层上；
一帽层，该帽层生长在十字结构上势垒层上；
欧姆接触电极，制作在十字结构的帽层的四端部的上面。。
本发明还提供一种基于二维电子气材料的半导体磁敏型传感器的制作方法，包括以下步骤：
步骤1：取一衬底，为半绝缘GaAs衬底或者半绝缘Si衬底；
步骤2：在衬底上依次生长一复合缓冲层、下势垒层、下掺杂层、下隔离层、沟道层、上隔离层、上掺杂层、上势垒层和帽层，形成外延片；
步骤3：将外延片退火，退火温度为150-250℃；
步骤4：涂光刻胶，对外延片的表面进行光刻，形成十字图形；
步骤5：干法刻蚀或者湿法腐蚀，按照图形腐蚀掉外延片四角的部分，使其中间部分成为十字结构，腐蚀深度到达衬底的表面，去除残余的光刻胶；
步骤6：再涂光刻胶，光刻外延片，形成新的图形，在外延片上蒸镀金属；
步骤7：剥离金属，在N2保护下退火，使十字结构帽层的四端部的上面形成欧姆接触电极，完成器件的制备。
附图说明
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明，其中：
图1是本发明的基于二维电子气材料的半导体磁敏型传感器结构示意图；
图2是本发明的基于二维电子气材料的半导体磁敏型传感器的复合缓冲层21的结构示意图；
图3是本发明的基于二维电子气材料的半导体磁敏型传感器的复合缓冲层22的结构示意图；
图4是本发明的基于二维电子气材料的半导体磁敏型传感器的复合缓冲层23的结构示意图。
具体实施方式
请参阅图1至图4所示，本发明提供一种基于二维电子气材料的半导体磁敏型传感器，包括：
一衬底10，为半绝缘GaAs衬底或者半绝缘Si衬底(参阅图1)；
一复合缓冲层20，该复合缓冲层20为十字结构，该复合缓冲层20生长在衬底10上的中间部位，所述的复合缓冲层20包括(参阅图2)：依次生长的GaAs缓冲层210、AlSb/GaSb超晶格211和台阶式变Al组分AlxGa1-xSb层212；参阅图3，或者依次生长的GaAs缓冲层220、AlSb/GaSb超晶格221、GaSb缓冲层222和AlxGa1-xAsySb1-y缓冲层223；参阅图4，或者依次生长的GaAs缓冲层230、低温AlSb层231、GaSb层232和AlxGa1-xAsySb1-y缓冲层233，所述的GaAs缓冲层20中复合缓冲层210的厚度为0-200nm；或所述的GaAs缓冲层20中GaAs缓冲层220的厚度为0-200nm；或所述的GaAs缓冲层20中复合缓冲层230的厚度为0-200nm，所述的GaAs缓冲层20中AlSb/GaSb超晶格缓冲层211其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层20中AlSb/GaSb超晶格缓冲层221其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层20中低温AlSb层231在200-400度生长，厚度为1-100nm，所述GaAs缓冲层20中台阶式变Al组分AlxGa1-xSb缓冲层212每个台阶的厚度为100nm，共200-1000nm，AlxGa1-xSb缓冲层212的x值为0-1.0，AlxGa1-xSb缓冲层212每层之间x值变化为0.1；或者GaAs缓冲层20中GaSb缓冲层222厚度为50-200nm；或者GaAs缓冲层20中GaSb缓冲层232的厚度为0-1000nm，所述GaAs缓冲层20中AlxGa1-xAsySb1-y缓冲层223的厚度为100-2000nm，x值为0-1.0，y值为0-1.0；或者GaAs缓冲层20中AlxGa1-xAsySb1-y缓冲层233厚度为0-500nm，x值为0-1.0，y值为0-1.0；
照我们独特设计的多种复合缓冲层结构、生长条件可极大减小晶格失配带来的穿透位错密度(包括60°和90°位错)，晶体缺陷，能有效提高缓冲层上面各层晶体质量及晶体表面平整度，对提高半导体磁敏型传感器灵敏度起到十分关键的作用。
对于复合缓冲层20包括(参阅图2)：依次生长的GaAs缓冲层210、AlSb/GaSb超晶格211和台阶式变Al组分AlxGa1-xSb层212。其中GaAs缓冲层可以有效平滑衬底本身机械损伤带来的晶体缺陷，AlSb/GaSb超晶格缓冲层可以阻断一部分穿透位错，生长台阶式变组分AlxGa1-xSb缓冲层可以将晶格常数过渡到沟道晶体材料的晶格常数，同时每层AlxGal-xSb均可以阻断一部分位错，通过这3层缓冲层的生长可极大提高缓冲层上面各层晶体质量。
对于复合缓冲层20包括(参阅图3)：依次生长的GaAs缓冲层220、AlSb/GaSb超晶格221、GaSb缓冲层222和AlxGa1-xAsySb1-y缓冲层223。通过生长GaAs、AlSb/GaSb超晶格可减小一部分穿透位错，最关键的是，在这2层缓冲层上生长GaSb缓冲层为后续生长AlxGa1-xAsySb1-y缓冲层提供了原子级平整的界面，生长AlxGa1-xAsySb1-y层可以继续提高缓冲层上各层晶体质量。
对于复合缓冲层20包括(参阅图4)：依次生长的GaAs缓冲层230、低温AlSb层231、GaSb层232和AlxGa1-xAsySb1-y缓冲层233。其中低温AlSb层为成核层，在这一缓冲层中集中释放应力，释放失配位错，在低温AlSb层上生长较厚的GaSb层是为生长AlxGa1-xAsySb1-y层的过渡层材料、AlxGa1-xAsySb1-y层可进一步提高缓冲层上各层晶体质量，同时提高晶体表面平整度。
沟道中的二维电子气迁移率受到形变势声学声子散射、压电声学声子散射、极化光学声子散射、电离杂质散射、背景杂质散射和界面粗糙度散射共同的影响。经过我们计算(见J.Appl.Phys.，2011，109：P073703)和生长实验，我们的几种复合缓冲层结构都可以很好地屏蔽各类散射机制影响，提高二维电子气迁移率，因而极大地提高了磁敏传感器的灵敏度。
一下势垒层30，该下势垒层30生长在十字结构的复合缓冲层20上，所述的下势垒层30是AlSb或AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为0-500nm；
一下掺杂层40，该下掺杂层40生长在十字结构下势垒层30上，所述的下掺杂层40是Si平面掺杂的InAs层，其厚度为
Figure BDA0000113212060000051
或者是GaTe的δ掺杂。在沟道层下面做掺杂主要是为了提高沟道层二维电子气浓度，屏蔽界面杂质散射、提高二维电子气迁移率等电学性能。
一下隔离层50，该下隔离层50生长在十字结构的下掺杂层40上，所述的下隔离层50为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm。这一步主要是为了空间上远离电离杂质，减小下掺杂层电离杂质散射影响，提高沟道层二维电子气迁移率。
一沟道层60，该沟道层60生长在十字结构下隔离层50上，所述的沟道层60是InxGa1-xAsySbzN1-y-z，x值为0-1.0，y值为0-1.0，z值为0-1.0，其厚度为3-80nm。提高二维电子气磁敏传感器灵敏度，关键之一是采用电子迁移率高的沟道层，采用独特的五元合金可以很好地提高二维电子气材料晶体质量，减小表面粗糙度。获得很高的电子迁移率。
一上隔离层70，该上隔离层70生长在十字结构沟道层60上，所述的上隔离层70为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm。这一步主要是为了减小上掺杂层电离杂质散射影响，提高沟道层二维电子气迁移率。
一上掺杂层80，该上掺杂层80生长在十字结构上隔离层70上，所述的上掺杂层80或者是Si平面掺杂的InAs层，其厚度为
Figure BDA0000113212060000052
或者是GaTe的δ掺杂。采用上下同时掺杂的双平面掺杂方法可有效提高沟道中二维电子气浓度，并可有效屏蔽电子散射机制的影响。
一上势垒层90，该上势垒层90生长在十字结构上掺杂层80上，所述的上势垒层90为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm；或者上势垒层90或者是由AlxGa1-xAsySb1-y和InxAl1-xAsyP1-y组成的复合势垒，x值为0-1.0，y值为0-1.0，厚度为1-20nm。采用复合势垒可有效提高肖特基势垒高度，减小反向漏电流，同时在工艺中减小了势垒层易氧化的难度。
一帽层100，该帽层100生长在十字结构上势垒层90上，所述的帽层100为不掺杂的InAsSb或者GaSb，厚度为2-50nm；采用InAsSb和GaSb材料作为帽层是因为其和金属易形成良好的欧姆接触。
欧姆接触电极110，制作在十字结构的帽层100的四端部的上面，对于不掺杂的InAsSb接触电极为AuGeNi/Au，对于GaSb接触电极为PdGeIn/Pd。
请再参阅图1-图4所示，本发明提供一种基于二维电子气材料的半导体磁敏型传感器的制作方法，包括以下步骤：
步骤1：取一衬底10，为半绝缘GaAs衬底或者半绝缘Si衬底；
实施例1：
其衬底标称值偏角小于0.5°，生长之前，衬底要经过无水乙醇、丙酮、三氯乙烯清洗干净，然后用去离子水反复清洗，之后用配比为H2SO4∶H2O2∶H2O＝1∶1∶10以去除表面损伤层，获得原子级平整表面，腐蚀好的衬底用高纯N2吹干，装在钼托上经导轨放入分子束外延设备(MBE)的进样室。经预处理室除气到真空度达到1×10-10Torr以上，进入生长室。样品在生长前，要在580-1050℃除去表面氧化层，采用高能电子衍射(RHEED)原位监测的方法来监测衬底表面原子再构的情况。
将分子束外延设备(MBE)Al、Ga、In、As、P、Te、Si、Sb各源炉都提高到相应蒸发温度，保证各层材料生长速率为1-1.5μm/h，测定这些源炉束流时背景真空度应小于2×10-10Torr。在去除衬底表面氧化层后，预先通As束流30-200s，使生长室背景真空度达到1-5×10-5Torr下。
步骤2：在衬底10上依次生长一复合缓冲层20、下势垒层30、下掺杂层40、下隔离层50、沟道层60、上隔离层70、上掺杂层80、上势垒层90和帽层100，形成外延片；
其中所述的复合缓冲层20包括：依次生长的GaAs缓冲层210、AlSb/GaSb超晶格211和台阶式变Al组分AlxGa1-xSb层212；或者依次生长的GaAs缓冲层220、AlSb/GaSb超晶格221、GaSb缓冲层222和AlxGa1-xAsySb1-y缓冲层223；或者依次生长的GaAs缓冲层230、低温AlSb层231、GaSb层232和AlxGa1-xAsySb1-y缓冲层233；
其中所述的GaAs缓冲层20中复合缓冲层210的厚度为0-200nm；或所述的GaAs缓冲层20中GaAs缓冲层220的厚度为0-200nm；或所述的GaAs缓冲层20中复合缓冲层230的厚度为0-200nm。
其中所述的GaAs缓冲层20中AlSb/GaSb超晶格缓冲层211其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层20中AlSb/GaSb超晶格缓冲层221其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层20中低温AlSb层231在200-400度生长，厚度为1-100nm。
其中GaAs缓冲层20中台阶式变Al组分AlxGa1-xSb缓冲层212每个台阶的厚度为100nm，共200-1000nm，AlxGa1-xSb缓冲层212的x值为0-1.0，AlxGa1-xSb缓冲层212每层之间x值变化为0.1；或者GaAs缓冲层20中GaSb缓冲层222厚度为50-200nm；或者GaAs缓冲层20中GaSb缓冲层232的厚度为0-1000nm。
其中GaAs缓冲层20中AlxGa1-xAsySb1-y缓冲层223的厚度为100-2000nm，x值为0-1.0，y值为0-1.0；或者GaAs缓冲层20中AlxGa1-xAsySb1-y缓冲层223厚度为0-500nm，x值为0-1.0，y值为0-1.0。
只有通过生长上述的复合缓冲层结构，才能使穿透位错密度减少到104-106/cm2。
其中所述的下势垒层30是AlSb或AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为0-500nm；
其中所述的下掺杂层40是Si平面掺杂的InAs层，其厚度为
Figure BDA0000113212060000071
或者是GaTe的δ掺杂。其生长温度在300℃-500℃之间；如果掺杂层是GaTe的δ掺杂，生长温度和沟道层温度相同。
其中所述的下隔离层50为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm，其生长温度为450℃-550℃。
其中所述的沟道层60是InxGa1-xAsySbzN1-y-z，x值为0-1.0，y值为0-1.0，z值为0-1.0，其厚度为3-80nm，其生长温度为320℃-600℃。
其中所述的上隔离层70为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm，其生长温度为450℃-550℃。
其中所述的上掺杂层80或者是Si平面掺杂的InAs层，其厚度为
Figure BDA0000113212060000081
或者是GaTe的δ掺杂。其生长温度在300℃-500℃之间；如果掺杂层是GaTe的δ掺杂，生长温度和沟道层温度相同。
其中所述的上势垒层90为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm；或者上势垒层90或者是由AlxGa1-xAsySb1-y和InxAl1-xAsyP1-y组成的复合势垒，x值为0-1.0，y值为0-1.0，厚度为1-20nm。
其中所述的帽层100为不掺杂的InAsSb或者GaSb，厚度为2-50nm。
步骤3：将外延片退火，退火温度为150-550℃，N2保护下退火20-120分钟。
步骤4：涂光刻胶，对外延片的表面进行光刻，形成十字图形；
步骤5：干法刻蚀(刻蚀气体BCl3)或者湿法腐蚀(湿法腐蚀液采用H2SO4∶H2O2∶H2O＝1∶1∶20，腐蚀时间10-60s)，按照图形腐蚀掉外延片四角的部分，使其中间部分成为十字结构，腐蚀深度到达衬底10的表面，去除残余的光刻胶；
步骤6：再涂光刻胶，光刻外延片，形成新的图形，在外延片上蒸镀Td/Ti/Au金属；
步骤7：剥离金属(丙酮溶液剥离去胶，无水乙醇、去离子水清洗干净后，N2吹干)，在N2保护下退火(退火30-120分钟，温度在150-350℃)，使十字结构帽层100的四端部的上面形成欧姆接触电极110，完成器件的制备。
在晶格不匹配的衬底上生长外延材料，尤其是大失配体系材料(晶格失配在7％以上)，这种外延材料生长技术在世界范围来看都是难题。本发明采取了采用分子束外延生长(MBE)的方法，在超高真空环境下生长(1×10-10Torr)，In、Ga、Al、Si、As、Te、Sb、P都采用了高纯金属源料(7N纯度以上)，N用的是等离子体源。在这个基础上，采用了独创的复合缓冲层技术，采用这些结构的缓冲层可以大大降低晶格失配带来的穿透位错、减少晶体表面粗糙度，这和我们独特的缓冲层生长技术是分不开的。同时采用了双层掺杂技术，InxGa1-xAsySbzN1-y-z五元合金沟道，也可以很好地提高二维电子气材料晶体质量，减小表面粗糙度。获得很高的电子迁移率，可达到25,000-35,000cm2/V·s，这极大提高了磁敏型传感器的灵敏度。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应该理解；其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (30)

1.一种基于二维电子气材料的半导体磁敏型传感器，包括：
一衬底，为半绝缘GaAs衬底或者半绝缘Si衬底；
一复合缓冲层，该复合缓冲层为十字结构，该复合缓冲层生长在衬底上的中间部位；
一下势垒层，该下势垒层生长在十字结构的复合缓冲层上；
一下掺杂层，该下掺杂层生长在十字结构下势垒层上；
一下隔离层，该下隔离层生长在十字结构的下掺杂层上；
一沟道层，该沟道层生长在十字结构下隔离层上；
一上隔离层，该上隔离层生长在十字结构沟道层上；
一上掺杂层，该上掺杂层生长在十字结构上隔离层上；
一上势垒层，该上势垒层生长在十字结构上掺杂层上；
一帽层，该帽层生长在十字结构上势垒层上；
欧姆接触电极，制作在十字结构的帽层的四端部的上面。
2.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的复合缓冲层包括：依次生长的GaAs缓冲层、AlSb/GaSb超晶格和台阶式变Al组分AlxGa1-xSb层；或者依次生长的GaAs缓冲层、AlSb/GaSb超晶格、GaSb缓冲层和AlxGa1-xAsySb1-y缓冲层；或者依次生长的GaAs缓冲层、低温AlSb层、GaSb层和AlxGa1-xAsySb1-y缓冲层。
3.根据权利要求2所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的GaAs缓冲层中复合缓冲层的厚度为0-200nm；或所述的GaAs缓冲层中GaAs缓冲层的厚度为0-200nm；或所述的GaAs缓冲层中复合缓冲层的厚度为0-200nm。
4.根据权利要求2所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的GaAs缓冲层中AlSb/GaSb超晶格缓冲层其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层中AlSb/GaSb超晶格缓冲层其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层中低温AlSb层在200-400度生长，厚度为1-100nm。
5.根据权利要求2所述的基于二维电子气材料的半导体磁敏型传感器，其中GaAs缓冲层中台阶式变Al组分AlxGa1-xSb缓冲层每个台阶的厚度为100nm，共200-1000nm，AlxGa1-xSb缓冲层的x值为0-1.0，AlxGa1-xSb缓冲层每层之间x值变化为0.1；或者GaAs缓冲层中GaSb缓冲层厚度为50-200nm；或者GaAs缓冲层中GaSb缓冲层的厚度为0-1000nm。
6.根据权利要求2所述的基于二维电子气材料的半导体磁敏型传感器，其中GaAs缓冲层中AlxGa1-xAsySb1-y缓冲层的厚度为100-2000nm，x值为0-1.0，y值为0-1.0；或者GaAs缓冲层中AlxGa1-xAsySb1-y缓冲层厚度为0-500nm，x值为0-1.0，y值为0-1.0。
7.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的下势垒层是AlSb或AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为0-500nm。
8.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的下掺杂层是Si平面掺杂的InAs层，其厚度为
Figure FDA0000113212050000021
或者是GaTe的δ掺杂。
9.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的下隔离层为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm。
10.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的沟道层是InxGa1-xAsySbzN1-y-z，x值为0-1.0，y值为0-1.0，z值为0-1.0，其厚度为3-80nm。
11.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的上隔离层为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm。
12.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的上掺杂层或者是Si平面掺杂的InAs层，其厚度为
Figure FDA0000113212050000023
或者是GaTe的δ掺杂。
13.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的上势垒层为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm；或者上势垒层或者是由AlxGa1-xAsySb1-y和InxAl1-xAsyP1-y组成的复合势垒，x值为0-1.0，y值为0-1.0，厚度为1-20nm。
14.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的帽层为不掺杂的InAsSb或者GaSb，厚度为2-50nm。
15.根据权利要求1所述的基于二维电子气材料的半导体磁敏型传感器，其中所述的欧姆接触电极，对于不掺杂的InAsSb接触电极为AuGeNi/Au，对于GaSb接触电极为PdGeIn/Pd。
16.一种基于二维电子气材料的半导体磁敏型传感器的制作方法，包括以下步骤：
步骤1：取一衬底，为半绝缘GaAs衬底或者半绝缘Si衬底；
步骤2：在衬底上依次生长一复合缓冲层、下势垒层、下掺杂层、下隔离层、沟道层、上隔离层、上掺杂层、上势垒层和帽层，形成外延片；
步骤3：将外延片退火，退火温度为150-250℃；
步骤4：涂光刻胶，对外延片的表面进行光刻，形成十字图形；
步骤5：干法刻蚀或者湿法腐蚀，按照图形腐蚀掉外延片四角的部分，使其中间部分成为十字结构，腐蚀深度到达衬底的表面，去除残余的光刻胶；
步骤6：再涂光刻胶，光刻外延片，形成新的图形，在外延片上蒸镀金属；
步骤7：剥离金属，在N2保护下退火，使十字结构帽层的四端部的上面形成欧姆接触电极，完成器件的制备。
17.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的复合缓冲层包括：依次生长的GaAs缓冲层、AlSb/GaSb超晶格和台阶式变Al组分AlxGa1-xSb层；或者依次生长的GaAs缓冲层、AlSb/GaSb超晶格、GaSb缓冲层和AlxGa1-xAsySb1-y缓冲层；或者依次生长的GaAs缓冲层、低温AlSb层、GaSb层和AlxGa1-xAsySb1-y缓冲层。
18.根据权利要求17所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的GaAs缓冲层中复合缓冲层的厚度为0-200nm；或所述的GaAs缓冲层中GaAs缓冲层的厚度为0-200nm；或所述的GaAs缓冲层中复合缓冲层的厚度为0-200nm。
19.根据权利要求17所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的GaAs缓冲层中AlSb/GaSb超晶格缓冲层其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层中AlSb/GaSb超晶格缓冲层其单个周期厚度为0-10nm，50-100个周期，厚度总共为200-1000nm；所述的GaAs缓冲层中低温AlSb层在200-400度生长，厚度为1-100nm。
20.根据权利要求17所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中GaAs缓冲层中台阶式变Al组分AlxGa1-xSb缓冲层每个台阶的厚度为100nm，共200-1000nm，AlxGa1-xSb缓冲层的x值为0-1.0，AlxGa1-xSb缓冲层每层之间x值变化为0.1；或者GaAs缓冲层中GaSb缓冲层厚度为50-200nm；或者GaAs缓冲层中GaSb缓冲层的厚度为0-1000nm。
21.根据权利要求17所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中GaAs缓冲层中AlxGa1-xAsySb1-y缓冲层的厚度为100-2000nm，x值为0-1.0，y值为0-1.0；或者GaAs缓冲层中AlxGa1-xAsySb1-y缓冲层厚度为0-500nm，x值为0-1.0，y值为0-1.0。
22.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的下势垒层是AlSb或AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为0-500nm。
23.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的下掺杂层是Si平面掺杂的InAs层，其厚度为
Figure FDA0000113212050000041
或者是GaTe的δ掺杂。
24.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的下隔离层为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm，其生长温度为450℃-550℃。
25.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的沟道层是InxGa1-xAsySbzN1-y-z，x值为0-1.0，y值为0-1.0，z值为0-1.0，其厚度为3-80nm，其生长温度为320℃-600℃。
26.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的上隔离层为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm，其生长温度为450℃-550℃。
27.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的上掺杂层或者是Si平面掺杂的InAs层，其厚度为
Figure FDA0000113212050000051
或者是GaTe的δ掺杂。
28.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的上势垒层为AlxGa1-xAsySb1-y，x值为0-1.0，y值为0-1.0，其厚度为2-80nm；或者上势垒层或者是由AlxGa1-xAsySb1-y和InxAl1-xAsyP1-y组成的复合势垒，x值为0-1.0，y值为0-1.0，厚度为1-20nm。
29.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的帽层为不掺杂的InAsSb或者GaSb，厚度为2-50nm。
30.根据权利要求16所述的基于二维电子气材料的半导体磁敏型传感器的制作方法，其中所述的蒸镀的金属，欧姆接触电极为AuGeNi/Au或者为PdGeIn/Pd，在200-400℃下N2气氛中退火。
CN 201110385093 2011-11-28 2011-11-28 基于二维电子气材料的半导体磁敏型传感器及其制作方法 Active CN102376874B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110385093 CN102376874B (zh) 2011-11-28 2011-11-28 基于二维电子气材料的半导体磁敏型传感器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110385093 CN102376874B (zh) 2011-11-28 2011-11-28 基于二维电子气材料的半导体磁敏型传感器及其制作方法

Publications (2)

Publication Number Publication Date
CN102376874A true CN102376874A (zh) 2012-03-14
CN102376874B CN102376874B (zh) 2013-07-31

Family

ID=45795152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110385093 Active CN102376874B (zh) 2011-11-28 2011-11-28 基于二维电子气材料的半导体磁敏型传感器及其制作方法

Country Status (1)

Country Link
CN (1) CN102376874B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107190A (zh) * 2013-01-27 2013-05-15 西安电子科技大学 用于高速HEMT器件的InAs外延材料及其制备方法
CN103579228A (zh) * 2013-11-25 2014-02-12 江苏新广联科技股份有限公司 基于二维电子气的氢气传感器芯片
CN105449098A (zh) * 2016-01-12 2016-03-30 中国科学院半导体研究所 高信噪比霍尔传感器及其制备方法
CN107681031A (zh) * 2017-10-18 2018-02-09 五邑大学 一种十字棱台图形化衬底、制备方法及其应用
CN110376537A (zh) * 2017-12-19 2019-10-25 大连理工大学 一种适用于高温工作环境的半导体三维霍尔传感器制作方法
CN111073649A (zh) * 2019-12-30 2020-04-28 中国科学院半导体研究所 用于二次外延预处理的腐蚀液、其制备方法及预处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489152A (zh) * 2002-09-30 2004-04-14 株式会社东芝 磁电阻效应元件和磁存储器
US20040169194A1 (en) * 2002-12-19 2004-09-02 Kabushiki Kaisha Toshiba Semiconductor device
CN102054862A (zh) * 2009-10-28 2011-05-11 中国科学院半导体研究所 锑化物高电子迁移率晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489152A (zh) * 2002-09-30 2004-04-14 株式会社东芝 磁电阻效应元件和磁存储器
US20040169194A1 (en) * 2002-12-19 2004-09-02 Kabushiki Kaisha Toshiba Semiconductor device
CN102054862A (zh) * 2009-10-28 2011-05-11 中国科学院半导体研究所 锑化物高电子迁移率晶体管及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107190A (zh) * 2013-01-27 2013-05-15 西安电子科技大学 用于高速HEMT器件的InAs外延材料及其制备方法
CN103107190B (zh) * 2013-01-27 2015-04-08 西安电子科技大学 用于高速HEMT器件的InAs外延材料及其制备方法
CN103579228A (zh) * 2013-11-25 2014-02-12 江苏新广联科技股份有限公司 基于二维电子气的氢气传感器芯片
CN103579228B (zh) * 2013-11-25 2016-01-06 江苏新广联科技股份有限公司 基于二维电子气的氢气传感器芯片
CN105449098A (zh) * 2016-01-12 2016-03-30 中国科学院半导体研究所 高信噪比霍尔传感器及其制备方法
CN107681031A (zh) * 2017-10-18 2018-02-09 五邑大学 一种十字棱台图形化衬底、制备方法及其应用
CN107681031B (zh) * 2017-10-18 2023-10-17 五邑大学 一种十字棱台图形化衬底、制备方法及其应用
CN110376537A (zh) * 2017-12-19 2019-10-25 大连理工大学 一种适用于高温工作环境的半导体三维霍尔传感器制作方法
CN110376537B (zh) * 2017-12-19 2020-07-24 大连理工大学 一种适用于高温工作环境的半导体三维霍尔传感器制作方法
CN111073649A (zh) * 2019-12-30 2020-04-28 中国科学院半导体研究所 用于二次外延预处理的腐蚀液、其制备方法及预处理方法

Also Published As

Publication number Publication date
CN102376874B (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
EP2472585B1 (en) Tunnel field effect transistor and method for manufacturing same
CN102376874B (zh) 基于二维电子气材料的半导体磁敏型传感器及其制作方法
EP3035374B1 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
US10403498B2 (en) Group III-V compound semiconductor nanowire, field effect transistor, and switching element
CN101789446B (zh) 一种双异质结mos-hemt器件
JP2013235873A (ja) 半導体装置およびその製造方法
US9287351B2 (en) Composite substrate and method for manufacturing same
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
US9570359B2 (en) Substrate structure, complementary metal oxide semiconductor device, and method of manufacturing complementary metal oxide semiconductor device
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
Gong et al. Monocrystalline Si/$\beta $-Ga $ _2 $ O $ _3 $ pn heterojunction diodes fabricated via grafting
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
CN107359127A (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
KR101874663B1 (ko) 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법
JP5612299B2 (ja) トランジスタの作製方法
CN107425059A (zh) Cr掺杂异质结自旋场效应晶体管及其制备方法
Yang Wide Bandgap Semiconductor Power Devices Using Ga 2 O 3 GaN and BN
Bayraktaroglu et al. Assessment of Ga2O3 technology
US20240136180A1 (en) Diamond-Capped Gallium Oxide Transistor
Li et al. Nanoelectronic materials, devices and modeling
CN114038912A (zh) 一种大阈值电压的常闭型高电子迁移率晶体管器件及其制备方法
CN106876257B (zh) 提高氮化镓基功率器件击穿电压的外延方法
Dayeh et al. Strain Engineered Crack-Free GaN on Si for Integrated Vertical High Power GaN Devices with Si CMOS
Guo et al. Tunneling Field-Effect Transistor (TFET) with Novel Ge/In0. 53Ga0. 47As Tunneling Junction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant