CN103107190A - 用于高速HEMT器件的InAs外延材料及其制备方法 - Google Patents
用于高速HEMT器件的InAs外延材料及其制备方法 Download PDFInfo
- Publication number
- CN103107190A CN103107190A CN2013100306402A CN201310030640A CN103107190A CN 103107190 A CN103107190 A CN 103107190A CN 2013100306402 A CN2013100306402 A CN 2013100306402A CN 201310030640 A CN201310030640 A CN 201310030640A CN 103107190 A CN103107190 A CN 103107190A
- Authority
- CN
- China
- Prior art keywords
- inas
- layer
- alsb
- thickness
- potential barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种用于高速HEMT器件的InAs外延材料及其制备方法，主要解决GaAs衬底上生长晶格失配的InAs/AlSb外延材料问题。该InAs材料自下而上依次包括半绝缘的GaAs衬底(1)、GaAs外延层(2)、AlGaSb缓冲层(3)、下层AlSb势垒层(4)、InAs沟道层(5)、上层AlSb势垒层(6)、InAlAs空穴阻挡层(7)和InAs帽层(8)，其中：GaAs衬底(1)的晶向为<100>，偏角为0.5°；下层势垒(4)中添加有delta掺杂层(4a)；上层势垒(6)中添加有delta掺杂层(6a)或InAs插入层(6b)。本发明InAs材料具有104cm-2/V·s的电子迁移率以及1012cm-2的二维电子气面密度，可用于制备高速低功耗HEMT器件。
Description
技术领域
本发明属于微电子领域，尤其涉及一种InAs量子阱材料的制备方法，可用于高速低功耗InAs/AlSb HEMT器件制备。
技术背景
随着近几年国内材料技术和化合物半导体器件研制技术的不断发展，开展超高速锑基半导体器件研究的基本条件已经具备，为满足超高速电路与系统发展日益迫切的需要。制备高频特性器件的材料，揭示材料的基本电学特性是研制高质量器件的前提和基础；开展半导体工艺实验，摸索实际制作过程中的具体流程和参数，是开展新型材料和器件研究的必经之路。这是InAs/AlSb HEMT超高速器件和MMIC电路的设计提供重要的理论指导和实验基础。
砷化铟属于窄禁带半导体，电子有效质量仅为0.027m0，其体材料的电子迁移率可高达22600cm2/Vs，是硅材料的16倍，而制备材料具备二维电子气迁移率更是高达25000cm2/Vs，电子饱和漂移速度达到4×107cm/s，InAs与AlSb之间的能带偏移量达到1.35eV，且AlSb是少数与InAs晶格失配较小的二元化合物材料之一，因而能制备超高频器件。在集成电路方面，InAs/AlSb HEMT X波段低噪声放大器微波单片集成电路(MMIC)在17GHz下Nf=0.82dB，Ga=17dB，其微波性能可与同类GaAsMMIC相比，而它的功耗仅为GaAs电路功耗的十分之一，这使得InAs材料的HEMT极为适合制作超高速、低功耗、低噪声的器件。InAs/AlSb HEMT将成为制造超高速，超低功耗电子器件和集成电路的优异材料，在相控阵雷达卫星通讯红外成像环境遥感监测便携式移动设备以及宇宙通信系统、图像传输系统等外太空宇航装置中具有重要的应用前景。卫星、飞船、空间站等雷达系统现在多采用增益高、功耗低、成本低、重量轻的相控阵天线，采用InAs/AlSb HEMT能减小模块的尺寸和重量，降低功耗，InAs/AlSb HEMT有希望成为下一代超高速，超低功耗集成电路芯片制造技术的重要发展方向之一。
文献Solid-State Electronics52(2008)《Effect of gate length in InAs/AlSb HEMTsbiased for low power or high gain》介绍了一种由瑞典查尔姆斯理工大学Malin Borg，Eric LefebvreMikael Malmkvist,Ludovic Desplanque,Xavier Wallart等人在InP衬底上生长InAs/AlSb材料如图1所示。其外延材料从下往上为：InP衬底，缓冲层，下层AlSb势垒，InAs沟道，上层AlSb势垒，InAlAs空穴阻挡层，InAs帽层。其中缓冲层包括InAlAs保护层a，AlSb赝配层b以及AlGaSb赝配层c。上层势垒中包含两个原子层InAs。这种结构中，InP衬底虽然在晶格常数上与InAs/AlSb相差较小，但是InP衬底成本高以及易碎的特性不利于后续的微电子工艺，另外多重赝配层不利于完整晶格的生长会造成界面处位错以及缺陷，而位错与缺陷会引起二维电子气密度下降以及电子迁移率的降低。
发明内容
本发明的目的在于针对上述已有技术的不足，提出一种用于高速HEMT器件的InAs外延材料及其制备方法，以降低衬底成本，并减少因多重赝配层生长造成的位错以及缺陷。
为实现上述目的，本发明的InAs外延材料，给出如下两种技术方案：
技术方案一：
一种用于高速HEMT器件的InAs外延材料，自下而上包括衬底1、缓冲层3、下层势垒4、InAs沟道5、上层势垒6、InAlAs空穴阻挡层7以及InAs帽层8，其特征在于：
衬底1采用GaAs衬底；
在GaAs衬底1与缓冲层3之间增设有外延层2；
缓冲层3采用一层AlGaSb；
下层势垒4中添加有浓度为0.5×1018~5×1018cm-3的delta掺杂层4a；
上层势垒6中添加有浓度为0.5×1018~5×1018cm-3的delta掺杂层6a。
技术方案二：
一种用于高速HEMT器件的InAs外延材料，自下而上包括衬底(1)、缓冲层(3)、下层势垒(4)、InAs沟道(5)、上层势垒(6)、InAlAs空穴阻挡层(7)以及InAs帽层(8)，其特征在于：衬底(1)采用GaAs衬底，且在GaAs衬底(1)与缓冲层(3)之间增设有外延层(2)；缓冲层(3)采用一层AlGaSb；下层势垒(4)中添加有浓度为0.5×1018~5×1018cm-3的delta掺杂层(4a)；上层势垒(6)中添加有厚度为1.2~5nmInAs插入层(6b)。
针对上述两种技术方案的材料，给出相应的制备方法如下：
一．制备技术方案一的材料，包括如下步骤：
(1)在As气氛中将高掺杂的n型GaAs半绝缘衬底升温至660℃进行脱氧处理后，继续升温至710℃并保持三分钟，除去生长室内的氧化物，停止升温；
(2)当温度降至660℃时，开启Ga、As源，在除去氧化层的衬底上生长厚度为200~400nm厚的GaAs外延层；
(3)当温度降至640℃时，在GaAs外延层上生长AlGaSb，其中Al:Ga:Sb的组分比为7:3:10，厚度为600~1700nm，完成GaAs与AlSb层的晶格缓冲层；
(4)当温度降至555℃时，在AlGaSb的缓冲层上生长厚度为50~70nm的下层AlSb势垒，在距离表面5~10nm处进行Te掺杂，其浓度为0~5×1018cm-3；
(5)保持555℃的温度，在下层AlSb势垒上生长厚度为10~15nm的InAs沟道层，在沟道中进行Te掺杂，其浓度为1×1017~5×1017cm-3，生长过程中In、As两种原子的束流比为1:10；
(6)保持555℃的温度，在InAs沟道层上生长厚度为10~15nm的上层AlSb势垒，在5~8nm处进行Te掺杂其浓度为0.5×1018~5×1018cm-3;
(7)保持555℃的温度，在上层AlSb势垒层上生长厚度为4~8nm的InAlAs空穴阻挡层，其中In：Al：As元素比为1:1:2，生长过程中In：Al：As三种原子的束流比为15:5:2；
(8)保持555℃的温度，在InAlAs空穴阻挡层上生长厚度为4~6nm的InAs帽层，其中Si掺杂浓度为2~5×1018cm-3，先关闭In源，在As气氛中降温至400℃，低于400℃时关闭As源，继续降至常温，完成整个材料生长。
制作技术方案二材料的方法，其步骤包括如下：
1)在As气氛中将高掺杂的n型GaAs半绝缘衬底升温至660℃进行脱氧处理后，继续升温至710℃并保持三分钟，除去生长室内的氧化物，停止升温；
2)当温度降至660℃时，开启Ga、As源，在除去氧化层的衬底上生长厚度为200~400nm厚的GaAs外延层；
3)当温度降至640℃时，在GaAs外延层上生长AlGaSb，其中Al:Ga:Sb的组分比为7:3:10，厚度为600~1700nm，完成GaAs与AlSb层的晶格缓冲层；
4)当温度降至555℃时，在AlGaSb的缓冲层上生长厚度为50~70nm的下层AlSb势垒，在距离表面5~10nm处进行Te掺杂，其浓度为0~5×1018cm-3；
5)保持555℃的温度，在下层AlSb势垒上生长厚度为10~15nm的InAs沟道层，在沟道中进行Te掺杂，其浓度为1×1017~5×1017cm-3，生长过程中In、As两种原子的束流比为1:10；
6)保持555℃的温度，在InAs沟道层上生长厚度为10~15nm的上层AlSb势垒，在上层AlSb势垒中生长一层厚度为1.2~5nm的InAs插入层；
7)保持555℃的温度，在上层AlSb势垒层上生长厚度为4~8nm的InAlAs空穴阻挡层，其中In：Al：As元素比为1:1:2，生长过程中In：Al：As三种原子的束流比为15:5:2；
8)保持555℃的温度，在InAlAs空穴阻挡层上生长厚度为4~6nm的InAs帽层，其中Si掺杂浓度为2~5×1018cm-3，先关闭In源，在As气氛中降温至400℃，低于400℃时关闭As源，继续降至常温，完成整个材料生长。
本发明与现有技术相比具有如下优点：
1．本发明在缓冲层与衬底间添加GaAs外延层，GaAs外延层形成的完整晶格利于缓冲层与下层AlSb势垒的生长，从而减小位错与缺陷的密度。
2．本发明在上下两层势垒中添加delta掺杂层或InAs插入层，可以提高InAs沟道中二维电子气的密度。
3．本发明中外延材料的AlSb/InAs/AlSb量子阱以及Te掺杂，可以通过分子束外延系统在555℃下进行恒温生长。
附图说明
图1是现有的InAs/AlSb外延材料的结构图；
图2是本发明的InAs/AlSb外延材料的结构图；
图3是本发明InAs材料的分子束外延系统生长流程图；
图4是对本发明两种材料的变温霍尔测试曲线。
具体实施方式
参照图2，本发明给出如下实施例：
实施例1
本发明的InAs外延材料包括：GaAs衬底1、GaAs外延层2、AlGaSb缓冲层3、下层AlSb势垒4、delta掺杂层4a、InAs沟道层5、上层AlSb势垒6、delta掺杂层6a、InAlAs空穴阻挡层7和InAs帽层8。其中：
GaAs衬底1的晶向为<100>，偏角0.5°，该GaAs衬底1的正上方是厚度150nmGaAs的外延层2；GaAs外延层2的正上方是厚度600nm AlGaSb缓冲层3；AlGaSb缓冲层3正上方为是厚度70nm的下层AlSb势垒4，该下层势垒4中添加有掺杂浓度为0.5×1018cm-3的delta掺杂层4a；下层AlSb势垒4正上方是厚度12nm的InAs沟道层5；InAs沟道层5正上方是厚度15nm的上层AlSb势垒6，该上层势垒6中添加有浓度为0.5×1018cm-3的delta掺杂层6a；上层AlSb势垒6正上方是厚度6nm InAlAs空穴阻挡层7；InAlAs空穴阻挡层7正上方是厚度4nm的InAs帽层8，该InAs帽层8中有掺杂浓度为2×1018cm-3的Si元素。
所述上层AlSb势垒4、InAs沟道层5以及上层AlSb势垒6共同组成AlSb/InAs/AlSb量子阱，该量子阱的InAs沟道层5中有掺杂浓度为3×1017cm-3的Te元素。
实施例2
本发明的InAs外延材料包括：GaAs衬底1、GaAs外延层2、AlGaSb缓冲层3、下层AlSb势垒4、delta掺杂层4a、InAs沟道层5、上层AlSb势垒6、InAs插入层6b、InAlAs空穴阻挡层7和InAs帽层8。其中：
GaAs衬底1的晶向为<100>，偏角0.5°，该GaAs衬底1的正上方是厚度400nmGaAs的外延层2；GaAs外延层2的正上方是厚度1700nm AlGaSb缓冲层3；AlGaSb缓冲层3正上方为是厚度50nm的下层AlSb势垒4，该下层势垒4中添加有掺杂浓度为3×1018cm-3的delta掺杂层4a；下层AlSb势垒4正上方是厚度15nm的InAs沟道层5；InAs沟道层5正上方是厚度10nm的上层AlSb势垒6，该上层势垒6中添加厚度为1.2nm的InAs插入层6b；上层AlSb势垒6正上方是厚度8nm InAlAs空穴阻挡层7；InAlAs空穴阻挡层7正上方是厚度6nm的InAs帽层8，该InAs帽层8中有掺杂浓度为5×1018cm-3的Si元素。
所述上层AlSb势垒4、InAs沟道层5以及上层AlSb势垒6共同组成AlSb/InAs/AlSb量子阱，该量子阱的InAs沟道层5中有掺杂浓度为5×1017cm-3的Te元素。
实施例3
本发明的InAs外延材料包括：GaAs衬底1、GaAs外延层2、AlGaSb缓冲层3、下层AlSb势垒4、delta掺杂层4a、InAs沟道层5、上层AlSb势垒6、InAs插入层6b、InAlAs空穴阻挡层7和InAs帽层8。其中：
GaAs衬底1的晶向为<100>，偏角0.5°，该GaAs衬底1的正上方是厚度200nmGaAs的外延层2；GaAs外延层2的正上方是厚度1200nm AlGaSb缓冲层3；AlGaSb缓冲层3正上方为是厚度60nm的下层AlSb势垒4，该下层势垒4中添加有掺杂浓度为5×1018cm-3的delta掺杂层4a；下层AlSb势垒4正上方是厚度10nm的InAs沟道层5；InAs沟道层5正上方是厚度20nm的上层AlSb势垒6，该上层势垒6中添加厚度为5nm的InAs插入层6b；上层AlSb势垒6正上方是厚度5nm InAlAs空穴阻挡层7；InAlAs空穴阻挡层7正上方是厚度5nm的InAs帽层8，该InAs帽层8中有掺杂浓度为3×1018cm-3的Si元素。
所述上层AlSb势垒4、InAs沟道层5以及上层AlSb势垒6共同组成AlSb/InAs/AlSb量子阱，该量子阱的InAs沟道层5中有掺杂浓度为1×1017cm-3的Te元素。
参考图3，本发明的制作上述三种材料的方法如下。
实施例一
制作实施例1的材料，按如下步骤进行：
第1步：在As气氛中将高掺杂的n型GaAs半绝缘衬底升温至660℃进行脱氧处理后，继续升温至710℃并保持三分钟，除去生长室内的氧化物，停止升温。
第2步：当温度降至660℃时，开启Ga、As源，在除去氧化层的衬底上生长厚度为150nm厚的GaAs外延层
第3步：当温度降至640℃时，在GaAs外延层上生长Al:Ga:Sb的组分比为7:3:10，厚度为600nm的AlGaSb缓冲层。
第4步：当温度降至555℃时，在AlGaSb的缓冲层上生长厚度为70nm的下层AlSb势垒，在距离表面5~10nm处进行Te掺杂，其浓度为2×1018cm-3。
第5步：保持555℃的温度，在下层AlSb势垒上生长厚度为12nm的InAs沟道层，在沟道中进行Te掺杂，其浓度为5×1017cm-3，生长过程中In、As两种原子的束流比为1:10。
第6步：保持555℃的温度，开启Al、Sb源，保持Al：Sb原子束流比为1:5，在InAs沟道层上生长厚度为5nm的上层AlSb势垒后，开启Te源进行掺杂，当AlSb厚度为8nm时关闭Te源，继续生长无掺杂的AlSb势垒7nm，完成15nm厚的AlSb势垒层。
第7步：保持555℃的温度，开启In、Al、As源，保持In：Al：As三种原子的束流比为15:5:2。,在上层AlSb势垒层上生长In：Al：As元素比为1:1:2,厚度为6nm的InAlAs空穴阻挡层。
第8步：保持555℃的温度，在InAlAs空穴阻挡层上生长厚度为4nm的InAs帽层，其中Si掺杂浓度为2×1018cm-3，先关闭In源，在As气氛中降温至400℃，低于400℃时关闭As源，继续降至常温，完成整个材料生长。
实施例二
制作实施例2的材料，按如下步骤进行：
步骤一：在As气氛中将高掺杂的n型GaAs半绝缘衬底升温至660℃进行脱氧处理后，继续升温至710℃并保持三分钟，除去生长室内的氧化物，停止升温。
步骤二：当温度降至660℃时，开启Ga、As源，在除去氧化层的衬底上生长厚度为400nm厚的GaAs外延层。
步骤三：当温度降至640℃时，在GaAs外延层上生长Al:Ga:Sb的组分比为7:3:10，厚度为1700nm的晶格缓冲层AlGaSb。
步骤四：当温度降至555℃时，在AlGaSb的缓冲层上生长厚度为70nm的下层AlSb势垒，在距离表面5~10nm处进行浓度为2×1018cm-3的Te掺杂。
步骤五：保持555℃的温度，开启In、As源，保持In：As原子束流比为1:10，在下层AlSb势垒上生长厚度为12nm的InAs沟道层，在InAs沟道层中进行Te掺杂，其浓度为5×1017cm-3。
步骤六：保持555℃的温度，开启Al、Sb源，保持Al：Sb原子束流比为1:5，在InAs沟道层上生长厚度为5nm的AlSb势垒后，关闭Al、Sb源；开启In、As源，生长厚度为1.2nm的InAs插入层后，关闭In、As源；再开启Al、Sb源继续生长10nm的AlSb势垒。
步骤七：保持555℃的温度，开启In、Al、As源，保持In：Al：As三种原子的束流比为15:5:2，在上层AlSb势垒层上生长厚度为8nm，In：Al：As元素比为1:1:2，的InAlAs空穴阻挡层。
步骤八：保持555℃的温度，在InAlAs空穴阻挡层上生长厚度为6nm的InAs帽层，在帽层中进行浓度为5×1018cm-3的Si掺杂；关闭In源，在As气氛中降温至400℃，在低于400℃时关闭As源，继续降至常温，完成整个材料生长。
实施例三
制作实施例3的材料，按如下步骤进行：
步骤A：除去衬底氧化物
在As气氛中将高掺杂的n型GaAs半绝缘衬底升温至660℃进行脱氧处理后，再继续升温至710℃，并保持三分钟，除去生长室内的氧化物，停止升温。
步骤B：生长外延层
当温度降至660℃时，开启Ga、As源，在除去氧化层的衬底上生长厚度为200nm的GaAs外延层。
步骤C：生长缓冲层
当温度降至640℃时，在GaAs外延层上生长Al:Ga:Sb的组分比为7:3:10，厚度为1200nm的AlGaSb缓冲层。
步骤D：生长下层AlSb势垒
当温度降至555℃时，在AlGaSb缓冲层上生长厚度为60nm的下层AlSb势垒，在距离表面5~10nm处进行浓度为5×1018cm-3的Te掺杂。
步骤E：生长InAs沟道层
保持555℃的温度，在下层AlSb势垒上生长厚度为10nm的InAs沟道层，在沟道中进行浓度为1×1017cm-3的Te掺杂，生长过程中In、As两种原子的束流比为1:10。
步骤F：生长上层AlSb势垒
(F1)保持555℃的温度，开启Al、Sb源，保持Al：Sb原子束流比为1:5，在InAs沟道层上生长厚度为5nm的AlSb势垒，关闭Al、Sb源；
(F2)开启In、As源，InAs生长厚度为5nm的InAs插入层，关闭In、As源；
(F3)开启Al、Sb源，保持Al：Sb原子束流比为1:5，生长15nm的AlSb势垒；完成上层AlSb势垒生长。
步骤G：生长InAlAs空穴阻挡层
保持555℃的温度，开启In、Al、As源，保持In：Al：As三种原子的束流比为15:5:2。,在上层AlSb势垒层上生长In：Al：As元素比为1:1:2，厚度为5nm的InAlAs空穴阻挡层。
步骤H：生长InAs帽层
(H1)保持555℃的温度，在InAlAs空穴阻挡层上生长厚度为5nm的InAs帽层，在帽层中进行浓度为5×1018cm-3的Si掺杂；
(H2)关闭In源，在As气氛中降温至400℃，在低于400℃时关闭As源，继续降至常温，完成整个材料生长。
本发明的效果可通过以下测试结果进一步说明:
对实施例1和实施例2的InAs材料进行霍尔测试，测试结果如图4，从图4可见本发明的迁移率在300K下可达到104cm2/V·s以上，可以用来制备超高速InAs/AlSbHEMT器件。
上述实施例不构成对本发明的任何限制，特别是Te元素的掺杂浓度以及InAs插入层的厚度，需根据实际需要的载流子浓度来确定。
Claims (8)
1.一种用于高速HEMT器件的InAs外延材料，自下而上包括衬底(1)、缓冲层(3)、下层势垒(4)、InAs沟道(5)、上层势垒(6)、InAlAs空穴阻挡层(7)以及InAs帽层(8)，其特征在于：
衬底(1)采用GaAs衬底；
在GaAs衬底(1)与缓冲层(3)之间增设有外延层(2)；
缓冲层(3)采用一层AlGaSb；
下层势垒(4)中添加有浓度为0.5×1018~5×1018cm-3的delta掺杂层(4a)；
上层势垒(6)中添加有浓度为0.5×1018~5×1018cm-3的delta掺杂层(6a)。
2.根据权利要求1所述的用于高速HEMT器件的InAs外延材料，其特征在于：
所述GaAs外延层(2)的厚度为150~400nm；
所述AlGaSb缓冲层(3)的厚度为600～1700nm；
所述下层AlSb势垒(4)的厚度为50~70nm；
所述InAs沟道层(5)的厚度为10~15nm；
所述上层AlSb势垒区(6)的厚度为10~20nm；
所述InAlAs空穴阻挡层(7)的厚度为4~8nm；
所述InAs帽层(8)的厚度为4~6nm。
3.根据权利要求1所述的用于高速HEMT器件的InAs外延材料，其特征在于下层AlSb势垒(4)、InAs沟道层(5)以及上层AlSb势垒(6)共同组成AlSb/InAs/AlSb量子阱，该量子阱的InAs沟道层(5)中掺杂有浓度为1×1017~5×1017cm-3的Te元素。
4.根据权利要求1所述的用于高速HEMT器件的InAs外延材料，其特征在于所述InAs帽层(8)掺杂Si其浓度为2×1018~5×1018cm-3。
5.根据权利要求1所述的用于制备高速HEMT器件的InAs材料，其特征在于所述的GaAs衬底(1)晶向为<100>，偏角0.5°。
6.一种用于高速HEMT器件的InAs外延材料，自下而上包括衬底(1)、缓冲层(3)、
下层势垒(4)、InAs沟道(5)、上层势垒(6)、InAlAs空穴阻挡层(7)以及InAs帽层(8)，其特征在于：衬底(1)采用GaAs衬底，且在GaAs衬底(1)与缓冲层(3)之间增设有外延层(2)；缓冲层(3)采用一层AlGaSb；下层势垒(4)中添加有浓度为0.5×1018~5×1018cm-3的delta掺杂层(4a)；上层势垒(6)中添加有厚度为1.2~5nm InAs插入层(6b)。
7.一种用于制备高速HEMT器件的InAs外延材料制作方法，包括如下步骤：
(1)在As气氛中将高掺杂的n型GaAs半绝缘衬底升温至660℃进行脱氧处理后，继续升温至710℃并保持三分钟，除去生长室内的氧化物，停止升温；
(2)当温度降至660℃时，开启Ga、As源，在除去氧化层的衬底上生长厚度为200~400nm厚的GaAs外延层；
(3)当温度降至640℃时，在GaAs外延层上生长AlGaSb，其中Al:Ga:Sb的组分比为7:3:10，厚度为600~1700nm，完成GaAs与AlSb层的晶格缓冲层；
(4)当温度降至555℃时，在AlGaSb的缓冲层上生长厚度为50~70nm的下层AlSb势垒，在距离表面5~10nm处进行Te掺杂，其浓度为0~5×1018cm-3；
(5)保持555℃的温度，在下层AlSb势垒上生长厚度为10~15nm的InAs沟道层，在沟道中进行Te掺杂，其浓度为1×1017~5×1017cm-3，生长过程中In、As两种原子的束流比为1:10；
(6)保持555℃的温度，在InAs沟道层上生长厚度为10~15nm的上层AlSb势垒，在5~8nm处进行Te掺杂其浓度为0.5×1018~5×1018cm-3；
(7)保持555℃的温度，在上层AlSb势垒层上生长厚度为4~8nm的InAlAs空穴阻挡层，其中In：Al：As元素比为1:1:2，生长过程中In：Al：As三种原子的束流比为15:5:2；
(8)保持555℃的温度，在InAlAs空穴阻挡层上生长厚度为4~6nm的InAs帽层，其中Si掺杂浓度为2~5×1018cm-3，先关闭In源，在As气氛中降温至400℃，低于400℃时关闭As源，继续降至常温，完成整个材料生长。
8.一种用于制备高速HEMT器件的InAs外延材料制作方法，包括如下步骤：
1)在As气氛中将高掺杂的n型GaAs半绝缘衬底升温至660℃进行脱氧处理后，继续升温至710℃并保持三分钟，除去生长室内的氧化物，停止升温；
2)当温度降至660℃时，开启Ga、As源，在除去氧化层的衬底上生长厚度为200~400nm厚的GaAs外延层；
3)当温度降至640℃时，在GaAs外延层上生长AlGaSb，其中Al:Ga:Sb的组分比为7:3:10，厚度为600~1700nm，完成GaAs与AlSb层的晶格缓冲层；
4)当温度降至555℃时，在AlGaSb的缓冲层上生长厚度为50~70nm的下层AlSb势垒，在距离表面5~10nm处进行Te掺杂，其浓度为0~5×1018cm-3；
5)保持555℃的温度，在下层AlSb势垒上生长厚度为10~15nm的InAs沟道层，在沟道中进行Te掺杂，其浓度为1×1017~5×1017cm-3，生长过程中In、As两种原子的束流比为1:10；
6)保持555℃的温度，在InAs沟道层上生长厚度为10~15nm的上层AlSb势垒，在上层AlSb势垒中生长一层厚度为1.2~5nm的InAs插入层；
7)保持555℃的温度，在上层AlSb势垒层上生长厚度为4~8nm的InAlAs空穴阻挡层，其中In：Al：As元素比为1:1:2，生长过程中In：Al：As三种原子的束流比为15:5:2；
8)保持555℃的温度，在InAlAs空穴阻挡层上生长厚度为4~6nm的InAs帽层，其中Si掺杂浓度为2~5×1018cm-3，先关闭In源，在As气氛中降温至400℃，低于400℃时关闭As源，继续降至常温，完成整个材料生长。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310030640.2A CN103107190B (zh) | 2013-01-27 | 2013-01-27 | 用于高速HEMT器件的InAs外延材料及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310030640.2A CN103107190B (zh) | 2013-01-27 | 2013-01-27 | 用于高速HEMT器件的InAs外延材料及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103107190A true CN103107190A (zh) | 2013-05-15 |
| CN103107190B CN103107190B (zh) | 2015-04-08 |
Family
ID=48314918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310030640.2A Active CN103107190B (zh) | 2013-01-27 | 2013-01-27 | 用于高速HEMT器件的InAs外延材料及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103107190B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943689A (zh) * | 2014-05-06 | 2014-07-23 | 福州大学 | 一种调控半导体量子阱材料平面光学各向异性的方法 |
| CN105185846A (zh) * | 2015-08-26 | 2015-12-23 | 中国科学院长春光学精密机械与物理研究所 | PBN型InGaAs红外探测器 |
| CN106783996A (zh) * | 2016-12-01 | 2017-05-31 | 西北工业大学 | 一种高电子迁移率晶体管及其制备方法 |
| CN110246754A (zh) * | 2019-06-20 | 2019-09-17 | 江苏能华微电子科技发展有限公司 | 一种hemt外延结构的制备方法及外延结构 |
| CN112186101A (zh) * | 2020-09-29 | 2021-01-05 | 中国科学院半导体研究所 | 一种基于半导体二维电子气进行弱磁场空间成像的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133593A (en) * | 1999-07-23 | 2000-10-17 | The United States Of America As Represented By The Secretary Of The Navy | Channel design to reduce impact ionization in heterostructure field-effect transistors |
| US20070052048A1 (en) * | 2005-09-08 | 2007-03-08 | Raytheon Company | Strain compensated high electron mobility transistor |
| CN102054862A (zh) * | 2009-10-28 | 2011-05-11 | 中国科学院半导体研究所 | 锑化物高电子迁移率晶体管及其制造方法 |
| CN102171831A (zh) * | 2008-12-16 | 2011-08-31 | 英特尔公司 | 具有在沟道区之下的Delta掺杂层的Ⅲ-Ⅴ族器件 |
| CN102324436A (zh) * | 2011-09-22 | 2012-01-18 | 中国科学院半导体研究所 | 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法 |
| CN102376874A (zh) * | 2011-11-28 | 2012-03-14 | 中国科学院半导体研究所 | 基于二维电子气材料的半导体磁敏型传感器及其制作方法 |
| CN102610640A (zh) * | 2011-11-29 | 2012-07-25 | 中国科学院微电子研究所 | 一种高驱动电流的iii-v族金属氧化物半导体器件 |
-
2013
- 2013-01-27 CN CN201310030640.2A patent/CN103107190B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133593A (en) * | 1999-07-23 | 2000-10-17 | The United States Of America As Represented By The Secretary Of The Navy | Channel design to reduce impact ionization in heterostructure field-effect transistors |
| US20070052048A1 (en) * | 2005-09-08 | 2007-03-08 | Raytheon Company | Strain compensated high electron mobility transistor |
| CN102171831A (zh) * | 2008-12-16 | 2011-08-31 | 英特尔公司 | 具有在沟道区之下的Delta掺杂层的Ⅲ-Ⅴ族器件 |
| CN102054862A (zh) * | 2009-10-28 | 2011-05-11 | 中国科学院半导体研究所 | 锑化物高电子迁移率晶体管及其制造方法 |
| CN102324436A (zh) * | 2011-09-22 | 2012-01-18 | 中国科学院半导体研究所 | 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法 |
| CN102376874A (zh) * | 2011-11-28 | 2012-03-14 | 中国科学院半导体研究所 | 基于二维电子气材料的半导体磁敏型传感器及其制作方法 |
| CN102610640A (zh) * | 2011-11-29 | 2012-07-25 | 中国科学院微电子研究所 | 一种高驱动电流的iii-v族金属氧化物半导体器件 |
Non-Patent Citations (1)
| Title |
|---|
| 李彦波等: "锑化物HEMT器件研究进展", 《功能材料与器件学报》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943689A (zh) * | 2014-05-06 | 2014-07-23 | 福州大学 | 一种调控半导体量子阱材料平面光学各向异性的方法 |
| CN103943689B (zh) * | 2014-05-06 | 2016-03-30 | 福州大学 | 一种调控半导体量子阱材料平面光学各向异性的方法 |
| CN105185846A (zh) * | 2015-08-26 | 2015-12-23 | 中国科学院长春光学精密机械与物理研究所 | PBN型InGaAs红外探测器 |
| CN106783996A (zh) * | 2016-12-01 | 2017-05-31 | 西北工业大学 | 一种高电子迁移率晶体管及其制备方法 |
| CN110246754A (zh) * | 2019-06-20 | 2019-09-17 | 江苏能华微电子科技发展有限公司 | 一种hemt外延结构的制备方法及外延结构 |
| CN110246754B (zh) * | 2019-06-20 | 2022-05-27 | 江苏能华微电子科技发展有限公司 | 一种hemt外延结构的制备方法及外延结构 |
| CN112186101A (zh) * | 2020-09-29 | 2021-01-05 | 中国科学院半导体研究所 | 一种基于半导体二维电子气进行弱磁场空间成像的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103107190B (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103107190B (zh) | 用于高速HEMT器件的InAs外延材料及其制备方法 | |
| US7435987B1 (en) | Forming a type I heterostructure in a group IV semiconductor | |
| CN102054862B (zh) | 锑化物高电子迁移率晶体管及其制造方法 | |
| CN1331240C (zh) | 异质结构的锗沟道场效应器件及其制作方法 | |
| Tomioka et al. | Recent progress in integration of III–V nanowire transistors on Si substrate by selective-area growth | |
| US8652959B2 (en) | n- and p-channel field effect transistors with single quantum well for complementary circuits | |
| Ganjipour et al. | Carrier control and transport modulation in GaSb/InAsSb core/shell nanowires | |
| US9006708B2 (en) | Low-resistivity p-type GaSb quantum wells | |
| CN103123934B (zh) | 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法 | |
| US9054169B2 (en) | Strained InGaAs quantum wells for complementary transistors | |
| CN102427084B (zh) | 氮化镓基高电子迁移率晶体管及制作方法 | |
| CN103811305B (zh) | 一种硅基半绝缘砷化镓衬底的制备方法 | |
| CN102931230B (zh) | 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法 | |
| Vincent et al. | Selective growth of strained Ge channel on relaxed SiGe buffer in shallow trench isolation for high mobility Ge planar and FIN p-FET | |
| Luryi et al. | Possible device applications of silicon molecular beam epitaxy | |
| Kohen et al. | Heteroepitaxial growth of In0. 30Ga0. 70As high-electron mobility transistor on 200 mm silicon substrate using metamorphic graded buffer | |
| Arulkumaran et al. | Studies of AlGaN/GaN high-electron-mobility transistors on 4-in. diameter Si and sapphire substrates | |
| Cho et al. | Silicon-compatible high-hole-mobility transistor with an undoped germanium channel for low-power application | |
| US10269996B1 (en) | Low cost, high performance barrier-based position sensitive detector arrays | |
| Gamo et al. | Integration of indium arsenide/indium phosphide core-shell nanowire vertical gate-all-around field-effect transistors on Si | |
| CN106601790A (zh) | 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法 | |
| CN209071336U (zh) | 一种带半绝缘缓冲层的GaAs基高电子迁移率晶体管材料结构 | |
| US20140339501A1 (en) | Low-Resistivity p-Type GaSb Quantum Wells for Low-Power Electronic Devices | |
| CN204289458U (zh) | 一种抑制背栅效应的砷化镓基赝配高电子迁移率晶体管材料结构 | |
| Yokoyama et al. | High mobility metal S/D III–V-on-Insulator MOSFETs on a Si substrate using direct wafer bonding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181024 Address after: 710065 16, 5 20 zhang84 Road, hi tech Zone, Xi'an, Shaanxi. Patentee after: Shaanxi Semiconductor Pioneer Technology Center Co.,Ltd. Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi Patentee before: Shaanxi Xi'an electronic large Assets Management Co.,Ltd. Effective date of registration: 20181024 Address after: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi Patentee after: Shaanxi Xi'an electronic large Assets Management Co.,Ltd. Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi Patentee before: Xidian University |
|
| TR01 | Transfer of patent right |