CN102324436A

CN102324436A - 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法

Info

Publication number: CN102324436A
Application number: CN201110283050A
Authority: CN
Inventors: 张雨溦; 张杨; 曾一平
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2011-09-22
Filing date: 2011-09-22
Publication date: 2012-01-18
Anticipated expiration: 2031-09-22
Also published as: CN102324436B

Abstract

一种大失配硅基衬底锑化物高电子迁移率晶体管，包括：一衬底；一复合缓冲层，生长在衬底上；一插入层，生长在复合缓冲层上；一AlSb隔离层，生长在插入层上；一子沟道层，生长在AlSb隔离层上；一锑化物下势垒层，生长在子沟道层上；一InAs沟道层，生长在锑化物下势垒层上；一锑化物隔离层，生长在InAs沟道层上；一掺杂层，生长在锑化物隔离层上，该掺杂层是Si平面掺杂的InAs，或者是Te的δ掺杂；一上势垒层，生长在掺杂层上，该上势垒层是由AlSb层和InAlAs层组成的复合势垒层；一InAs帽层，生长在上势垒层上，该InAs帽层是非有意掺杂的InAs，或者是n型掺杂的InAs。

Description

大失配硅基衬底锑化物高电子迁移率晶体管及制造方法

技术领域

本发明属于半导体技术领域，尤其是指基于大失配硅基衬底锑化物高电子迁移率晶体管及制造方法。

技术背景

锑化物半导体是指包含锑元素的二元或多元IⅡ-V族化合物半导体材料。由于晶格常数接近

二元锑化物半导体材料AlSb，GaSb，InSb经常和InAs材料被称为材料体系，它们覆盖了较大的带隙范围，同时具有高电子迁移率、高电子饱和速度等优良性质，这些特性为制造高速、低功耗的微电及光电器件创造了广阔的空间。在高速化合物半导体中，锑化物高电子迁移率晶体管起到举足轻重的作用，以III-V族化合物半导体为基础的高电子迁移率晶体管在微波、毫米波器件及单片集成电路和逻辑集成电路领域的应用在近年来一直受到持续的关注。

对于锑化物高电子迁移率晶体管，选用Si材料作为衬底具有不可比拟的优势，它使得传统的Si基CMOS器件和高电子迁移率晶体管的集成成为可能。但是，晶格的严重失配也是选用Si作为衬底面临的一个最大问题。因此，要在Si衬底上面生长大失配的锑化物高电子迁移率晶体管结构，如何减少缺陷、提高外延材料的质量是提高器件性能的关键。此外，提高沟道中的电子浓度和迁移率，减小栅漏电流也是提高器件性能和稳定性的主要因素。

发明内容

本发明的目的是提供一种大失配硅基衬底锑化物高电子迁移率晶体管及制造方法，该种结构的高电子迁移率晶体管通过采用Si衬底，使得其与其他Si基器件的集成成为可能。通过采用复合缓冲层，使得晶体管结构的材料质量得到很大程度的提高。从而获得更好的沟道电子输运特性，提高了器件的输出特性，充分发挥了该器件的高频、高速、低功耗特性，有效地提高了器件的稳定性和可靠性。

本发明提供一种大失配硅基衬底锑化物高电子迁移率晶体管，包括：

一衬底；

一复合缓冲层，生长在衬底上；

一插入层，生长在复合缓冲层上；

一AlSb隔离层，生长在插入层上，该AlSb隔离层的厚度为

一子沟道层，生长在AlSb隔离层上；

一锑化物下势垒层，生长在子沟道层上，该锑化物下势垒层的厚度为

一InAs沟道层，生长在锑化物下势垒层上，该InAs沟道层的厚度为

一锑化物隔离层，生长在InAs沟道层上，该锑化物隔离层的厚度为

一掺杂层，生长在锑化物隔离层上，该掺杂层是Si平面掺杂的InAs，或者是Te的δ掺杂，其厚度为

一上势垒层，生长在掺杂层上，该上势垒层是由AlSb层和InAlAs层组成的复合势垒层，该上势垒层的厚度为其In的摩尔含量为0.2-0.6；

一InAs帽层，生长在上势垒层上，该InAs帽层是非有意掺杂的InAs，或者是n型掺杂的InAs，其厚度为

本发明还提供一种大失配硅基衬底锑化物高电子迁移率晶体管的制作方法，包括以下步骤：

在衬底上采用MBE方法依次生长复合缓冲层、插入层、AlSb隔离层、子沟道层、锑化物下势垒层、InAs沟道层、锑化物隔离层、掺杂层、上势垒层和InAs帽层。

附图说明

为进一步说明本发明内容，以下结合具体实施方式，并参照附图，对本发明作以详细的描述，其中：

图1是本发明的基于大失配硅基衬底的锑化物高电子迁移率晶体管的结构示意图。

图2是本发明的基于大失配硅基衬底的锑化物高电子迁移率晶体管的复合缓冲层结构示意图。

图3是本发明的基于大失配硅基衬底的锑化物高电子迁移率晶体管的上势垒层的结构示意图。

具体实施方式

请参阅图1、图2及图3所示，本发明提供一种大失配硅基衬底锑化物高电子迁移率晶体管，包括：

一衬底10，该衬底10的材料为Si；Si材料是应用最广泛的半导体材料之一，Si技术在半导体技术中已经相当的成熟，对Si衬底的表面处理等技术日趋完善，因此选用Si衬底可以大大减轻工作量，同时，Si衬底的选用便于该锑化物高电子迁移率晶体管日后与其他硅基器件进行集成，从而可以获得具有不同功能的器件；

一复合缓冲层20，生长在衬底10上，该复合缓冲层20包括：

一AlSb量子点结构21，该AlSb量子点的高度和直径分别为

和

AlSb量子点可以有效的抑制孪晶缺陷的出现，很大程度上降低了缺陷密度，此外，AlSb量子点可以促使在Si衬底与上层材料的界面处形成90°位错，即位错的伯格斯矢量方向平行于界面，从而使得一部分晶格失配被该界面失配位错释放和调节，应变被有效的弛豫；

一GaSb缓冲层22，生长在AlSb量子点结构21上，该GaSb缓冲层22的厚度为100nm-300nm，该GaSb缓冲层的作用在于进一步调节和释放Si衬底与InAs沟道层的晶格失配；

一AlSb缓冲层23，生长在GaSb缓冲层22上，该AlSb缓冲层23的厚度为100nm-300nm，该AlSb缓冲层的作用在于进一步调节和释放Si衬底与InAs沟道层的晶格失配；

一InSb量子点结构24，生长在AlSb缓冲层23上，该InSb量子点结构24中量子点的高度和直径分别为

和

InSb量子点的插入，抑制了位错等缺陷向上层材料的扩展，降低了缺陷密度，同时，减小了上层AlGaSb材料的表面粗糙度，有助于得到一个均匀和平滑的基底表面，从而为之后高电子迁移率晶体管结构的良好生长奠定了基础；

一AlGaSb缓冲层25，生长在InSb量子点结构24上，该AlGaSb缓冲层25的厚度为200nm-1μm，其Ga的摩尔含量为0-0.5；

一GaSb/AlSb超晶格结构26，生长在AlGaSb缓冲层25上，该GaSb/AlSb超晶格结构26中GaSb厚度为2nm，AlSb厚度为2nm，共有10-30个周期(图2中)，该超晶格结构能够进一步平滑生长表面，为改善InAs沟道导电特性创造了前提条件；

一插入层30，生长在复合缓冲层20上，该插入层30为p型掺杂的GaSb，其厚度为

掺杂剂为Si，p型掺杂的GaSb层的作用在于：当器件工作时，由于碰撞电离作用，在沟道层中产生一部分空穴，该空穴是有害的，它可以进一步导致栅漏电流增大，同时增加漏端输出电导，影响器件的正常工作，p型GaSb层引入后，它可以将碰撞电离产生的一部分空穴吸收至源端而不至于使这部分空穴继续留在沟道中，从而减轻并阻止了碰撞电离的进一步危害；

一AlSb隔离层40，生长在插入层30上，该AlSb隔离层40的厚度为该层起到隔离插入层30和InAs子沟道层50的作用；

一子沟道层50，生长在隔离层40上，该子沟道层50为InAs，它的厚度为

InAs子沟道层的引入，增强了栅对沟道中电子的控制作用，随着源漏之间所加电压的增加，子沟道层的费米能级逐渐升高，当子沟道层的费米能级高于主沟道层的费米能级时，电子由主沟道层遂穿至子沟道层的概率增加，从而减小了主沟道层中的碰撞电离概率，此外，由碰撞电离引起的电流不饱和得到了改善，跨导增加，电流截止频率增加；

一锑化物下势垒层60，生长在子沟道层50上，该锑化物下势垒层60的厚度为

该锑化物下势垒层作为高电子迁移率晶体管核心结构(量子阱结构)的势垒层，有效的将电子限制在InAs沟道层中，同时，也作为InAs子沟道层和InAs主沟道层之间的隔离层，减小了沟道中电学性能的相互干扰；

一InAs沟道层70，生长在锑化物下势垒层60上，该InAs沟道层70的厚度为沟道层是高电子迁移率晶体管最为重要的结构之一，电子在沟道层(InAs势阱)中形成二维电子气，由于沟道中载流子与掺杂区分离，避免了杂质散射，因而可以获得很高的迁移率；

一锑化物隔离层80，生长在InAs沟道层70上，该锑化物隔离层80的厚度为

该锑化物隔离层将沟道层与掺杂层隔离开，有效的避免了掺杂层中电离杂质对沟道中电子的散射作用，提高了沟道层中电子的迁移率；

一掺杂层90，生长在锑化物隔离层80上，该掺杂层90是Si平面掺杂的InAs，其厚度为

或者是Te的δ掺杂，这种平面掺杂技术可以有效的提高掺杂浓度，从而提高沟道中的面电子密度，从而提高器件性能；

一上势垒层100，生长在掺杂层90上，该上势垒层100是由AlSb层101和InAlAs层102组成的复合势垒层(图3中)，该上势垒层100的厚度为

其In的摩尔分数为0.2-0.6，InAlAs势垒层有两方面的作用：第一，可以作为空穴的阻挡层，有效的减小了由于空穴泄露导致的栅漏电流，第二，可以作为防氧化层，保护下层的AlSb材料不受空气中的氧气及水蒸气的氧化；

一InAs帽层110，生长在上势垒层100上，该InAs帽层110是非有意掺杂的InAs，或者是n型掺杂的InAs，其厚度为InAs作为帽层的优势在于它易于与金属形成较好的欧姆接触，从而减小接触电阻，可获得较低的阈值电压，从而减小器件的功耗。

请再参阅图1、图2及图3所示，本发明提供一种大失配硅基衬底锑化物高电子迁移率晶体管的制作方法，包括以下步骤：

在衬底10上采用MBE方法依次生长复合缓冲层20、插入层30、AlSb隔离层40、子沟道层50、锑化物下势垒层60、InAs沟道层70、锑化物隔离层80、掺杂层90、上势垒层100和InAs帽层110，分子束外延是一种新的晶体生长技术，简记为MBE。其方法是将半导体衬底放置在超高真空腔体中，和将需要生长的单晶物质按元素的不同分别放在喷射炉中(也在腔体内)。由分别加热到相应温度的各元素喷射出的分子流能在上述衬底上生长出极薄的(可薄至单原子层水平)单晶体和几种物质交替的超晶格结构。分子束外延主要研究的是不同结构或不同材料的晶体和超晶格的生长。该法生长温度低，能严格控制外延层的层厚组分和掺杂浓度，可以生长出质量较好的外延材料。

其中所述的衬底10的材料为Si。

其中复合缓冲层20包括：

一AlSb量子点结构21，该AlSb量子点的高度和直径分别为

和

一GaSb缓冲层22，生长在AlSb量子点结构21上；

一AlSb缓冲层23，生长在GaSb缓冲层22上，该GaSb缓冲层22的厚度为100nm-300nm，该AlSb缓冲层23的厚度为100nm-300nm；

和

一GaSb/AlSb超晶格结构26，生长在AlGaSb缓冲层25上，该GaSb/AlSb超晶格结构26中GaSb厚度为2nm，AlSb厚度为2nm，共有10-30个周期。

其中插入层30为p型掺杂的GaSb，其厚度为

掺杂剂为Si。

其中生长子沟道层50时，该子沟道层50和锑化物下势垒层60之间界面类型需要为InSb界面。InSb界面可通过控制MBE阀门开关顺序获得，该界面使器件具有高的电子浓度和高的电子迁移率，从而提高器件性能。

本发明具有以下特点和优势：

本发明提供的大失配硅基衬底锑化物高电子迁移率晶体管及制造方法，高电子迁移率晶体管的优势在于它的高电子迁移率，高饱和电子漂移速度和低功耗，这些优势为其在高速低功耗电路中的应用提供了前提条件，高电子迁移率晶体管优良的性能主要由以下几个参数来体现，高跨导，低阈值电压，高的电流截止频率，低栅漏电流，本发明通过优化器件结构及生长方法，以获得具有优良性能的锑化物高电子迁移率晶体管。通过采用Si材料作为衬底，充分发挥了Si材料热导率高、面积大和不易碎的优势。同时，制成的高电子迁移率晶体管易于与其他Si基器件进行集成，从而扩展了其在数字和逻辑电路领域的应用。

本发明的大失配硅基衬底锑化物高电子迁移率晶体管通过采用复合缓冲层，可以获得高质量的外延层，有效地降低了衬底和缓冲层缺陷对电子沟道层的影响，尤其是量子点结构的引入，使得其上层材料的质量得到明显提高，并且更容易获得较为平滑的界面，对于改善高电子迁移率晶体管的沟道输运特性，提高器件的输出特性具有显著效果，从而使得该器件能够充分发挥其高频、高速和低功耗特性，有效的提高了器件的稳定性和可靠性。

本发明的大失配硅基衬底锑化物高电子迁移率晶体管引入p型GaSb层和InAs子沟道层，有效地抑制了碰撞电离，从而减小了碰撞电离引起的栅漏电流增加和kink效应，提高了器件的性能。

本发明的大失配硅基衬底锑化物高电子迁移率晶体管采用InAs材料作为沟道层，使得该器件具有较高的电子迁移率和电子饱和漂移速度，同时可以在较低的电场强度下达到所要求的电子饱和漂移速度，从而充分发挥其高频、高速和低功耗的特性。

本发明的大失配硅基衬底锑化物高电子迁移率晶体管采用AlSb和InAlAs的复合势垒层作为上势垒层，InAlAs对空穴起到势垒的作用，有效地减小了由空穴引起的栅漏电流。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。