CN102054862B - 锑化物高电子迁移率晶体管及其制造方法 - Google Patents
锑化物高电子迁移率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102054862B CN102054862B CN2009102367052A CN200910236705A CN102054862B CN 102054862 B CN102054862 B CN 102054862B CN 2009102367052 A CN2009102367052 A CN 2009102367052A CN 200910236705 A CN200910236705 A CN 200910236705A CN 102054862 B CN102054862 B CN 102054862B
- Authority
- CN
- China
- Prior art keywords
- resilient coating
- layer
- antimonide
- alsb
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种锑化物高电子迁移率晶体管，包括：一衬底；一复合缓冲层，该复合缓冲层生长在衬底上；一锑化物下势垒层，该锑化物下势垒层生长在复合缓冲层上；一沟道层，该沟道层生长在锑化物下势垒层上；一锑化物隔离层，该锑化物隔离层生长在沟道层上；一掺杂层，该掺杂层生长在锑化物隔离层上；一上势垒层，该上势垒层生长在掺杂层上；一帽层，该帽层生长在上势垒层上。本发明同时公开了一种制造锑化物高电子迁移率晶体管的方法。利用本发明，通过采用复合缓冲层，使得晶体管结构材料的质量获得很大的提高，可获得更好的沟道电子输运特性，提高器件的输出特性，充分发挥该种器件的高频、高速、低功耗特性，有效提高了器件的稳定性和可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别是指一种锑化物高电子迁移率晶体管及其制造方法。
背景技术
在高速化合物半导体器件中，高电子迁移率晶体管(HEMT)占有举足轻重的作用，以III-V族化合物半导体为基础的高电子迁移率晶体管在微波、毫米波器件及单片集成电路和逻辑集成电路的应用近年来一直受到持续的关注。
第一个制作出来的高电子迁移率晶体管是以GaAs作为沟道层，AlGaAs作为势垒层。为了得到更高的电子迁移率和电子速度(对应更高的工作频率和工作速度)，沟道材料由GaAs改变为InGaAs。典型的结构以In0.2Ga0.8As作为沟道层，由于InGaAs与GaAs晶格常数的差异，形成所谓赝配(pseudomorphic)结构，称为PHEMTs。为了进一步提高器件的性能，沟道层的In组分不断提高，并把势垒材料由AlGaAs改变为InAlAs。为了调节更大的晶格常数，衬底由GaAs基改变为InP基。但是由于晶格失配的原因，在InP体系中沟道材料的In组分含量不宜高过80％，同时InAlAs作为势垒也限制了电子转移效率。下一步合理的发展趋势就是用InAs作为沟道层，同时用几乎晶格匹配的锑化物作为限制层。
对于锑化物高电子迁移率晶体管的来说，面临的一个主要问题就是没有合适的晶格匹配的衬底(晶格常数为6.1
)，锑化物的晶格常数一般在6.1
左右，而目前常用的半绝缘GaAs、InP或Si衬底与其均有很大的晶格失配度，所以要在这些衬底上面生长大失配的锑化物高电子迁移率晶体管结构，如何减少缺陷，提高外延材料的质量，是提高器件性能的关键。
此外，提高沟道电子浓度，增加沟道电子迁移率，限制沟道电子向势垒层、缓冲层和器件表面的泄露，也是提高器件性能和稳定性的主要因素。
发明内容
(一)要解决的技术问题
本发明的主要目的是提供一种锑化物高电子迁移率晶体管及其制造方法，该种结构的高电子迁移率晶体管通过采用复合缓冲层，使得晶体管结构材料的质量获得很大的提高，可以获得更好的沟道电子输运特性，提高器件的输出特性，充分发挥该种器件的高频、高速、低功耗特性，有效提高了器件的稳定性和可靠性。
(二)技术方案
为达到上述目的的一个方面，本发明提供了一种锑化物高电子迁移率晶体管，包括：
一衬底10；
一复合缓冲层20，该复合缓冲层20生长在衬底10上；
一锑化物下势垒层30，该锑化物下势垒层30生长在复合缓冲层20上；
一沟道层40，该沟道层40生长在锑化物下势垒层30上；
一锑化物隔离层50，该锑化物隔离层50生长在沟道层40上；
一掺杂层60，该掺杂层60生长在锑化物隔离层50上；
一上势垒层70，该上势垒层70生长在掺杂层60上；
一帽层80，该帽层80生长在上势垒层70上。
上述方案中，所述衬底10为GaAs衬底，或者为InP衬底，或者为Si衬底。
上述方案中，所述复合缓冲层20具有第一复合缓冲层结构21，其包括GaAs、AlAs、AlSb和AlGaSb；或者具有第二复合缓冲层结构22，其包括GaAs、低温AlSb、GaSb、AlSb和AlGaSb；或者具有第三复合缓冲层结构23，其包括GaAs、90°界面失配位错阵列形成层、GaSb、AlSb和AlGaSb。
上述方案中，所述第一复合缓冲层结构21包括：
一GaAs缓冲层210；
一AlAs缓冲层211，该AlAs缓冲层211生长在GaAs缓冲层210上；
一AlSb缓冲层212，该AlSb缓冲层212生长在AlAs缓冲层211上；以及
一AlGaSb缓冲层213，该AlGaSb缓冲层213生长在AlSb缓冲层212上。
上述方案中，所述GaAs缓冲层210的厚度为100～500nm，所述AlAs缓冲层211的厚度为0～100nm，所述AlSb缓冲层212的厚度为0～3.0μm，所述AlGaSb缓冲层213的厚度为200nm～3.0μm，且在AlGaSb缓冲层213中Ga的摩尔含量为0～0.5。
上述方案中，当AlSb缓冲层212的厚度为1μm～3.0μm时，AlGaSb缓冲层213的厚度为200nm～500nm；当AlSb缓冲层212的厚度为0μm时，AlGaSb缓冲层213的厚度为1～3.0μm。
上述方案中，所述第二复合缓冲层结构22包括：
一GaAs缓冲层220；
一生长在GaAs缓冲层220上的低温AlSb初始层221；
一生长在低温AlSb初始层221上的GaSb缓冲层222；
一生长在GaSb缓冲层222上的AlSb缓冲层223；以及
一生长在AlSb缓冲层223上的AlGaSb缓冲层224。
上述方案中，所述GaAs缓冲层220的厚度为100～500nm，所述低温AlSb初始层221的厚度为1个单分子层～20nm，所述GaSb缓冲层222的厚度为0～500nm，所述AlSb缓冲层223的厚度为0～500nm，所述AlGaSb缓冲层224的厚度为200nm～2.0μm，且在AlGaSb缓冲层224中Ga的摩尔含量为0～0.5。
上述方案中，所述第二复合缓冲层结构22包括：
一GaAs缓冲层220′；
一低温AlSb初始层221′，该低温AlSb初始层221′生长在GaAs缓冲层220′上；
一GaSb缓冲层222′，GaSb缓冲层222′生长在低温AlSb初始层221′上；
一AlSb缓冲层223′，该AlSb缓冲层223′生长在GaSb缓冲层222′上；
一InSb量子点层224′，该InSb量子点层224′生长在AlSb缓冲层223′上；以及
一生长在InSb量子点层224′上的AlGaSb缓冲层225′。
上述方案中，所述第三复合缓冲层结构23包括：
一GaAs缓冲层230；
一90°界面失配位错阵列形成层231，该90°界面失配位错阵列形成层231生长在GaAs缓冲层230上；
一GaSb缓冲层232，该GaSb缓冲层232生长在90°界面失配位错阵列形成层231上；
一AlSb缓冲层233，该AlSb缓冲层233生长在GaSb缓冲层232上；以及
一AlGaSb缓冲层234，该AlGaSb缓冲层234生长在AlSb缓冲层233上。
上述方案中，所述GaAs缓冲层230的厚度为100～500nm，所述90°界面失配位错阵列形成层231是GaSb，该90°界面失配位错阵列形成层231的厚度为1个单分子层～10nm，所述GaSb缓冲层232的厚度为0～500nm，所述AlSb缓冲层233的厚度为0～500nm，所述AlGaSb缓冲层234的厚度为200nm～3.0μm。
上述方案中，所述复合缓冲层20采用超晶格插入层，该超晶格插入层是GaSb/AlSb，或者该超晶格插入层是两种锑化物三元合金AlGaSb、AlInSb、GaInSb、AlAsSb、GaAsSb或InAsSb所组成的超晶格，或者是上述锑化物三元合金与锑化物二元合金所组成的超晶格。
上述方案中，所述锑化物下势垒层30是AlSb，或者是AlGaSb，或者是InAlSb，该锑化物下势垒层30的厚度为0～300nm；对于AlGaSb，Ga的摩尔含量为0～0.5；对于InAlSb，In的摩尔含量为0～0.5。
上述方案中，所述沟道层40是InAs，或者是InAsSb，或者是InSb，其厚度为5nm～30nm。
上述方案中，所述锑化物隔离层50是AlSb，或者是InAlSb，或者是AlGaSb，其厚度为2nm～15nm。
上述方案中，所述掺杂层60是Si平面掺杂的InAs层，其厚度为6
～24
；或者该掺杂层60是Te的δ掺杂。
上述方案中，所述上势垒层70是AlSb，或者是InAlSb，或者是AlGaSb，其厚度为2nm～20nm。
上述方案中，所述上势垒层70是由AlSb和InAlAs组成的复合势垒，其中AlSb厚度为1.2nm～10nm，InAlAs厚度为2nm～10nm，在InAlAs中In的摩尔含量为0.2～0.6。
上述方案中，所述上势垒层70是由InAlSb和InAlAs组成的复合势垒，或者是由AlGaSb和InAlAs组成的复合势垒。
上述方案中，所述帽层80是非故意掺杂的InAs，或者是n型掺杂的InAs，其厚度为0～30nm。
为达到上述目的另一个方面，本发明提供了一种制造锑化物高电子迁移率晶体管的方法，包括以下步骤：
步骤1：选择衬底，在衬底晶面上采用MBE、MOCVD或UHVCVD法生长复合缓冲层；
步骤2：在复合缓冲层上生长锑化物下势垒层，其生长厚度为0～300nm；
步骤3：在锑化物下势垒层上生长沟道层，其厚度为5nm～30nm，如果沟道层是InAs，其生长温度在450℃～550℃之间，如果沟道层是InAsSb，其生长温度在370℃～520℃之间；
步骤4：在沟道层上生长锑化物隔离层，其厚度为2nm～15nm，其生长温度在450℃～550℃之间；
步骤5：在锑化物隔离层上生长掺杂层，如果掺杂层是Si平面掺杂的InAs层，其厚度为6
～24，生长温度在350℃～450℃之间；如果掺杂层是Te的δ掺杂，生长温度和生长沟道层时温度相同；
步骤6：在掺杂层上面生长上势垒层，上势垒层是AlSb，或者是InAlSb，或者是AlGaSb，或者是AlSb、InAlSb或AlGaSb与InAlAs组成的复合势垒层；
步骤7：在上势垒层的上面生长帽层，帽层是非故意掺杂的InAs，或者是n型掺杂的InAs，该帽层厚度为0～30nm。
上述方案中，步骤1中所述复合缓冲层具有第一复合缓冲层结构21，其包括GaAs、AlAs、AlSb和AlGaSb；或者具有第二复合缓冲层结构22，其包括GaAs、低温AlSb、GaSb、AlSb和AlGaSb；或者具有第三复合缓冲层结构23，其包括GaAs、90°界面失配位错阵列形成层、GaSb、AlSb和AlGaSb。
上述方案中，所述第一复合缓冲层结构21包括：
一GaAs缓冲层210；
一生长在GaAs缓冲层210上的AlAs缓冲层211；
一生长在AlAs缓冲层211上的AlSb缓冲层212；以及
一生长在AlSb缓冲层212上的AlGaSb缓冲层213。
上述方案中，所述第二复合缓冲层结构22包括：
一GaAs缓冲层220；
一生长在GaAs缓冲层220上的低温AlSb初始层221；
一生长在低温AlSb初始层221上的GaSb缓冲层222；
一生长在GaSb缓冲层222上的AlSb缓冲层223；以及
一生长在AlSb缓冲层223上的AlGaSb缓冲层224。
上述方案中，所述低温AlSb初始层221的厚度为1个单分子层～20nm；低温AlSb初始层221的生长温度在400℃～550℃之间。
上述方案中，所述第三复合缓冲层结构23包括：
一GaAs缓冲层230；
一生长在GaAs缓冲层230上的90°界面失配位错阵列形成层231；
一生长在90°界面失配位错阵列形成层231上的GaSb缓冲层232；
一生长在GaSb缓冲层232上的AlSb缓冲层233；以及
一生长在AlSb缓冲层233上的AlGaSb缓冲层234。
上述方案中，所述的90°界面失配位错阵列形成层231的生长过程中，生长温度为400℃～550℃之间，且生长之前要先打开锑源炉，使衬底先在锑束流下预处理一段时间。
上述方案中，步骤3中所述沟道层在生长时，该沟道层与势垒层之间的界面类型被控制生成InSb界面。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的锑化物高电子迁移率晶体管及其制造方法，通过采用复合缓冲层，可以获得高质量的外延层，使得晶体管结构外延材料的质量获得很大的提高，有效的降低了衬底和缓冲层中缺陷对电子沟道层的影响，可以获得更好的沟道电子输运特性，提高器件的输出特性，充分发挥该种器件的高频、高速、低功耗特性，有效提高了器件的稳定性和可靠性。
2、本发明的锑化物高电子迁移率晶体管使用窄带隙半导体(例如InAs，或者InSb)作为沟道层，窄带隙半导体材料和其他材料相比，具有更高的电子迁移率和电子饱和漂移速度，同时由于它们的带隙很小可以在很低的电场强度下达到电子饱和漂移速度，从而使得相应的锑化物高电子迁移率晶体管具有速度很高、功耗极低的优点。
3、本发明的锑化物高电子迁移率晶体管结构的上势垒层可以使用复合势垒，如AlSb和InAlAs组成的复合势垒，或者InAlSb和InAlAs组成的复合势垒，或者是由AlGaSb和InAlAs组成的复合势垒，其中InAlAs层的作用在于它可以作为空穴的势垒以增强势垒层的绝缘属性，使得栅极泄露电流有效的降低，此外InAlAs层还可以作为一个刻蚀终止层使得栅凹槽刻蚀能够实现。
4、本发明的锑化物高电子迁移率晶体管可以使用无AlSb结构，由于AlSb活性很高，在空气中或湿气下很容易被氧化，在器件加工处理的隔离刻蚀和切割的过程中，AlSb层的边缘会被暴露于空气中，这就增大了氧化和器件可靠性能退化的风险。而使用无AlSb的锑化物高电子迁移率晶体管结构则完全避免了这一风险，器件的稳定性和可靠性得到了提高。
附图说明
为进一步说明本发明的内容，以下结合具体实施方式，并参照附图，对本发明作一详细的描述，其中：
图1是本发明的锑化物高电子迁移率晶体管结构示意图；
图2是本发明的锑化物高电子迁移率晶体管的复合缓冲层21的结构示意图；
图3是本发明的锑化物高电子迁移率晶体管的复合缓冲层22的结构示意图；
图4是本发明的锑化物高电子迁移率晶体管的复合缓冲层23的结构示意图；
图5是本发明制造锑化物高电子迁移率晶体管的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，为本发明的锑化物高电子迁移率晶体管结构示意图，该锑化物高电子迁移率晶体管结构包括：衬底10、生长在衬底10上的复合缓冲层20、生长在复合缓冲层20上的锑化物下势垒层30、生长在锑化物下势垒层30上的沟道层40、生长在沟道层40上的锑化物隔离层50、生长在锑化物隔离层50上的掺杂层60、生长在掺杂层60上的上势垒层70、生长在上势垒层70上的帽层80。
在本发明中，衬底10为GaAs衬底，或者InP衬底，或者Si衬底。
在本发明中，复合缓冲层20可以有三种不同的结构，即第一复合缓冲层结构21、第二复合缓冲层结构22和第三复合缓冲层结构23，分别如图2、图3和图4所示。缓冲层材料的质量直接影响着器件的性能，也是高电子迁移率晶体管获得优异性能的关键因素。通过采用复合缓冲层，可以获得高质量的外延层，使得晶体管结构外延材料的质量获得很大的提高，有效的降低了衬底和缓冲层中缺陷对电子沟道层的影响，可以获得更好的沟道电子输运特性，提高器件的输出特性，充分发挥该种器件的高频、高速、低功耗特性。
在本发明中，第一复合缓冲层结构21(如图2所示)包括：GaAs缓冲层210、生长在GaAs缓冲层210上的AlAs缓冲层211、生长在AlAs缓冲层211上的AlSb缓冲层212、生长在AlSb缓冲层212上的AlGaSb缓冲层213。其中AlSb缓冲层差不多可以完全释放和调节与衬底的晶格失配，AlGaSb缓冲层也同时作为台面刻蚀终止层以避免把作用区之外的AlSb层暴露于空气或湿气之下而引起AlSb层的变质。AlSb缓冲层的厚度也可以为0，此时AlGaSb缓冲层用来释放和调节与衬底的晶格失配，这一做法的好处是避免了使用AlSb层时，氧化和可靠性能退化的风险。
在本发明的第一复合缓冲层结构21中，GaAs缓冲层210的厚度为100～500nm。AlAs缓冲层的厚度0～100nm。AlSb缓冲层212的厚度为0～3.0μm。AlGaSb缓冲层213的厚度为200nm～3.0μm，其中Ga的摩尔含量为0～0.5。当AlSb缓冲层212的厚度为1μm～3.0μm时，AlGaSb缓冲层213的厚度为200nm～500nm；当AlSb缓冲层212的厚度为0μm时，AlGaSb缓冲层213的厚度为1～3.0μm。
在本发明的第二复合缓冲层结构22(如图3(a)所示)包括：GaAs缓冲层220；生长在GaAs缓冲层220上的低温AlSb初始层221；生长在低温AlSb初始层221上的GaSb缓冲层222；生长在GaSb缓冲层222上的AlSb缓冲层223；生长在AlSb缓冲层223上的AlGaSb缓冲层224。其中低温AlSb初始层的作用是释放晶格失配应力和在界面处产生90°失配位错，90°失配位错是非穿通位错，所以低温AlSb初始层有效的起到了释放晶格失配应力和过滤位错的作用。通过使用低温AlSb初始层可以有效提高在其上面生长的锑化物材料体系的质量。
在本发明的第二复合缓冲层结构22中GaAs缓冲层220的厚度为100～500nm。低温AlSb初始层221的厚度为1个单分子层～20nm。GaSb缓冲层222的厚度为0～500nm。AlSb缓冲层223的厚度为0～500nm。所述的AlGaSb缓冲层224的厚度为200nm～2.0μm，其中Ga的摩尔含量为0～0.5。
在本发明的第二复合缓冲层结构22或者具有如下结构(如图3(b)所示)：GaAs缓冲层220′、生长在GaAs缓冲层220′上的低温AlSb初始层221′、生长在低温AlSb初始层221′上的GaSb缓冲层222′、生长在GaSb缓冲层222′上的AlSb缓冲层223′、生长在AlSb缓冲层223′上的InSb量子点层224′、生长在InSb量子点层224′上的AlGaSb缓冲层225′。通过生长InSb量子点层，可以有效的终止缺陷，抑制穿通位错的产生，极大的降低穿通位错的密度，从而有效的提高在其上面生长的外延材料的质量。
在本发明的第三复合缓冲层结构23(如图4所示)包括：GaAs缓冲层230、生长在GaAs缓冲层230上的90°界面失配位错阵列形成层231、生长在90°界面失配位错阵列形成层231上的GaSb缓冲层232、生长在GaSb缓冲层232上的AlSb缓冲层233、生长在AlSb缓冲层233上的AlGaSb缓冲层234。其中90°界面失配位错阵列形成层是GaSb层，通过控制生长条件，相对较低的生长温度，400℃～550℃之间；相对较高的生长速率；以及生长之前衬底在锑束流下一段时间的预处理，可以在衬底界面处生成90°界面失配位错阵列形成层。通过该90°界面失配位错阵列形成层可以在界面处的几个单分子层之内差不多完全释放或者释放绝大部分的衬底与外延材料之间晶格失配应力，在几个单分子层之后就可以实现二维平面生长模式。从而使得大失配外延材料的质量获得很大程度的提高，外延材料的缺陷密度可以达到105～106的量级。
在本发明的第三复合缓冲层结构23中，GaAs缓冲层230的厚度为100～500nm。90°界面失配位错阵列形成层231是GaSb，该层的厚度为1个单分子层～10nm。GaSb缓冲层232其厚度为0～500nm。AlSb缓冲层233其厚度为0～500nm。AlGaSb缓冲层其厚度为200nm～3.0μm。
在本发明中，第一复合缓冲层21或第二复合缓冲层22或第三复合缓冲层23或者可以采用超晶格插入层，以达到进一步过滤位错，提高缓冲层质量的目的。插入超晶格层可以是GaSb/AlSb，或者是其相关的两种锑化物三元合金如AlGaSb、AlInSb、GaInSb、AlAsSb、GaAsSb、InAsSb等组成的超晶格，或者是锑化物三元合金与锑化物二元合金组成的超晶格。
在本发明中，锑化物下势垒层30是AlSb，或者AlGaSb，或者InAlSb，其生长厚度为0～300nm。对于AlGaSb，Ga的摩尔含量为0～0.5；对于InAlSb，In的摩尔含量为0～0.5。
在本发明中，沟道层40是InAs，或者InAsSb，或者InSb，其厚度为5nm～30nm。该种沟道层的优势在于沟道内电子具有高电子迁移率和高的电子饱和速度。这些特点使得锑化物高电子迁移率晶体管在低的漏极电压下产生高频，高速和低噪声等优良性能方面具有巨大的潜力。
在本发明中，锑化物隔离层50是AlSb，或者InAlSb，或者AlGaSb，其厚度为2nm～15nm。
在本发明中，掺杂层60或者是Si平面掺杂的InAs层，其厚度为6
～24
；或者是Te的δ掺杂。
在本发明中，上势垒层70是AlSb，或者InAlSb，或者AlGaSb，其厚度为2nm～20nm。上势垒层70或者是由AlSb和InAlAs组成的复合势垒，其中AlSb厚度为1.2nm～10nm，InAlAs厚度为2nm～10nm，其In的摩尔含量为0.2～0.6。上势垒层70或者是由InAlSb和InAlAs组成的复合势垒，或者是由AlGaSb和InAlAs组成的复合势垒。InAlAs层的作用在于它可以作为空穴的势垒以增强势垒层的绝缘属性；此外，它也作为一个刻蚀终止层使得栅凹槽刻蚀能够实现，同时也可以作为保护层保护下面的AlSb层防止其被氧化。
在本发明中，帽层80或者是非故意掺杂的InAs，或者是n型掺杂的InAs，其厚度为0～30nm。通过采用n型掺杂的InAs特别是n+型掺杂InAs冒层可以改变源端InAs沟道层的电子浓度，同时获得低的源极电阻(Rs)和低的阈值电压(Vth)。低的源极电阻是好的高频、高速性能所需要的，而低的阈值电压将使器件在低的漏极电压下工作，从而实现低的功率损耗。
基于图1至图4所述的锑化物高电子迁移率晶体管，图5示出了本发明制造锑化物高电子迁移率晶体管的方法流程图，包括如下步骤：
步骤1：选择衬底，在衬底晶面上采用MBE、MOCVD或UHVCVD法生长复合缓冲层；
步骤2：在复合缓冲层上生长锑化物下势垒层，其生长厚度为0～300nm；
步骤3：在锑化物下势垒层上生长沟道层，其厚度为5nm～30nm，如果沟道层是InAs，其生长温度在450℃～550℃之间，如果沟道层是InAsSb，其生长温度在370℃～520℃之间；
步骤4：在沟道层上生长锑化物隔离层，其厚度为2nm～15nm，其生长温度在450℃～550℃之间；
步骤5：在锑化物隔离层上生长掺杂层，如果掺杂层是Si平面掺杂的InAs层，其厚度为6
～24，生长温度在350℃～450℃之间；如果掺杂层是Te的δ掺杂，生长温度和生长沟道层时温度相同；
步骤6：在掺杂层上面生长上势垒层，上势垒层是AlSb，或者是InAlSb，或者是AlGaSb，或者是AlSb、InAlSb或AlGaSb与InAlAs组成的复合势垒层；
步骤7：在上势垒层的上面生长帽层，帽层是非故意掺杂的InAs，或者是n型掺杂的InAs，该帽层厚度为0～30nm。
上述步骤1中所述复合缓冲层具有第一复合缓冲层结构21，其包括GaAs、AlAs、AlSb和AlGaSb；或者具有第二复合缓冲层结构22，其包括GaAs、低温AlSb、GaSb、AlSb和AlGaSb；或者具有第三复合缓冲层结构23，其包括GaAs、90°界面失配位错阵列形成层、GaSb、AlSb和AlGaSb。
上述第二复合缓冲层结构22包括：
一GaAs缓冲层220；
一生长在GaAs缓冲层220上的低温AlSb初始层221；
一生长在低温AlSb初始层221上的GaSb缓冲层222；
一生长在GaSb缓冲层222上的AlSb缓冲层223；以及
一生长在AlSb缓冲层223上的AlGaSb缓冲层224。
上述低温AlSb初始层221的厚度为1个单分子层～20nm；低温AlSb初始层221的生长温度在400℃～550℃之间。
上述第三复合缓冲层结构23包括：
一GaAs缓冲层230；
一生长在GaAs缓冲层230上的90°界面失配位错阵列形成层231；
一生长在90°界面失配位错阵列形成层231上的GaSb缓冲层232；
一生长在GaSb缓冲层232上的AlSb缓冲层233；以及
一生长在AlSb缓冲层233上的AlGaSb缓冲层234。
上述90°界面失配位错阵列形成层231的生长过程中，生长温度为400℃～550℃之间，且生长之前要先打开锑源炉，使衬底先在锑束流下预处理一段时间。
上述步骤3中所述沟道层在生长时，该沟道层与势垒层之间的界面类型被控制生成InSb界面。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (26)
1.一种锑化物高电子迁移率晶体管，其特征在于，包括：
一衬底(10)；
一复合缓冲层(20)，该复合缓冲层(20)生长在衬底(10)上；
一锑化物下势垒层(30)，该锑化物下势垒层(30)生长在复合缓冲层(20)上；
一沟道层(40)，该沟道层(40)生长在锑化物下势垒层(30)上；
一锑化物隔离层(50)，该锑化物隔离层(50)生长在沟道层(40)上；
一掺杂层(60)，该掺杂层(60)生长在锑化物隔离层(50)上；
一上势垒层(70)，该上势垒层(70)生长在掺杂层(60)上；
一帽层(80)，该帽层(80)生长在上势垒层(70)上；
其中，所述复合缓冲层(20)具有第一复合缓冲层结构(21)，其包括GaAs、AlAs、AlSb和AlGaSb；或者具有第二复合缓冲层结构(22)，其包括GaAs、低温AlSb、GaSb、AlSb和AlGaSb；或者具有第三复合缓冲层结构(23)，其包括GaAs、90°界面失配位错阵列形成层、GaSb、AlSb和AlGaSb。
2.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述衬底(10)为GaAs衬底，或者为InP衬底，或者为Si衬底。
3.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述第一复合缓冲层结构(21)包括：
一GaAs缓冲层(210)；
一AlAs缓冲层(211)，该AlAs缓冲层(211)生长在GaAs缓冲层(210)上；
一AlSb缓冲层(212)，该AlSb缓冲层(212)生长在AlAs缓冲层(211)上；以及
一AlGaSb缓冲层(213)，该AlGaSb缓冲层(213)生长在AlSb缓冲层(212)上。
4.根据权利要求3所述的锑化物高电子迁移率晶体管，其特征在于，所述GaAs缓冲层(210)的厚度为100～500nm，所述AlAs缓冲层(211)的厚度为0～100nm，所述AlSb缓冲层(212)的厚度为0～3.0μm，所述AlGaSb缓冲层(213)的厚度为200nm～3.0μm，且在AlGaSb缓冲层(213)中Ga的摩尔含量为0～0.5。
5.根据权利要求3所述的锑化物高电子迁移率晶体管，其特征在于，当AlSb缓冲层(212)的厚度为1μm～3.0μm时，AlGaSb缓冲层(213)的厚度为200nm～500nm；当AlSb缓冲层(212)的厚度为0μm时，AlGaSb缓冲层(213)的厚度为1～3.0μm。
6.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述第二复合缓冲层结构(22)包括：
一GaAs缓冲层(220)；
一生长在GaAs缓冲层(220)上的低温AlSb初始层(221)；
一生长在低温AlSb初始层(221)上的GaSb缓冲层(222)；
一生长在GaSb缓冲层(222)上的AlSb缓冲层(223)；以及
一生长在AlSb缓冲层(223)上的AlGaSb缓冲层(224)。
7.根据权利要求6所述的锑化物高电子迁移率晶体管，其特征在于，所述GaAs缓冲层(220)的厚度为100～500nm，所述低温AlSb初始层(221)的厚度为1个单分子层～20nm，所述GaSb缓冲层(222)的厚度为0～500nm，所述AlSb缓冲层(223)的厚度为0～500nm，所述AlGaSb缓冲层(224)的厚度为200nm～2.0μm，且在AlGaSb缓冲层(224)中Ga的摩尔含量为0～0.5。
8.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述第二复合缓冲层结构(22)包括：
一GaAs缓冲层(220′)；
一低温AlSb初始层(221′)，该低温AlSb初始层(221′)生长在GaAs缓冲层(220′)上；
一GaSb缓冲层(222′)，GaSb缓冲层(222′)生长在低温AlSb初始层(221′)上；
一AlSb缓冲层(223′)，该AlSb缓冲层(223′)生长在GaSb缓冲层(222′)上；
一InSb量子点层(224′)，该InSb量子点层(224′)生长在AlSb缓冲层(223′)上；以及
一生长在InSb量子点层(224′)上的AlGaSb缓冲层(225′)。
9.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述第三复合缓冲层结构(23)包括：
一GaAs缓冲层(230)；
一90°界面失配位错阵列形成层(231)，该90°界面失配位错阵列形成层(231)生长在GaAs缓冲层(230)上；
一GaSb缓冲层(232)，该GaSb缓冲层(232)生长在90°界面失配位错阵列形成层(231)上；
一AlSb缓冲层(233)，该AlSb缓冲层(233)生长在GaSb缓冲层(232)上；以及
一AlGaSb缓冲层(234)，该AlGaSb缓冲层(234)生长在AlSb缓冲层(233)上。
10.根据权利要求9所述的锑化物高电子迁移率晶体管，其特征在于，所述GaAs缓冲层(230)的厚度为100～500nm，所述90°界面失配位错阵列形成层(231)是GaSb，该90°界面失配位错阵列形成层(231)的厚度为1个单分子层～10nm，所述GaSb缓冲层(232)的厚度为0～500nm，所述AlSb缓冲层(233)的厚度为0～500nm，所述AlGaSb缓冲层(234)的厚度为200nm～3.0μm。
11.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述复合缓冲层(20)采用超晶格插入层，该超晶格插入层是GaSb/AlSb，或者该超晶格插入层是两种锑化物三元合金AlGaSb、AlInSb、GaInSb、AlAsSb、GaAsSb或InAsSb所组成的超晶格，或者是上述锑化物三元合金与锑化物二元合金所组成的超晶格。
12.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述锑化物下势垒层(30)是AlSb，或者是AlGaSb，或者是InAlSb，该锑化物下势垒层(30)的厚度为0～300nm；对于AlGaSb，Ga的摩尔含量为0～0.5；对于InAlSb，In的摩尔含量为0～0.5。
13.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述沟道层(40)是InAs，或者是InAsSb，或者是InSb，其厚度为5nm～30nm。
14.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述锑化物隔离层(50)是AlSb，或者是InAlSb，或者是AlGaSb，其厚度为2nm～15nm。
15.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述掺杂层(60)是Si平面掺杂的InAs层，其厚度为
或者该掺杂层(60)是Te的δ掺杂。
16.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述上势垒层(70)是AlSb，或者是InAlSb，或者是AlGaSb，其厚度为2nm～20nm。
17.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述上势垒层(70)是由AlSb和InAlAs组成的复合势垒，其中AlSb厚度为1.2nm～10nm，InAlAs厚度为2nm～10m，在InAlAs中In的摩尔含量为0.2～0.6。
18.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述上势垒层(70)是由InAlSb和InAlAs组成的复合势垒，或者是由AlGaSb和InAlAs组成的复合势垒。
19.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述帽层(80)是非故意掺杂的InAs，或者是n型掺杂的InAs，其厚度为0～30nm。
20.一种制造权利要求1所述的锑化物高电子迁移率晶体管的方法，其特征在于，包括以下步骤：
步骤1：选择衬底，在衬底晶面上采用MBE、MOCVD或UHVCVD法生长复合缓冲层；所述复合缓冲层具有第一复合缓冲层结构(21)，其包括GaAs、AlAs、AlSb和AlGaSb；或者具有第二复合缓冲层结构(22)，其包括GaAs、低温AlSb、GaSb、AlSb和AlGaSb；或者具有第三复合缓冲层结构(23)，其包括GaAs、90°界面失配位错阵列形成层、GaSb、AlSb和AlGaSb；
步骤2：在复合缓冲层上生长锑化物下势垒层，其生长厚度为0～300nm；
步骤3：在锑化物下势垒层上生长沟道层，其厚度为5nm～30nm，如果沟道层是InAs，其生长温度在450℃～550℃之间，如果沟道层是InAsSb，其生长温度在370℃～520℃之间；
步骤4：在沟道层上生长锑化物隔离层，其厚度为2nm～15nm，其生长温度在450℃～550℃之间；
步骤5：在锑化物隔离层上生长掺杂层，如果掺杂层是Si平面掺杂的InAs层，其厚度为生长温度在350℃～450℃之间；如果掺杂层是Te的δ掺杂，生长温度和生长沟道层时温度相同；
步骤6：在掺杂层上面生长上势垒层，上势垒层是AlSb，或者是InAlSb，或者是AlGaSb，或者是AlSb、InAlSb或AlGaSb与InAlAs组成的复合势垒层；
步骤7：在上势垒层的上面生长帽层，帽层是非故意掺杂的InAs，或者是n型掺杂的InAs，该帽层厚度为0～30nm。
21.根据权利要求20所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所述第一复合缓冲层结构(21)包括：
一GaAs缓冲层(210)；
一生长在GaAs缓冲层(210)上的AlAs缓冲层(211)；
一生长在AlAs缓冲层(211)上的AlSb缓冲层(212)；以及
一生长在AlSb缓冲层(212)上的AlGaSb缓冲层(213)。
22.根据权利要求20所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所述第二复合缓冲层结构(22)包括：
一GaAs缓冲层(220)；
一生长在GaAs缓冲层(220)上的低温AlSb初始层(221)；
一生长在低温AlSb初始层(221)上的GaSb缓冲层(222)；
一生长在GaSb缓冲层(222)上的AlSb缓冲层(223)；以及
一生长在AlSb缓冲层(223)上的AlGaSb缓冲层(224)。
23.根据权利要求22所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所述低温AlSb初始层(221)的厚度为1个单分子层～20nm；低温AlSb初始层(221)的生长温度在400℃～550℃之间。
24.根据权利要求20所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所述第三复合缓冲层结构(23)包括：
一GaAs缓冲层(230)；
一生长在GaAs缓冲层(230)上的90°界面失配位错阵列形成层(231)；
一生长在90°界面失配位错阵列形成层(231)上的GaSb缓冲层(232)；
一生长在GaSb缓冲层(232)上的AlSb缓冲层(233)；以及
一生长在AlSb缓冲层(233)上的AlGaSb缓冲层(234)。
25.根据权利要求24所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所述的90°界面失配位错阵列形成层(231)的生长过程中，生长温度为400℃～550℃之间，且生长之前要先打开锑源炉，使衬底先在锑束流下预处理一段时间。
26.根据权利要求20所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，步骤3中所述沟道层在生长时，该沟道层与势垒层之间的界面类型被控制生成InSb界面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102367052A CN102054862B (zh) | 2009-10-28 | 2009-10-28 | 锑化物高电子迁移率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102367052A CN102054862B (zh) | 2009-10-28 | 2009-10-28 | 锑化物高电子迁移率晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054862A CN102054862A (zh) | 2011-05-11 |
| CN102054862B true CN102054862B (zh) | 2012-06-20 |
Family
ID=43959019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102367052A Expired - Fee Related CN102054862B (zh) | 2009-10-28 | 2009-10-28 | 锑化物高电子迁移率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054862B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102324436B (zh) * | 2011-09-22 | 2012-12-12 | 中国科学院半导体研究所 | 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法 |
| CN102376874B (zh) * | 2011-11-28 | 2013-07-31 | 中国科学院半导体研究所 | 基于二维电子气材料的半导体磁敏型传感器及其制作方法 |
| US8891573B2 (en) | 2012-05-14 | 2014-11-18 | Arizona Board Of Regents | 6.1 angstrom III-V and II-VI semiconductor platform |
| CN103107190B (zh) * | 2013-01-27 | 2015-04-08 | 西安电子科技大学 | 用于高速HEMT器件的InAs外延材料及其制备方法 |
| CN106952952B (zh) * | 2017-03-28 | 2019-07-30 | 成都海威华芯科技有限公司 | 一种iii-v cmos型赝配异质结场效应晶体管 |
| CN106898609B (zh) * | 2017-03-28 | 2019-07-19 | 成都海威华芯科技有限公司 | 一种iii-v cmos型高电子迁移率晶体管 |
| CN106847911B (zh) * | 2017-03-28 | 2019-07-19 | 成都海威华芯科技有限公司 | 一种宽禁带iii-v cmos应变场效应晶体管 |
| CN106952907B (zh) * | 2017-03-28 | 2019-07-19 | 成都海威华芯科技有限公司 | 一种iii-v cmos型异质结场效应晶体管 |
| CN108288644A (zh) * | 2018-01-18 | 2018-07-17 | 中国科学院半导体研究所 | InSb高迁移率晶体管及其制备方法 |
| CN111244761B (zh) * | 2020-01-20 | 2021-07-02 | 中国科学院上海微系统与信息技术研究所 | 一种GaSb基InSb量子点及其制备方法 |
| CN112563137A (zh) * | 2020-12-10 | 2021-03-26 | 埃特曼(深圳)半导体技术有限公司 | 锑化物高电子迁移率晶体管及制备方法 |
| CN112885921B (zh) * | 2021-01-14 | 2022-10-25 | 常州信息职业技术学院 | 一种GaInP/GaAs/AlGaSb三结级联太阳电池及其制备方法 |
| CN113193041A (zh) * | 2021-04-30 | 2021-07-30 | 陕西科技大学 | 一种锑化物量子阱cmos器件的结构及其制备方法 |
| CN116623285B (zh) * | 2023-07-21 | 2023-10-13 | 苏州晶歌半导体有限公司 | 一种石墨盘的清理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133593A (en) * | 1999-07-23 | 2000-10-17 | The United States Of America As Represented By The Secretary Of The Navy | Channel design to reduce impact ionization in heterostructure field-effect transistors |
| CN1937246A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 复合缓冲层氮化物高电子迁移率晶体管外延结构及其制造方法 |
| CN101221983A (zh) * | 2007-01-10 | 2008-07-16 | 中国科学院微电子研究所 | 实空间转移高电子迁移率场效应晶体管材料 |
-
2009
- 2009-10-28 CN CN2009102367052A patent/CN102054862B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133593A (en) * | 1999-07-23 | 2000-10-17 | The United States Of America As Represented By The Secretary Of The Navy | Channel design to reduce impact ionization in heterostructure field-effect transistors |
| CN1937246A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 复合缓冲层氮化物高电子迁移率晶体管外延结构及其制造方法 |
| CN101221983A (zh) * | 2007-01-10 | 2008-07-16 | 中国科学院微电子研究所 | 实空间转移高电子迁移率场效应晶体管材料 |
Non-Patent Citations (6)
| Title |
|---|
| Brian R. Bennett等.《Antimonide-based compound semiconductors for electronic devices: A review》.《Solid-State Electronics》.2005,第49卷1875-1895. * |
| C. R. Bolognesi等.《Improved Charge Control and Frequency Performance in InAs/AlSb-Based Heterostructure Field-Effect Transistors》.《IEEE ELECTRON DEVICE LETTERS》.1994,第15卷(第1期),16-18. * |
| Chichih Liao等.《HIGH ELECTRON MOBILITY InAsSb GROWN ON InP USING Sb SURFACTANT》.《Indium Phosphide and Related Materrials，2008.IPRM 2008. 20th International Conference on》.2008,全文. * |
| Chichih Liao等.《The growth of high electron mobility InAsSb for application to high electron-mobility transistors》.《Journal of Crystal Growth》.2008,第311卷1976-1978. * |
| Eric Lefebvre等.《Gate-Recess Technology for InAs/AlSb HEMTs》.《IEEE TRANSACTIONS ON ELECTRON DEVICES》.2009,第56卷(第9期),1904-1911. * |
| G. Triplett等.《Modeling electron mobility in MBE-grown InAs/AlSb thin films for HEMT applications using neural networks》.《Solid-State Electronics》.2002,第46卷1519-1524. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102054862A (zh) | 2011-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102054862B (zh) | 锑化物高电子迁移率晶体管及其制造方法 | |
| CN101981657B (zh) | 在硅上形成缓冲层构造的方法以及由此形成的结构 | |
| US7566898B2 (en) | Buffer architecture formed on a semiconductor wafer | |
| CN101790790B (zh) | Si衬底上的高空穴迁移率p沟道Ge晶体管结构 | |
| EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| CN102832241B (zh) | 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管 | |
| CN100495724C (zh) | 氮化镓基异质结场效应晶体管结构及制作方法 | |
| US20090001384A1 (en) | Group III Nitride semiconductor HFET and method for producing the same | |
| CN102427084B (zh) | 氮化镓基高电子迁移率晶体管及制作方法 | |
| CN102610640A (zh) | 一种高驱动电流的iii-v族金属氧化物半导体器件 | |
| CN104037081A (zh) | 异质结晶体管及其制造方法 | |
| CN102324436B (zh) | 大失配硅基衬底锑化物高电子迁移率晶体管及制造方法 | |
| CN104600109A (zh) | 一种高耐压氮化物半导体外延结构及其生长方法 | |
| KR20160100918A (ko) | 헤테로 접합으로부터 제조된 hemt | |
| CN102842613A (zh) | 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法 | |
| CN106601790A (zh) | 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法 | |
| CN110429128B (zh) | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 | |
| CN208271905U (zh) | 一种高电子迁移率晶体管 | |
| CN102299170B (zh) | 一种砷化镓赝配高电子迁移率晶体管外延材料 | |
| CN100365825C (zh) | 双极晶体管以及包含该双极晶体管的电子装置 | |
| CN115207086A (zh) | 磷化铟高电子迁移率晶体管及其制备方法 | |
| CN206422040U (zh) | 一种iii‑v族半导体moshemt器件 | |
| CN118099207B (zh) | 基于In组分调控InGaN的增强型GaN功率器件 | |
| CN116504827B (zh) | Hemt外延片及其制备方法、hemt | |
| CN212010976U (zh) | 一种GaN基外延结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 Termination date: 20151028 |
|
| EXPY | Termination of patent right or utility model |