CN107527949A - 基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法 - Google Patents

基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN107527949A
CN107527949A CN201710848515.0A CN201710848515A CN107527949A CN 107527949 A CN107527949 A CN 107527949A CN 201710848515 A CN201710848515 A CN 201710848515A CN 107527949 A CN107527949 A CN 107527949A
Authority
CN
China
Prior art keywords
region
drain region
source region
source
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710848515.0A
Other languages
English (en)
Other versions
CN107527949B (zh
Inventor
贾仁需
杨宇
元磊
张玉明
彭博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Publication of CN107527949A publication Critical patent/CN107527949A/zh
Application granted granted Critical
Publication of CN107527949B publication Critical patent/CN107527949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法,该方法包括:选取4H‑SiC衬底;利用MBE工艺在4H‑SiC衬底表面生长Ga2O3外延层;利用离子注入工艺在Ga2O3外延层形成源区和漏区;在源区和漏区分别形成源区欧姆接触电极和漏区欧姆接触电极;利用磁控溅射工艺在Ga2O3外延层表面形成肖特基接触栅电极,最终形成基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管。本发明调节离子注入的剂量和退火时间改变源漏材料中的掺杂浓度和缺陷浓度,从而优化室温下材料的自旋极化率,提高自旋场效应晶体管器件离子注入效率。

Description

基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备 方法
技术领域
本发明涉及集成电路技术领域,特别涉及一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法。
背景技术
在当今信息化的社会中,集成电路已经成为各行各业实现信息化、智能化的基础。计算机、电视机、手机等民用领域,航空航天、星际飞行、武器装备等军事领域,集成电路起着不可替代的作用。随着现代电子技术的迅速更新,传统电子器件的发展,无论是规模集成还是运算速度方面,均严重限制了微电子科学的发展。新兴的自旋电子学以便捷地调控电子自旋为主要目标,开启了以利用电子自旋来实现信息贮存和传输的新领域,引起物理学,材料学以及电子信息学等多科学领域中研究者的共同关注和广泛兴趣。
近年来,基于二维电子气提出的自旋场效应管,其理论与实验研究涉及了电子自旋输运及材料特性等多方面影响的复杂因素,引起了广大研究者的关注与探索。其基本构想为通过电光调制器的电子类比提出所谓的自旋场晶体管。由源极输入的电子自旋沿x方向,它可以表示为沿z方向正和负自旋分量的组合,通过电子有效质量哈密顿中的Rashba项引起的自旋向上和自旋向下的电子能量分裂,在输运过程中产生电子通过场效应管的相位差,在漏极接收到的沿x方向自旋的可以看成沿正负z方向自旋的电子相位产生变化,从而进行电流调控。而Rashba项中的Rashba系数Rashba系数η与异质结界面的电场成正比,因此可以通过加栅压来控制电流大小。
但是一般的自旋场效应晶体管由铁磁材料将自旋电子注入到半导体中,但由于铁磁材料如Fe与半导体材料如Sm的能带结构不匹配使得自旋注入的效率只有百分之几。因此,如何提高注入效率在自旋场效应晶体管器件的应用和研究尤为重要。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法。
具体地,本发明一个实施例提出的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管的制备方法,包括:
选取4H-SiC衬底;
利用MBE工艺在所述4H-SiC衬底表面生长Ga2O3外延层;
利用离子注入工艺在所述Ga2O3外延层形成源区和漏区;
在所述源区和所述漏区分别形成源区欧姆接触电极和漏区欧姆接触电极;
利用磁控溅射工艺在所述Ga2O3外延层表面形成肖特基接触栅电极。
在本发明的一个实施例中,利用MBE工艺在所述4H-SiC衬底表面生长Ga2O3外延层,包括:
在940℃温度下,射频源功率为300W,压强为1.5×10-5Torr,蒸发源材料Ga和Sn,质量分数分别为99.99999%和99.999%,生长厚度为0.4-0.6μm,掺杂浓度为1×1014-1×1016cm-3的Ga2O3外延层。
在本发明的一个实施例中,利用离子注入工艺在所述Ga2O3外延层形成源区和漏区,包括:
在所述Ga2O3外延层生长Al阻挡层;
利用刻蚀工艺在所述Al阻挡层形成源区注入区和漏区注入区;
采用140keV的注入能量,对所述Ga2O3外延层进行Cr离子注入;
利用先丙酮,甲醇及异丙酮对所述Ga2O3外延层和所述4H-SiC衬底清洗30min;
利用H2SO4和H2O2的混合液对所述Ga2O3外延层表面进行清洗;
在850℃温度下,氩气气氛围中退火5min。
在本发明的一个实施例中,所述源区和所述漏区的深度为0.4-0.6μm、掺杂浓度为5×1013-1×1016cm-3
在本发明的一个实施例中,在所述源区和所述漏区分别形成源区欧姆接触电极和漏区欧姆接触电极,包括:
在所述Ga2O3外延层表面淀积光刻胶,在所述源区和所述漏区分别形成欧姆接触区域;
在所述欧姆接触区域淀积Ti/Au合金,剥离形成源极金属层和漏极金属层;
在470℃温度下,氩气气氛中,快速热退火1min形成所述源区欧姆接触电极和所述漏区欧姆接触电极。
在本发明的一个实施例中,利用磁控溅射工艺在所述Ga2O3外延层表面形成肖特基接触栅电极之前,还包括:
利用CVD工艺在所述Ga2O3外延层表面生长SiO2层;
利用刻蚀工艺刻蚀所述SiO2层形成栅区。
在本发明的一个实施例中,利用磁控溅射工艺在所述Ga2O3外延层表面形成肖特基接触栅电极,包括:
利用磁控溅射工艺在所述栅区溅射金属Au;
在氩气气氛中快速退火形成所述肖特基接触栅电极。
本发明另一个实施例提出的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管,包括:源区、漏区、沟道区、肖特基接触栅电极、4H-SiC衬底;所述源区、漏区、沟道区的材料为Ga2O3,所述所述源区、漏区的掺杂离子为Cr;其中,所述基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管由由上述实施例提供的方法制备形成。
本发明异质结高电子迁移率自旋场效应晶体管机器制造方法,由于沟道区和源漏区采用同一种材料,可直接在衬底上进行外延生长,同时源漏区采用选择区域离子注入Cr离子的方式形成,具有与常规工艺兼容,制造简单,表面效应小的优点,同时可提高自旋注入与接收效率。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法的示意图;
图2为本发明实施例提供的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管的器件示意图;
图3a-图3g为本发明实施例提供的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1,图1为本发明实施例提供的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法的示意图。该方法包括如下步骤:
步骤a、选取4H-SiC衬底;
步骤b、利用MBE工艺在所述4H-SiC衬底表面生长Ga2O3外延层;
步骤c、利用离子注入工艺在所述Ga2O3外延层形成源区和漏区;
步骤d、在所述源区和所述漏区分别形成源区欧姆接触电极和漏区欧姆接触电极;
步骤e、利用磁控溅射工艺在所述Ga2O3外延层表面形成肖特基接触栅电极。
其中,步骤b可以包括:
在940℃温度下,射频源功率为300W,压强为1.5×10-5Torr,蒸发源材料Ga和Sn,质量分数分别为99.99999%和99.999%,生长厚度为0.4-0.6μm,掺杂浓度为1×1014-1×1016cm-3的Ga2O3外延层。
其中,步骤c可以包括:
步骤c1、在所述Ga2O3外延层生长Al阻挡层;
步骤c2、利用刻蚀工艺在所述Al阻挡层形成源区注入区和漏区注入区;
步骤c3、采用140keV的注入能量,对所述Ga2O3外延层进行Cr离子注入;
步骤c4、利用先丙酮,甲醇及异丙酮对所述Ga2O3外延层和所述4H-SiC衬底清洗30min;
步骤c5、利用H2SO4和H2O2的混合液对所述Ga2O3外延层表面进行清洗;
步骤c6、在850℃温度下,氩气气氛围中退火5min。
进一步地,步骤c中所述源区和所述漏区的深度为0.4-0.6μm、掺杂浓度为5×1013-1×1016cm-3
其中,步骤d可以包括:
步骤d1、在所述Ga2O3外延层表面淀积光刻胶,在所述源区和所述漏区分别形成欧姆接触区域;
步骤d2、在所述欧姆接触区域淀积Ti/Au合金,剥离形成源极金属层和漏极金属层;
步骤d3、在470℃温度下,氩气气氛中,快速热退火1min形成所述源区欧姆接触电极和所述漏区欧姆接触电极。
其中,步骤e之前,还可以包括:
步骤x1、利用CVD工艺在所述Ga2O3外延层表面生长SiO2层;
步骤x2、利用刻蚀工艺刻蚀所述SiO2层形成栅区。
其中,步骤e可以包括:
步骤e1、利用磁控溅射工艺在所述栅区溅射金属Au;
步骤e2、在氩气气氛中快速退火形成所述肖特基接触栅电极。
进一步地,在步骤e中所述金属Au的厚度为300-500nm。
实施例二
请参见图2,图2为本发明实施例提供的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管的器件示意图。基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管包括:4H-SiC衬底201、Cr掺杂Ga2O3源区202、Cr掺杂Ga2O3漏区203、Ga2O3沟道区204、肖特基接触栅电极205、SiO2隔离层206、源区欧姆接触电极207、漏区欧姆接触电极208,所述基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管由上述实施例所述的方法制备形成。
本发明的有益效果具体为:
1、本发明异质结自旋场效应晶体管及制造方法,可通过调节离子注入的剂量和退火时间改变源漏材料中的掺杂浓度和缺陷浓度,从而优化室温下材料的自旋极化率;
2、离子注入Ga2O3其材料饱和磁化强度明显比点缺陷结构的4H-SiC材料大得多,前者居里温度比后者更高,能达到400k,在高于室温下表现出明显铁磁性;
3、Ga2O3为宽禁带半导体,其禁带宽度更高能达到4.9ev,而碳化硅只有3ev。禁带宽度更高,其二维电子系更容易产生;
4、离子注入,可以避免二次相还有界面态的产生,结晶质量更好,对其电学性质影响小。
实施例三
请参见图3a-图3g为本发明实施例提供的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管的工艺示意图。在上述实施例的基础上,本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括:
步骤301、选取4H-SiC衬底301,使用丙酮和酒精对4H-SiC衬底301超声清洗5min,如图3a所示;
步骤302、在940℃温度下,射频源功率为300W,压强为1.5×10-5Torr,蒸发源材料Ga和Sn,质量分数分别为99.99999%和99.999%,利用MBE工艺在4H-SiC衬底301表面生长厚度为0.4-0.6μm,掺杂浓度为1×1014-1×1016cm-3的Ga2O3外延层302,如图3b所示;
优选地,利用MBE工艺在4H-SiC衬底301表面生长厚度为0.4-0.6μm,掺杂浓度为1×1014-1×1016cm-3的Ga2O3外延层302,MBE工艺也可以替换为CVD或磁控溅射工艺。
优选地,利用MBE工艺在4H-SiC衬底301表面生长厚度为0.5μm,掺杂浓度为1×1014-1×1016cm-3的Ga2O3外延层302,其中Ga2O3外延层302最优厚度为0.4μm。
步骤303、Cr离子选择性注入形成源区306和漏区307,如图3c-3d所示;
步骤3031、在Ga2O3外延层302上淀积一层厚度为1μm的Al形成漏区和源区离子注入的阻挡层303,刻蚀形成源区注入区304和漏区注入区305,如图3c所示;
步骤3032、对Ga2O3外延层302进行六次Cr离子注入,注入能量为140keV,在Ga2O3外延层302形成深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3的源区306和漏区307,去除剩余Al阻挡层303,如图3d所示;
优选地,源区306和漏区307的深度为0.4μm,0.5μm。
步骤3033、采用先丙酮,甲醇及异丙酮对整个器件清洗30min去除碳基有机污染;
步骤3034、采用98%H2SO4:30%H2O2(即H2SO4:H2O2的体积比为3:1)的混合液清洗标准对Ga2O3外延层表面进行清洗,在750℃氩气氛围中退火10min,进行离子激活。
步骤304、形成源区欧姆接触电极308和漏区欧姆接触电极309,如图3e所示;
步骤3041、对整个Ga2O3外延层302表面淀积光刻胶,曝光显影后,在源区306和漏区307上方分别形成欧姆接触区域,在欧姆接触区域和光刻胶表面淀积250nm的Ti/Au合金,通过剥离使其形成源极金属层和漏极金属层;
步骤3042、在470℃的氩气气氛中,对整个样品快速热退火1钟形成源区欧姆接触电极308和漏区欧姆接触电极309;
步骤305、利用等离子体增强化学气相淀积工艺在Ga2O3外延层302表面淀积200nm厚的SiO2层310,刻蚀出长度为1μm的栅区311,如图3f所示;
步骤306、利用磁控溅射工艺在栅区311表面溅射300-500nm厚的金属Au在氩气气氛中快速退火,形成肖特基接触栅电极312,如图3g所示;
优选地,金属Au的厚度为400nm。
综上所述,本文中应用了具体个例对本发明实施例提供的一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。

Claims (9)

1.一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管的制备方法,其特征在于,包括:
选取4H-SiC衬底;
利用MBE工艺在所述4H-SiC衬底表面生长Ga2O3外延层;
利用离子注入工艺在所述Ga2O3外延层形成源区和漏区;
在所述源区和所述漏区分别形成源区欧姆接触电极和漏区欧姆接触电极;
利用磁控溅射工艺在所述Ga2O3外延层表面形成肖特基接触栅电极,最终形成所述基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管。
2.根据权利要求1所述的方法,其特征在于,利用MBE工艺在所述4H-SiC衬底表面生长Ga2O3外延层,包括:
在940℃温度下,射频源功率为300W,压强为1.5×10-5Torr,蒸发源材料Ga和Sn,质量分数分别为99.99999%和99.999%,生长厚度为0.4-0.6μm,掺杂浓度为1×1014-1×1016cm-3的Ga2O3外延层。
3.根据权利要求1所述的方法,其特征在于,利用离子注入工艺在所述Ga2O3外延层形成源区和漏区,包括:
在所述Ga2O3外延层生长Al阻挡层;
利用刻蚀工艺在所述Al阻挡层形成源区注入区和漏区注入区;
采用140keV的注入能量,对所述Ga2O3外延层进行Cr离子注入;
利用先丙酮,甲醇及异丙酮对所述Ga2O3外延层和所述4H-SiC衬底清洗30min;
利用H2SO4和H2O2的混合液对所述Ga2O3外延层表面进行清洗;
在850℃温度下,氩气气氛围中退火5min。
4.根据权利要求3所述的方法,其特征在于,所述源区和所述漏区的深度为0.4-0.6μm、掺杂浓度为5×1013-1×1016cm-3
5.根据权利要求1所述的方法,其特征在于,在所述源区和所述漏区分别形成源区欧姆接触电极和漏区欧姆接触电极,包括:
在所述Ga2O3外延层表面淀积光刻胶,在所述源区和所述漏区分别形成欧姆接触区域;
在所述欧姆接触区域淀积Ti/Au合金,剥离形成源极金属层和漏极金属层;
在470℃温度下,氩气气氛中,快速热退火1min形成所述源区欧姆接触电极和所述漏区欧姆接触电极。
6.根据权利要求1所述的方法,其特征在于,利用磁控溅射工艺在所述Ga2O3外延层表面形成肖特基接触栅电极之前,还包括:
利用CVD工艺在所述Ga2O3外延层表面生长SiO2层;
利用刻蚀工艺刻蚀所述SiO2层形成栅区。
7.根据权利要求6所述的方法,其特征在于,利用磁控溅射工艺在所述Ga2O3外延层表面形成肖特基接触栅电极,包括:
利用磁控溅射工艺在所述栅区溅射金属Au;
在氩气气氛中快速退火形成所述肖特基接触栅电极。
8.根据权利要求7所述的方法,其特征在于,所述金属Au的厚度为300-500nm。
9.一种基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管,包括:源区、漏区、沟道区、肖特基接触栅电极、4H-SiC衬底,其特征在于,所述源区、漏区、沟道区的材料为Ga2O3,所述源区、漏区的掺杂离子为Cr;其中,所述基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管由权利要求1~8任一项所述的方法制备形成。
CN201710848515.0A 2017-06-07 2017-09-19 基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法 Active CN107527949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2017104205432 2017-06-07
CN201710420543 2017-06-07

Publications (2)

Publication Number Publication Date
CN107527949A true CN107527949A (zh) 2017-12-29
CN107527949B CN107527949B (zh) 2020-05-12

Family

ID=60736006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710848515.0A Active CN107527949B (zh) 2017-06-07 2017-09-19 基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107527949B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108344956A (zh) * 2018-01-23 2018-07-31 湖北工业大学 基于自激励单电子自旋电磁晶体管的应用电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
CN105261642A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
US20160284823A1 (en) * 2015-03-24 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106449419A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于Ga2O3材料的U型栅MOSFET及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
US20160284823A1 (en) * 2015-03-24 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105261642A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN106449419A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于Ga2O3材料的U型栅MOSFET及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MAN HOI WONG ET AL: "Enhancement-mode Ga2O3MOSFETs with Si-ion-implanted source and drain", 《APPLIED PHYSICS EXPRESS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108344956A (zh) * 2018-01-23 2018-07-31 湖北工业大学 基于自激励单电子自旋电磁晶体管的应用电路
CN108344956B (zh) * 2018-01-23 2020-06-12 湖北工业大学 基于自激励单电子自旋电磁晶体管的应用电路

Also Published As

Publication number Publication date
CN107527949B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US20210043778A1 (en) Gallium Oxide SBD Terminal Structure and Preparation Method
Sato et al. Amorphous In–Ga–Zn–O coplanar homojunction thin-film transistor
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN105261642B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
US9831331B2 (en) Heterojunction-based HEMT transistor
WO2018076268A1 (zh) 场效应晶体管结构及其制作方法
Nakata et al. Influence of oxide semiconductor thickness on thin-film transistor characteristics
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
Li et al. Enhanced performance of atomic layer deposited thin-film transistors with high-quality ZnO/Al 2 O 3 interface
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
Ganguly et al. Plasma MBE growth conditions of AlGaN/GaN high-electron-mobility transistors on silicon and their device characteristics with epitaxially regrown ohmic contacts
CN108321212A (zh) SiC肖特基二极管的制备方法及其结构
CN107369707A (zh) 基于4H‑SiC衬底异质结自旋场效应晶体管及其制造方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN107359127B (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107527949A (zh) 基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法
CN110323277B (zh) 场效应晶体管及其制备方法
CN105304705B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN105261641A (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN106783997A (zh) 一种高迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant