CN114823858B - 新型结构氧化镓场效应晶体管功率器件 - Google Patents

新型结构氧化镓场效应晶体管功率器件 Download PDF

Info

Publication number
CN114823858B
CN114823858B CN202210462466.8A CN202210462466A CN114823858B CN 114823858 B CN114823858 B CN 114823858B CN 202210462466 A CN202210462466 A CN 202210462466A CN 114823858 B CN114823858 B CN 114823858B
Authority
CN
China
Prior art keywords
gallium oxide
type
region
metalized
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210462466.8A
Other languages
English (en)
Other versions
CN114823858A (zh
Inventor
孔谋夫
高佳成
陈宗棋
胡泽伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210462466.8A priority Critical patent/CN114823858B/zh
Priority to CN202310959647.6A priority patent/CN117153860A/zh
Publication of CN114823858A publication Critical patent/CN114823858A/zh
Application granted granted Critical
Publication of CN114823858B publication Critical patent/CN114823858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于半导体技术领域，具体提供新型结构氧化镓场效应晶体管功率器件，包括：具有高耐压和低比导通电阻的氧化镓横向场效应功率晶体管，具有正阈值电压和小泄漏电流的氧化镓结型场效应晶体管，以及具有高耐压、正阈值电压和小泄漏电流的氧化镓绝缘栅场效应晶体管功率器件；采用高K介质层实现在相同的漂移区长度下获得更高的耐压，或者引入P型金刚石(或氮化铝、氧化镍)区实现在相同的漂移区长度及更高的漂移区掺杂浓度下提高横向场效应功率晶体管的耐压、减小比导通电阻；并且，利用P型金刚石(或氮化铝、氧化镍)区分别代替传统金属栅材料得到正阈值电压和小泄漏电流的器件，金刚石和氮化铝的引入也提高了散热能力，改善器件的性能。

Description

新型结构氧化镓场效应晶体管功率器件
技术领域
本发明属于半导体技术领域，具体提供新型结构氧化镓(Ga2O3)场效应晶体管功率器件，涉及横向器件与纵向器件。
背景技术
氧化镓作为一种新型的半导体材料，由于其超宽的禁带(4.8eV)为硅(1.1eV)的4倍以上，所以在更加苛刻的工作环境下(例如：高温和辐照)都拥有更稳定的性能，可以用于制造高功率抗辐照的器件；并且，氧化镓材料的理论临界击穿电场为8MV/cm，远高于硅的0.3MV/cm，所以氧化镓拥有更高的耐压等级；氧化镓中电子饱和速度(2×107cm/s)为硅中的两倍，使得氧化镓器件有更大的电流密度和高的开关速度；由于氧化镓材料的巴利加优值约为硅的3400倍，所以在相同耐压等级的两种器件中氧化镓器件拥有比硅器件低得多的导通电阻，这大大减小了器件的功耗，也契合了节能的主旨。
基于上述的优点，氧化镓器件受到了研究人员的关注；但是，氧化镓在应用过程中也存在一些不可忽视的问题，例如：氧化镓的热导率只有0.27W·cm-1·K-1，所以散热性能极差，影响功率器件在高压大电流条件下的应用，这就要求器件在应用时有良好的散热设计，以及进一步降低器件的比导通电阻以降低损耗；另外，氧化镓作为一种半导体材料，目前只有N型掺杂，尚发开发出有效的P型掺杂，使得器件的耐压终端或横向器件的横向漂移区的耐压效果不理想，也不能实现性能更好的P型氧化镓-N型氧化镓构成的超结结构等，这极大限制了氧化镓功率器件的发展。
找到解决上述问题的方法成为了亟待解决的难题。
发明内容
本发明的目的在于针对背景技术存在的缺陷，提出新型结构氧化镓(Ga2O3)场效应晶体管功率器件，涉及横向器件与纵向器件；新型结构中，采用高K介质层实现在相同的漂移区长度下获得更高的耐压，或者引入P型金刚石区、P型氮化铝区或P型氧化镍区实现在相同的漂移区长度及更高的漂移区掺杂浓度下提高横向场效应功率晶体管的耐压、减小比导通电阻；并且，利用P型金刚石区、P型氮化铝区或P型氧化镍区分别代替传统金属栅材料得到正阈值电压和小泄漏电流的器件，金刚石和氮化铝的引入也提高了散热能力，改善器件的性能。
为实现上述目的，本发明采用的技术方案如下：
1.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区1-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层1-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底1-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区1-2，两个重掺杂N型氧化镓区分别与金属化源极(S)1-6、金属化漏极(D)1-7形成欧姆接触；
位于N型氧化镓沟道区中的槽栅(G)1-4，所述槽栅(G)由位于槽壁的氧化层(Al2O3)与填充于槽内的多晶硅栅极构成；
位于N型氧化镓沟道区上方的氧化层1-3，位于氧化层上方的高K绝缘介质层1-5，氧化层与高K绝缘介质层均位于金属化源极(S)与金属化漏极(D)之间、且高K绝缘介质层两端与金属化源极、金属化漏极相接触。
2.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区2-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层2-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底2-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区2-2，两个重掺杂N型氧化镓区分别与金属化源极(S)2-6、金属化漏极(D)2-7形成欧姆接触；
位于N型氧化镓沟道区上方的氧化层2-3，位于氧化层上方的平面栅(G)2-4，覆盖于氧化层与平面栅上的P型掺杂金刚石(或氮化铝、氧化镍)区2-5；P型掺杂金刚石(或氮化铝、氧化镍)区位于金属化源极(S)与金属化漏极(D)之间，且P型掺杂金刚石(或氮化铝、氧化镍)区与金属化源极相接触、与金属化漏极间设置氧化层、与平面栅之间设置氧化层。
3.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区3-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层3-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底3-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区3-2，两个重掺杂N型氧化镓区分别与金属化源极(S)3-6、金属化漏极(D)3-7形成欧姆接触；
位于N型氧化镓沟道区中的槽栅(G)3-4，所述槽栅(G)由位于槽壁的氧化层(Al2O3)与填充于槽内的多晶硅栅极构成；
位于N型氧化镓沟道区上方的氧化层3-3，位于氧化层上方的P型掺杂金刚石(或氮化铝、氧化镍)区3-5；氧化层与P型掺杂金刚石(或氮化铝、氧化镍)区高K绝缘介质层均位于金属化源极(S)与金属化漏极(D)之间，且P型掺杂金刚石(或氮化铝、氧化镍)区与金属化源极之间设置P型重掺杂金刚石(或氮化铝、氧化镍)区3-10、与金属化漏极之间设置N型重掺杂金刚石(或氮化铝、氧化镍)区3-11。
4.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区4-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层4-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底4-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区4-2，两个重掺杂N型氧化镓区分别与金属化源极(S)4-6、金属化漏极(D)4-7形成欧姆接触；
位于N型氧化镓沟道区上方的氧化层4-3，位于氧化层上方的P型掺杂金刚石(或氮化铝、氧化镍)区4-5；氧化层与P型掺杂金刚石(或氮化铝、氧化镍)区均位于金属化源极(S)与金属化漏极(D)之间，且P型掺杂金刚石(或氮化铝、氧化镍)区与槽栅(G)4-4之间设置P型重掺杂金刚石(或氮化铝、氧化镍)区4-10、与金属化漏极之间设置氧化层4-3；
贯穿金属化源极之间设置P型重掺杂金刚石(或氮化铝、氧化镍)区4-10与氧化层、且深入N型氧化镓沟道区4-1的槽栅(G)4-4，所述槽栅(G)由位于槽壁的氧化层(Al2O3)与填充于槽内的多晶硅栅极构成，并且，P型重掺杂金刚石(或氮化铝、氧化镍)区与多晶硅栅极相接触。
5.一种氧化镓结型场效应晶体管(JFET)器件，包括：
N型氧化镓漂移区5-1，位于N型氧化镓漂移区下方的N型重掺杂氧化镓衬底区5-6，N型重掺杂氧化镓衬底区与金属化漏极(D)5-7形成欧姆接触；
位于N型氧化镓漂移区5-1中的两个P型重掺杂金刚石(或氮化铝、氧化镍)区5-2、及两个P型重掺杂金刚石(或氮化铝、氧化镍)区之间的N型重掺杂氧化镓区5-3，两个P型重掺杂金刚石(或氮化铝、氧化镍)区均与金属化栅极(G)5-4形成欧姆接触，N型重掺杂氧化镓区与金属化源极(S)5-5形成欧姆接触。
6.一种氧化镓绝缘栅场效应晶体管器件，包括：
N型氧化镓漂移区6-1，位于N型氧化镓漂移区下方的N型重掺杂氧化镓衬底区6-6，N型重掺杂氧化镓衬底区与金属化漏极(D)6-7形成欧姆接触；
位于N型氧化镓漂移区6-1中的两个P型重掺杂金刚石(或氮化铝、氧化镍)区6-2、N型重掺杂氧化镓区6-3、及两个P型轻掺杂金刚石(或氮化铝、氧化镍)区6-8，N型重掺杂氧化镓区6-3位于两个P型重掺杂金刚石(或氮化铝、氧化镍)区之间，两个P型轻掺杂金刚石(或氮化铝、氧化镍)区6-8分别位于两个P型重掺杂金刚石(或氮化铝、氧化镍)区下方，两个P型重掺杂金刚石(或氮化铝、氧化镍)区与N型重掺杂氧化镓区、N型氧化镓漂移区、之间P型轻掺杂金刚石(或氮化铝、氧化镍)区均设置氧化层6-9；两个P型重掺杂金刚石(或氮化铝、氧化镍)区均与金属化栅极(G)6-4形成欧姆接触，N型重掺杂氧化镓区与金属化源极(S)6-5形成欧姆接触。
与现有技术相比，本发明的有益效果在于：
本发明提出新型结构氧化镓(Ga2O3)场效应晶体管功率器件，包括：具有高耐压和低比导通电阻的氧化镓横向场效应功率晶体管，具有正阈值电压(增强型)和小泄漏电流的氧化镓结型场效应晶体管(JFET)，以及具有高耐压、正阈值和小泄漏电流的氧化镓绝缘栅场效应晶体管功率器件，这些基于新型结构的器件均能够在更高的漂移区掺杂的情况下提高横向场效应功率晶体管的耐压，P型金刚石(或氮化铝、氧化镍)的引入使得氧化镓结型场效应晶体管(JFET)和绝缘栅场效应晶体管的阈值电压为正值(增强型)，同时减小比导通电阻及功耗，也解决了氧化镓器件散热不好的问题，有效改善器件的性能。
附图说明
图1为本发明实施例1中具有高耐压与低比导通电阻的氧化镓横向场效应功率晶体管的结构示意图。
图2为本发明实施例2中具有高耐压、低比导通电阻与散热性能好的氧化镓横向场效应功率晶体管的结构示意图。
图3为本发明实施例3中具有高耐压、低比导通电阻与散热性能好的氧化镓横向场效应功率晶体管的结构示意图。
图4为本发明实施例4中具有高耐压、低比导通电阻与散热性能好的氧化镓横向场效应功率晶体管的结构示意图。
图5为本发明实施例5中具有正阈值电压、小泄漏电流与散热性能好的氧化镓结型场效应晶体管(JFET)的结构示意图。
图6为本发明实施例6中具有正阈值电压、高耐压、小泄漏电流与散热性能好的氧化镓绝缘栅场效应晶体管的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清晰明白，下面将结合本发明实施例与附图对本发明具体实施方式中的技术方案进行清楚、完整地描述。
实施例1
本实施例提供一种横向氧化镓场效应功率晶体管器件，具有高耐压、低比导通电阻特性；其结构如图1所示，具体包括：
N型氧化镓沟道区1-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层1-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底1-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区1-2，两个重掺杂N型氧化镓区分别与金属化源极(S)1-6、金属化漏极(D)1-7形成欧姆接触；
位于N型氧化镓沟道区中的槽栅(G)1-4，所述槽栅(G)由位于槽壁的氧化层(Al2O3)与填充于槽内的多晶硅栅极构成；
位于N型氧化镓沟道区上方的氧化层1-3，位于氧化层上方的高K绝缘介质层1-5，氧化层与高K绝缘介质层均位于金属化源极(S)与金属化漏极(D)之间、且高K绝缘介质层两端与金属化源极、金属化漏极相接触。
本实施例的工作原理如下：
对于氧化镓MOSFET器件由于缺少有效P型掺杂，所以一般是以N沟道耗尽型器件为主，沟槽栅结构相比于平面栅有更好的栅控制能力，下述所有实施例中的半绝缘或高纯净氧化镓衬底均是为了减小器件的衬底泄漏电流。器件正向导通时，多晶硅栅极(G)加正偏压或零偏压，金属化漏极(D)接相对金属化源极(S)的高电位，电子导电沟道为N型氧化镓沟道区1-1；在反向截止时，金属化漏极(D)接相对金属化源极(S)的高电位，而多晶硅栅极(G)加小于阈值电压的电压，产生的耗尽区将N型氧化镓沟道区1-1的电子导电沟道夹断使得器件关断，N型氧化镓沟道区耗尽区内的电离施主杂质发出的电力线部分进入高K绝缘介质层1-5当中，然后终止于与高K绝缘介质层相连接的具有最低电位的金属化源极(S)，这样便有效的减少了N型氧化镓沟道区中的水平电场，使得可以在相同的沟道区长度以及更高的沟道区掺杂浓度下、提高横向场效应功率晶体管的耐压，同时减小比导通电阻，提升了器件的性能。
实施例2
本实施例提供一种横向氧化镓场效应功率晶体管器件，具有高耐压、低比导通电阻与散热性能好的特性；其结构如图2所示，具体包括：
N型氧化镓沟道区2-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层2-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底2-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区2-2，两个重掺杂N型氧化镓区分别与金属化源极(S)2-6、金属化漏极(D)2-7形成欧姆接触；
位于N型氧化镓沟道区上方的氧化层2-3，位于氧化层上方的平面栅(G)2-4，覆盖于氧化层与平面栅上的P型掺杂金刚石(或氮化铝、氧化镍)区2-5；P型掺杂金刚石(或氮化铝、氧化镍)区位于金属化源极(S)与金属化漏极(D)之间，且P型掺杂金刚石(或氮化铝、氧化镍)区与金属化源极相接触、与金属化漏极间设置氧化层、与平面栅之间设置氧化层。
本实施例的工作原理如下：
器件正向导通时，平面栅(G)加正偏压或零偏压，金属化漏极(D)接相对金属化源极(S)的高电位，电子导电沟道为N型氧化镓沟道区2-1；在反向截止时，金属化漏极(D)接相对金属化源极(S)的高电位，而平面栅(G)加小于阈值电压的电压，产生的耗尽区将N型氧化镓沟道区2-1的电子导电沟道夹断使得器件关断；由于氧化层2-3很薄，N型氧化镓沟道区和P型掺杂金刚石(或氮化铝、氧化镍)区2-5相互耗尽，然后N型氧化镓沟道区耗尽区中的电离施主杂质发出的电力线都终止于P型掺杂金刚石(或氮化铝、氧化镍)区耗尽区的电离受主上，宏观上可以将沟道区看成一个本征半导体区，使得在相同的沟道区长度以及更高的沟道区掺杂浓度下、提高横向场效应功率晶体管的耐压，减小了比导通电阻，同时金刚石和氮化铝的引入还提升了器件的散热性能，提升了器件的性能。
实施例3
本实施例提供一种横向氧化镓场效应功率晶体管器件，具有高耐压、低比导通电阻与散热性能好的特性；其结构如图3所示，具体包括：
N型氧化镓沟道区3-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层3-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底3-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区3-2，两个重掺杂N型氧化镓区分别与金属化源极(S)3-6、金属化漏极(D)3-7形成欧姆接触；
位于N型氧化镓沟道区中的槽栅(G)3-4，所述槽栅(G)由位于槽壁的氧化层(Al2O3)与填充于槽内的多晶硅栅极构成；
位于N型氧化镓沟道区上方的氧化层3-3，位于氧化层上方的P型掺杂金刚石(或氮化铝、氧化镍)区3-5；氧化层与P型掺杂金刚石(或氮化铝、氧化镍)区均位于金属化源极(S)与金属化漏极(D)之间，且P型掺杂金刚石(或氮化铝、氧化镍)区与金属化源极之间设置P型重掺杂金刚石(或氮化铝、氧化镍)区3-10、与金属化漏极之间设置N型重掺杂金刚石(或氮化铝、氧化镍)区3-11。
本实施例的工作原理如下：
本实施例的工作原理与实施例2同理，均能实现目的：在相同的沟道区长度以及更高的沟道区掺杂浓度下、提高横向场效应功率晶体管的耐压，同时减小了比导通电阻，提升了器件的性能；区别在于，实施例3可以实现不同阈值电压的调节，可以根据实际的使用情况来设置沟道区的厚度来调节到所需要的阈值电压大小。
实施例4
本实施例提供一种横向氧化镓场效应功率晶体管器件，具有高耐压、低比导通电阻与散热性能好的特性；其结构如图3所示，具体包括：
N型氧化镓沟道区4-1，位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层4-8，位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底4-9；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区4-2，两个重掺杂N型氧化镓区分别与金属化源极(S)4-6、金属化漏极(D)4-7形成欧姆接触；
位于N型氧化镓沟道区上方的氧化层4-3，位于氧化层上方的P型掺杂金刚石(或氮化铝、氧化镍)区4-5；氧化层与P型掺杂金刚石(或氮化铝、氧化镍)区均位于金属化源极(S)与金属化漏极(D)之间，且P型掺杂金刚石(或氮化铝、氧化镍)区与槽栅(G)4-4之间设置P型重掺杂金刚石(或氮化铝、氧化镍)区4-10、与金属化漏极之间设置氧化层4-3；
贯穿金属化源极之间设置P型重掺杂金刚石(或氮化铝、氧化镍)区4-10与氧化层4-3、且深入N型氧化镓沟道区4-1的槽栅(G)4-4，所述槽栅(G)由位于槽壁的氧化层(Al2O3)与填充于槽内的多晶硅栅极构成，并且，P型重掺杂金刚石(或氮化铝、氧化镍)区与多晶硅栅极相接触。
本实施例的工作原理如下：
本实施例的工作原理与实施例3同理，均能实现目的：在相同的沟道区长度以及更高的沟道区掺杂浓度下、提高横向场效应功率晶体管的耐压，同时减小了比导通电阻，提升了器件的性能；区别在于，实施例4扩展了栅极的长度，同时当器件开启槽栅4-4上加正电压时可以在漂移区表面感应出电子感应层，进一步降低比导通电阻。
实施例5
本实施例提供一种氧化镓结型场效应晶体管(JFET)器件，具有正阈值电压、小泄漏电流与散热性能好的特性；其结构如图5所示，具体包括：
N型氧化镓漂移区5-1，位于N型氧化镓漂移区下方的N型重掺杂氧化镓衬底区5-6，N型重掺杂氧化镓衬底区与金属化漏极(D)5-7形成欧姆接触；
位于N型氧化镓漂移区5-1中的两个P型重掺杂金刚石(或氮化铝、氧化镍)区5-2、及两个P型重掺杂金刚石(或氮化铝、氧化镍)区之间的N型重掺杂氧化镓区5-3，两个P型重掺杂金刚石(或氮化铝、氧化镍)区均与金属化栅极(G)5-4形成欧姆接触，N型重掺杂氧化镓区与金属化源极(S)5-5形成欧姆接触。
本实施例的工作原理如下：
P型重掺杂金刚石、氮化铝或氧化镍区的引入使得氧化镓JFET器件的实现成为了可能，JFET工作原理就是利用PN结的耗尽区来控制导电沟道宽度进而控制器件电流。器件正向导通时，当金属化栅极(G)接一个合适的正电压时，由于N型氧化镓漂移区5-1和P型重掺杂金刚石、氮化铝或氧化镍区5-2形成的PN结正偏使得导电沟道未被完全耗尽；反向截止时，金属化漏极(D)接相对金属化源极(S)的高电位，当金属化栅极(G)接一个合适的负电压或零偏压时，由于N型氧化镓漂移区5-1和P型重掺杂金刚石、氮化铝或氧化镍区5-2的相互耗尽将电子导电沟道夹断器件被关断，主要依靠N型氧化镓漂移区1耐压；利用P型重掺杂金刚石、氮化铝或氧化镍材料替代传统金属栅使得该器件具有正阈值电压和小泄漏电流的优点，同时金刚石和氮化铝的引入还能提高器件的散热能力。
实施例6
本实施例提供一种氧化镓绝缘栅场效应晶体管器件，具有正阈值电压、高耐压、小泄漏电流与散热性能好的特性，其结构如图6所示，具体包括：
N型氧化镓漂移区6-1，位于N型氧化镓漂移区下方的N型重掺杂氧化镓衬底区6-6，N型重掺杂氧化镓衬底区与金属化漏极(D)6-7形成欧姆接触；
位于N型氧化镓漂移区6-1中的两个P型重掺杂金刚石(或氮化铝、氧化镍)区6-2、N型重掺杂氧化镓区6-3、及两个P型轻掺杂金刚石(或氮化铝、氧化镍)区6-8，N型重掺杂氧化镓区6-3位于两个P型重掺杂金刚石(或氮化铝、氧化镍)区之间，两个P型轻掺杂金刚石(或氮化铝、氧化镍)区6-8分别位于两个P型重掺杂金刚石(或氮化铝、氧化镍)区下方，两个P型重掺杂金刚石(或氮化铝、氧化镍)区与N型重掺杂氧化镓区、N型氧化镓漂移区、之间P型轻掺杂金刚石(或氮化铝、氧化镍)区均设置氧化层6-9；两个P型重掺杂金刚石(或氮化铝、氧化镍)区均与金属化栅极(G)6-4形成欧姆接触，N型重掺杂氧化镓区与金属化源极(S)6-5形成欧姆接触。
本实施例的工作原理如下：
器件正向导通时，金属化栅极(G)接一个合适的正电压，金属化漏极(D)接相对金属化源极(S)的高电位；反向耐压时，金属化漏极(D)接相对金属化源极(S)的高电位，当金属化栅极(G)接一个合适的负电压或零偏压时N型氧化镓漂移区6-1两侧的耗尽区展宽将电子导电沟道夹断器件关断；由于氧化层很薄，P型轻掺杂金刚石、氮化铝或氧化镍区6-8和N型氧化镓漂移区6-1形成了超结的结构，P型轻掺杂金刚石、氮化铝或氧化镍区和N型氧化镓漂移区在反向截止时相互耗尽，N型氧化镓漂移区的电离施主杂质发出的电力线都终止于P型轻掺杂金刚石、氮化铝或氧化镍区6-8的耗尽区的电离受主上，宏观上可以将漂移区看成一个本征半导体区，使得在相同的漂移区厚度以及更高的漂移区掺杂浓度下，提高绝缘栅场效应晶体管功率器件的耐压，减小了比导通电阻，利用P型重掺杂金刚石、氮化铝或氧化镍材料替代传统金属栅使得该器件还具有正阈值电压和小泄漏电流的优点，同时金刚石和氮化铝的引入还提高了器件的散热能力。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (5)

1.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区（1-1），位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层（1-8），位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底（1-9）；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区（1-2），两个重掺杂N型氧化镓区分别与金属化源极（1-6）、金属化漏极（1-7）形成欧姆接触；
位于N型氧化镓沟道区中的槽栅（1-4），位于N型氧化镓沟道区上方的氧化层（1-3），位于氧化层上方的高K绝缘介质层（1-5），氧化层与高K绝缘介质层均位于金属化源极与金属化漏极之间、且高K绝缘介质层两端与金属化源极、金属化漏极相接触。
2.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区（2-1），位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层（2-8），位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底（2-9）；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区（2-2），两个重掺杂N型氧化镓区分别与金属化源极（2-6）、金属化漏极（2-7）形成欧姆接触；
位于N型氧化镓沟道区上方的氧化层（2-3），位于氧化层上方的平面栅（2-4），覆盖于氧化层与平面栅上的P型掺杂金刚石区（2-5）；P型掺杂金刚石区位于金属化源极与金属化漏极之间，且P型掺杂金刚石区与金属化源极相接触、与金属化漏极间设置氧化层、与平面栅之间设置氧化层。
3.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区（3-1），位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层（3-8），位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底（3-9）；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区（3-2），两个重掺杂N型氧化镓区分别与金属化源极（3-6）、金属化漏极（3-7）形成欧姆接触；
位于N型氧化镓沟道区中的槽栅（3-4），位于N型氧化镓沟道区上方的氧化层（3-3），位于氧化层上方的P型掺杂金刚石区（3-5）；氧化层与P型掺杂金刚石区均位于金属化源极与金属化漏极之间，且P型掺杂金刚石区与金属化源极之间设置P型重掺杂金刚石区（3-10）、与金属化漏极之间设置N型重掺杂金刚石区（3-11）。
4.一种横向氧化镓场效应功率晶体管器件，包括：
N型氧化镓沟道区（4-1），位于N型氧化镓沟道区下方的非故意掺杂或未掺杂缓冲层（4-8），位于非故意掺杂或未掺杂缓冲层下方的半绝缘或高纯净氧化镓衬底（4-9）；
位于N型氧化镓沟道区中的两个重掺杂N型氧化镓区（4-2），两个重掺杂N型氧化镓区分别与金属化源极（4-6）、金属化漏极（4-7）形成欧姆接触；
位于N型氧化镓沟道区上方的氧化层（4-3），位于氧化层上方的P型掺杂金刚石区（4-5）；氧化层与P型掺杂金刚石区均位于金属化源极与金属化漏极之间，且P型掺杂金刚石区与金属化源极之间设置P型重掺杂金刚石区（4-10）、与金属化漏极之间设置氧化层；
贯穿金属化源极之间设置P型重掺杂金刚石区（4-10）与氧化层（4-3）、且深入N型氧化镓沟道区（4-1）的槽栅（4-4），并且，P型重掺杂金刚石区与槽栅的多晶硅栅极相接触。
5.按权利要求2~4任一所述场效应功率晶体管器件，其特征在于，所有金刚石区替换为氮化铝或氧化镍区。
CN202210462466.8A 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件 Active CN114823858B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210462466.8A CN114823858B (zh) 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件
CN202310959647.6A CN117153860A (zh) 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210462466.8A CN114823858B (zh) 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310959647.6A Division CN117153860A (zh) 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件

Publications (2)

Publication Number Publication Date
CN114823858A CN114823858A (zh) 2022-07-29
CN114823858B true CN114823858B (zh) 2024-01-26

Family

ID=82510110

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210462466.8A Active CN114823858B (zh) 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件
CN202310959647.6A Pending CN117153860A (zh) 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310959647.6A Pending CN117153860A (zh) 2022-04-28 2022-04-28 新型结构氧化镓场效应晶体管功率器件

Country Status (1)

Country Link
CN (2) CN114823858B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002343A (ja) * 2013-06-18 2015-01-05 株式会社タムラ製作所 半導体素子及びその製造方法
CN107359127A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
JP2019192871A (ja) * 2018-04-27 2019-10-31 株式会社タムラ製作所 ｐチャンネル電界効果トランジスタ及び増幅回路用半導体素子
CN210325807U (zh) * 2019-08-28 2020-04-14 西安电子科技大学 一种氧化镓基场效应晶体管
CN112133756A (zh) * 2020-10-07 2020-12-25 西安电子科技大学 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN113224169A (zh) * 2021-05-07 2021-08-06 电子科技大学 一种折叠栅氧化镓基场效应晶体管
CN113257922A (zh) * 2021-05-13 2021-08-13 电子科技大学 一种多沟道增强型氧化镓结型场效应晶体管
CN114171584A (zh) * 2021-12-09 2022-03-11 西安电子科技大学 基于Ga2O3的异质结场效应晶体管及制备方法
CN114300538A (zh) * 2020-10-07 2022-04-08 西安电子科技大学 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331163B2 (en) * 2013-08-30 2016-05-03 The United States Of America, As Represented By The Secretary Of The Navy Transistor with diamond gate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002343A (ja) * 2013-06-18 2015-01-05 株式会社タムラ製作所 半導体素子及びその製造方法
CN107359127A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
JP2019192871A (ja) * 2018-04-27 2019-10-31 株式会社タムラ製作所 ｐチャンネル電界効果トランジスタ及び増幅回路用半導体素子
CN210325807U (zh) * 2019-08-28 2020-04-14 西安电子科技大学 一种氧化镓基场效应晶体管
CN112133756A (zh) * 2020-10-07 2020-12-25 西安电子科技大学 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN114300538A (zh) * 2020-10-07 2022-04-08 西安电子科技大学 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN113224169A (zh) * 2021-05-07 2021-08-06 电子科技大学 一种折叠栅氧化镓基场效应晶体管
CN113257922A (zh) * 2021-05-13 2021-08-13 电子科技大学 一种多沟道增强型氧化镓结型场效应晶体管
CN114171584A (zh) * 2021-12-09 2022-03-11 西安电子科技大学 基于Ga2O3的异质结场效应晶体管及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mishra,A等.Electrical and Thermal Performance of Ga2O3–Al2O3–Diamond Super-Junction Schottky Barrier Diodes.《IEEE TRANSACTIONS ON ELECTRON DEVICES》.2021,第68卷(第10期),全文. *

Also Published As

Publication number Publication date
CN117153860A (zh) 2023-12-01
CN114823858A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN114122139B (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
US20090014719A1 (en) Semiconductor device with large blocking voltage
CN113130627B (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
CN109904155B (zh) 一种集成高速反向续流二极管的碳化硅mosfet器件
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN113471290B (zh) 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件
CN115295547A (zh) 一种低损耗可逆导的碳化硅场效应功率晶体管器件
CN116525678A (zh) 新型低比导通电阻碳化硅场效应晶体管
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN117497601B (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
CN113224169B (zh) 一种折叠栅氧化镓基场效应晶体管
CN111933711B (zh) 一种集成sbd的超结mosfet
CN114823858B (zh) 新型结构氧化镓场效应晶体管功率器件
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN114843332B (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN108172618B (zh) 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法
CN214279987U (zh) 一种新型的槽栅型mos器件
CN107316905B (zh) 一种深槽dmos器件
CN214672630U (zh) 一种新型的高压槽栅mos器件
CN214176043U (zh) 一种基于sic的高压mos器件
CN110047932A (zh) 具有电荷补偿层和低阻通道的纵向双扩散金属氧化物半导体场效应晶体管及其制作方法
CN112838129B (zh) 基于碳化硅平面型mos结构的pin二极管
CN214542246U (zh) 一种新型的高压vdmos器件
CN214203695U (zh) 一种基于sic的高压vdmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant