JPH097962A - ボロン不純物層形成方法およびそれを用いて製造された半導体装置 - Google Patents
ボロン不純物層形成方法およびそれを用いて製造された半導体装置Info
- Publication number
- JPH097962A JPH097962A JP7148546A JP14854695A JPH097962A JP H097962 A JPH097962 A JP H097962A JP 7148546 A JP7148546 A JP 7148546A JP 14854695 A JP14854695 A JP 14854695A JP H097962 A JPH097962 A JP H097962A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- atoms
- layer
- molecules
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】従来より浅くかつリーク電流の少ないp型不純
物層を低温かつ効率良く形成する。 【構成】従来の分子層ドーピング法で用いられるB2H6
分子のかわりに、B2H6分子よりB原子数の多い、B4
H10,B10H14,B20H16 などのホウ水素化物の分子
を、低温(室温〜500℃)でSi表面に吸着させる。 【効果】低温かつ少ない工程で、浅くかつ低リークな接
合を形成でき、信頼性が高くかつ高性能なCMOSFET を効
率よく製造できる。
物層を低温かつ効率良く形成する。 【構成】従来の分子層ドーピング法で用いられるB2H6
分子のかわりに、B2H6分子よりB原子数の多い、B4
H10,B10H14,B20H16 などのホウ水素化物の分子
を、低温(室温〜500℃)でSi表面に吸着させる。 【効果】低温かつ少ない工程で、浅くかつ低リークな接
合を形成でき、信頼性が高くかつ高性能なCMOSFET を効
率よく製造できる。
Description
【0001】
【産業上の利用分野】本発明は半導体製造プロセスのう
ち、pn接合を形成する不純物ドーピングプロセスにお
けるp型不純物層形成方法に係り、特に浅い接合を有す
る高濃度不純物層の形成に関する。
ち、pn接合を形成する不純物ドーピングプロセスにお
けるp型不純物層形成方法に係り、特に浅い接合を有す
る高濃度不純物層の形成に関する。
【0002】
【従来の技術】半導体製造プロセスにおけるドーピング
プロセスでは、pn接合形成のためにイオン打ち込み法
が用いられてきた。これはボロンあるいはリンなどの不
純物原子を電離イオン化,電界をかけてシリコン基板に
衝突させて不純物原子の層を基板内に形成する方法であ
る。半導体をより高集積化,高速化するためにはpn接
合の深さをさらに小さくする必要がある。その実現には
従来のイオン打ち込み法は使えず、他の方法、たとえば
不純物ガラスを用いた固相拡散法、あるいはボロンをp
型不純物として導入する場合は、メタホウ酸(HB
O2 ),三酸化二ボロン(B2O3)やジボラン(B
2H6)の分子のシリコン基板表面への吸着を利用してボ
ロン不純物層を形成する分子層ドーピング法によらなけ
ればならない。
プロセスでは、pn接合形成のためにイオン打ち込み法
が用いられてきた。これはボロンあるいはリンなどの不
純物原子を電離イオン化,電界をかけてシリコン基板に
衝突させて不純物原子の層を基板内に形成する方法であ
る。半導体をより高集積化,高速化するためにはpn接
合の深さをさらに小さくする必要がある。その実現には
従来のイオン打ち込み法は使えず、他の方法、たとえば
不純物ガラスを用いた固相拡散法、あるいはボロンをp
型不純物として導入する場合は、メタホウ酸(HB
O2 ),三酸化二ボロン(B2O3)やジボラン(B
2H6)の分子のシリコン基板表面への吸着を利用してボ
ロン不純物層を形成する分子層ドーピング法によらなけ
ればならない。
【0003】ボロン不純物層形成を例に考えると、固相
拡散法はボロンガラス膜のCVDによる基板への堆積,
加熱によるボロン不純物拡散,エッチングによるボロン
ガラスの除去、といったプロセスになる。それに比べ分
子層ドーピング法はプロセスが簡単で、ボロン化合物分
子の基板への吸着,加熱によるボロン不純物拡散、とい
うプロセスだけですむ。したがって生産効率の点で固相
拡散法より分子層ドーピング法の方がすぐれているとい
える。
拡散法はボロンガラス膜のCVDによる基板への堆積,
加熱によるボロン不純物拡散,エッチングによるボロン
ガラスの除去、といったプロセスになる。それに比べ分
子層ドーピング法はプロセスが簡単で、ボロン化合物分
子の基板への吸着,加熱によるボロン不純物拡散、とい
うプロセスだけですむ。したがって生産効率の点で固相
拡散法より分子層ドーピング法の方がすぐれているとい
える。
【0004】またHBO2 やB2H6は、水素あるいはア
ンチモン(Sb)などを吸着させたシリコン(Si)表
面あるいは酸化シリコン(SiO2 )表面と、清浄なS
i表面の2種類の異なる表面への吸着量の違い(吸着選
択比)が大きい。この性質を用いて自己整合的にボロン
不純物層形成が可能である。すなわち分子層ドーピング
法によりプロセスの簡略化が可能である。この点でも分
子層ドーピング法は固相拡散法よりすぐれている。
ンチモン(Sb)などを吸着させたシリコン(Si)表
面あるいは酸化シリコン(SiO2 )表面と、清浄なS
i表面の2種類の異なる表面への吸着量の違い(吸着選
択比)が大きい。この性質を用いて自己整合的にボロン
不純物層形成が可能である。すなわち分子層ドーピング
法によりプロセスの簡略化が可能である。この点でも分
子層ドーピング法は固相拡散法よりすぐれている。
【0005】イオン打ち込み法および固相拡散法につい
ては、VLSI製造技術(徳山 巍,橋本哲一 編著,
日経BP社,1989年)に、B2H6分子を用いた分子
層ドーピング法については、半導体研究、第34巻、
(1991年)第143頁から第174頁に述べられて
いる。またB2H6分子のシリコン基板表面への吸着現象
の実験的解析はジャーナル・オブ・アプライド・フィジ
ックス,第59巻,第12号,(1986年)第403
2頁から第4037頁(Journal of AppliedPhysics,
Vol.59,No.12(1986)PP.4032−403
7)に詳細に述べられている。
ては、VLSI製造技術(徳山 巍,橋本哲一 編著,
日経BP社,1989年)に、B2H6分子を用いた分子
層ドーピング法については、半導体研究、第34巻、
(1991年)第143頁から第174頁に述べられて
いる。またB2H6分子のシリコン基板表面への吸着現象
の実験的解析はジャーナル・オブ・アプライド・フィジ
ックス,第59巻,第12号,(1986年)第403
2頁から第4037頁(Journal of AppliedPhysics,
Vol.59,No.12(1986)PP.4032−403
7)に詳細に述べられている。
【0006】
【発明が解決しようとする課題】上記B2H6分子を用い
た分子層ドーピング法では、Si基板を600℃以上に
加熱する必要がある。そのため基板上に形成されたボロ
ン不純物層は熱拡散し、基板と不純物層の境界のボロン
濃度の勾配がゆるやかになり、接合が深くなってしまう
という問題があった。またこの加熱処理のため、ボロン
不純物層に対してだけでなく、それまでに形成された基
板上の層構造全体にも熱がかかり、層間の拡散や熱応力
の発生などにより半導体としての特性劣化を引き起こし
ていた。
た分子層ドーピング法では、Si基板を600℃以上に
加熱する必要がある。そのため基板上に形成されたボロ
ン不純物層は熱拡散し、基板と不純物層の境界のボロン
濃度の勾配がゆるやかになり、接合が深くなってしまう
という問題があった。またこの加熱処理のため、ボロン
不純物層に対してだけでなく、それまでに形成された基
板上の層構造全体にも熱がかかり、層間の拡散や熱応力
の発生などにより半導体としての特性劣化を引き起こし
ていた。
【0007】またB2H6分子のSi表面および酸化Si
表面への吸着選択比は約100であり、他のボロン不純
物ソースであるHBO2 やB2O3の選択比より大きい。
この吸着選択性を利用して自己整合的なボロン不純物層
形成を行う場合、吸着選択比が大きいほど最終的により
特性のすぐれた半導体が得られる。
表面への吸着選択比は約100であり、他のボロン不純
物ソースであるHBO2 やB2O3の選択比より大きい。
この吸着選択性を利用して自己整合的なボロン不純物層
形成を行う場合、吸着選択比が大きいほど最終的により
特性のすぐれた半導体が得られる。
【0008】本発明は、従来の分子層ドーピング法にお
ける高温加熱処理によるボロンの熱拡散、およびシリコ
ン基板上の他の層構造への悪影響という問題を低減し
た、ボロン不純物層形成方法を提供することを目的とす
る。
ける高温加熱処理によるボロンの熱拡散、およびシリコ
ン基板上の他の層構造への悪影響という問題を低減し
た、ボロン不純物層形成方法を提供することを目的とす
る。
【0009】本発明は、異なる2種類の表面、すなわち
Si表面とSiO2 表面、あるいはSi表面と他の元素
が吸着したSi表面への、ボロン化合物分子の吸着選択
比が、従来の分子層ドーピング法より大きいボロン不純
物層形成方法を提供することを目的とする。
Si表面とSiO2 表面、あるいはSi表面と他の元素
が吸着したSi表面への、ボロン化合物分子の吸着選択
比が、従来の分子層ドーピング法より大きいボロン不純
物層形成方法を提供することを目的とする。
【0010】また本発明はそれらの方法により製造され
た、集積度が高く高速な半導体装置を提供することを目
的とする。
た、集積度が高く高速な半導体装置を提供することを目
的とする。
【0011】
【課題を解決するための手段】B2H6分子よりボロン
(B)原子の数の多いホウ水素化物には、B4H10,
B10H14などがある。上記目標は、これらB2H6分子よ
りB原子数の多いホウ水素化物分子をボロン不純物ソー
スとして用い、Si基板温度を室温〜500℃としてホ
ウ水素化物分子をSi表面に吸着させることにより達成
される。
(B)原子の数の多いホウ水素化物には、B4H10,
B10H14などがある。上記目標は、これらB2H6分子よ
りB原子数の多いホウ水素化物分子をボロン不純物ソー
スとして用い、Si基板温度を室温〜500℃としてホ
ウ水素化物分子をSi表面に吸着させることにより達成
される。
【0012】
【作用】従来のボロンの分子層ドーピング法は、主にB
2H6分子をボロン不純物ソースとして用いていた。温度
が600℃以下の場合、吸着B原子は1原子層を形成す
るに至らず、600℃を越える高温では、B2H6分子の
分解が起こり1原子層を越える量のB原子の堆積が可能
であることが知られている。また、高温でのB原子の堆
積はSi表面とSiO2 表面の違いで選択性を示し、S
iO2 表面にはSi表面の100分の1の量しかB原子
は堆積しない。
2H6分子をボロン不純物ソースとして用いていた。温度
が600℃以下の場合、吸着B原子は1原子層を形成す
るに至らず、600℃を越える高温では、B2H6分子の
分解が起こり1原子層を越える量のB原子の堆積が可能
であることが知られている。また、高温でのB原子の堆
積はSi表面とSiO2 表面の違いで選択性を示し、S
iO2 表面にはSi表面の100分の1の量しかB原子
は堆積しない。
【0013】しかし、B2H6分子のSi表面への吸着で
は、B2H6分子が持つB−H−Bの3中心2電子結合と
呼ばれる電子欠損結合が重要な役割をしていると推測さ
れる。すなわちこの電子の不足した結合に、Si表面の
Si原子のダングリングボンドの電子が移動して、安定
な化学吸着状態を生成できると考えられる。
は、B2H6分子が持つB−H−Bの3中心2電子結合と
呼ばれる電子欠損結合が重要な役割をしていると推測さ
れる。すなわちこの電子の不足した結合に、Si表面の
Si原子のダングリングボンドの電子が移動して、安定
な化学吸着状態を生成できると考えられる。
【0014】この推測を、高精度な密度汎関数法を用い
た量子化学計算により確認した。計算の結果、B2H6分
子とSi表面モデルとの吸着エネルギーは約1.9eV
で、B2H6分子のSi表面への吸着は室温でも容易に起
こり得ることを見いだした。一方、SiO2 表面への吸
着エネルギーはほぼゼロであることから、B2H6分子の
3中心2電子結合がSi表面への選択的な吸着の原因で
もあることがわかった。
た量子化学計算により確認した。計算の結果、B2H6分
子とSi表面モデルとの吸着エネルギーは約1.9eV
で、B2H6分子のSi表面への吸着は室温でも容易に起
こり得ることを見いだした。一方、SiO2 表面への吸
着エネルギーはほぼゼロであることから、B2H6分子の
3中心2電子結合がSi表面への選択的な吸着の原因で
もあることがわかった。
【0015】この計算結果から、高温で起こるとされる
B2H6分子の上記分解反応では、3中心2電子結合を持
ち、しかもB2H6分子よりB原子数の多い、より大きい
ホウ水素化物が生成すると推測した。3中心2電子結合
はSi表面への選択的な吸着に必要であり、1分子あた
りのB原子数が大きければ1分子の吸着で多数のB原子
がSi表面に吸着することになる。
B2H6分子の上記分解反応では、3中心2電子結合を持
ち、しかもB2H6分子よりB原子数の多い、より大きい
ホウ水素化物が生成すると推測した。3中心2電子結合
はSi表面への選択的な吸着に必要であり、1分子あた
りのB原子数が大きければ1分子の吸着で多数のB原子
がSi表面に吸着することになる。
【0016】B2H6分子よりB原子数の多い、B
4H10,B10H14,B20H16 などのホウ水素化物の分子
はこの条件を満たす。これらの分子はB−B−Bの3中
心2電子結合も含む。高温でB2H6分子から生成すると
考えられる、これらのホウ水素化物をボロン不純物ソー
スとして用いた低温プロセスによれば、高温でB2H6分
子を用いた場合と同様の分子層ドーピングが可能と考え
た。
4H10,B10H14,B20H16 などのホウ水素化物の分子
はこの条件を満たす。これらの分子はB−B−Bの3中
心2電子結合も含む。高温でB2H6分子から生成すると
考えられる、これらのホウ水素化物をボロン不純物ソー
スとして用いた低温プロセスによれば、高温でB2H6分
子を用いた場合と同様の分子層ドーピングが可能と考え
た。
【0017】上記のホウ水素化物を用いた実験を行った
ところ、従来より低温(室温〜500℃)で1原子層を越
える量のB原子がSi表面に堆積することを確認するこ
とができた。しかもSiO2 表面あるいはSbなど他の
分子が吸着したSi表面上に、B原子はほとんど堆積せ
ず堆積が選択的であること、またこの選択性がB2H6分
子を用いた従来の分子層ドーピング法より数倍高いこと
もわかった。
ところ、従来より低温(室温〜500℃)で1原子層を越
える量のB原子がSi表面に堆積することを確認するこ
とができた。しかもSiO2 表面あるいはSbなど他の
分子が吸着したSi表面上に、B原子はほとんど堆積せ
ず堆積が選択的であること、またこの選択性がB2H6分
子を用いた従来の分子層ドーピング法より数倍高いこと
もわかった。
【0018】
〈実施例1〉B4H10あるいはB10H14などを用いた本
発明の不純物層形成方法によれば、Sb,As,Pなど
の1原子層で覆われたSi表面に不純物ソースが吸着し
ない性質を利用した、自己整合的なボロン不純物層形成
が低温で可能であることを、実施例をもとに説明する。
図1(a)に示すように、シリコンウェハ上に、一例と
してSb原子で覆ったSbマスクの部分AA部(斜線
部)と、Sb原子で覆われない矩形状領域BB部とを形
成したシリコンウェハ表面に対し、たとえばB4H10 分
子を供給した場合のオージェ電子スペクトルを測定し
た。AA部とBB部のそれぞれのオージェ電子スペクト
ル強度から、SbマスクのあるAA部ではSb原子は検
出されたが、B原子は検出されなかったのに対し、Sb
マスクのないBB部ではB原子が検出された。すなわち
SbマスクのないSi表面部分にだけB原子の吸着が行
われる。これを用いれば、Sbのない領域に自己整合的
にB原子を吸着させることができる。なおAA部および
BB部でSi原子のオージェ電子スペクトルが検出され
なかったのはもちろんである。
発明の不純物層形成方法によれば、Sb,As,Pなど
の1原子層で覆われたSi表面に不純物ソースが吸着し
ない性質を利用した、自己整合的なボロン不純物層形成
が低温で可能であることを、実施例をもとに説明する。
図1(a)に示すように、シリコンウェハ上に、一例と
してSb原子で覆ったSbマスクの部分AA部(斜線
部)と、Sb原子で覆われない矩形状領域BB部とを形
成したシリコンウェハ表面に対し、たとえばB4H10 分
子を供給した場合のオージェ電子スペクトルを測定し
た。AA部とBB部のそれぞれのオージェ電子スペクト
ル強度から、SbマスクのあるAA部ではSb原子は検
出されたが、B原子は検出されなかったのに対し、Sb
マスクのないBB部ではB原子が検出された。すなわち
SbマスクのないSi表面部分にだけB原子の吸着が行
われる。これを用いれば、Sbのない領域に自己整合的
にB原子を吸着させることができる。なおAA部および
BB部でSi原子のオージェ電子スペクトルが検出され
なかったのはもちろんである。
【0019】さらに厚さ0.5nm 以下の極薄酸化膜上
にも上記の不純物が吸着しない類似現象がある。これを
図1(b)により説明する。図1(b)は、表面を極薄
酸化膜で覆った極薄酸化膜マスク部CC部(斜線部)と
極薄酸化膜で覆われない極薄酸化膜マスクのないDD部
とを形成したシリコンウェハ表面である。これに対して
不純物としてB4H10 を供給した場合のオージェ電子ス
ペクトルを測定した。CC部およびDD部のそれぞれの
オージェ電子スペクトルから、極薄酸化膜マスクのある
CC部では酸素(O)原子およびSi原子は検出された
がB原子は感度を4倍にしても検出されなかった。これ
に対して極薄酸化膜マスクのないDD部ではB原子が検
出された。
にも上記の不純物が吸着しない類似現象がある。これを
図1(b)により説明する。図1(b)は、表面を極薄
酸化膜で覆った極薄酸化膜マスク部CC部(斜線部)と
極薄酸化膜で覆われない極薄酸化膜マスクのないDD部
とを形成したシリコンウェハ表面である。これに対して
不純物としてB4H10 を供給した場合のオージェ電子ス
ペクトルを測定した。CC部およびDD部のそれぞれの
オージェ電子スペクトルから、極薄酸化膜マスクのある
CC部では酸素(O)原子およびSi原子は検出された
がB原子は感度を4倍にしても検出されなかった。これ
に対して極薄酸化膜マスクのないDD部ではB原子が検
出された。
【0020】さらに感度を上げてオージェ電子スペクト
ルを測定し、AA部とBB部におけるB原子のスペクト
ルの強度比、およびCC部とDD部のB原子スペクトル
の強度比を求めた。その結果、どちらの強度比も従来の
B2H6分子を用いた場合の強度比(約100)の数倍で
あることがわかった。したがって、本発明の不純物形成
方法によれば、従来より選択性の高い自己整合的なボロ
ン不純物層の形成が可能である。
ルを測定し、AA部とBB部におけるB原子のスペクト
ルの強度比、およびCC部とDD部のB原子スペクトル
の強度比を求めた。その結果、どちらの強度比も従来の
B2H6分子を用いた場合の強度比(約100)の数倍で
あることがわかった。したがって、本発明の不純物形成
方法によれば、従来より選択性の高い自己整合的なボロ
ン不純物層の形成が可能である。
【0021】〈実施例2〉図2を用いて、本発明の不純
物層形成方法をSi−CMOSの製造に適用した一実施
例について説明する。図2(a)においてSi基板20
にpウエル層21およびnウエル層22を形成後、LO
COS酸化を行い素子分離用酸化領域23を形成する。
つぎにゲート酸化膜24およびシリサイドゲート電極2
5を形成後、Si基板20を、たとえばアンモニア水と
過酸化水素水の混合溶液により化学洗浄する。さらに、
フッ酸水溶液中で自然酸化膜除去を行うことによって、
Si基板20の表面を水素原子26で終端した状態にす
る。
物層形成方法をSi−CMOSの製造に適用した一実施
例について説明する。図2(a)においてSi基板20
にpウエル層21およびnウエル層22を形成後、LO
COS酸化を行い素子分離用酸化領域23を形成する。
つぎにゲート酸化膜24およびシリサイドゲート電極2
5を形成後、Si基板20を、たとえばアンモニア水と
過酸化水素水の混合溶液により化学洗浄する。さらに、
フッ酸水溶液中で自然酸化膜除去を行うことによって、
Si基板20の表面を水素原子26で終端した状態にす
る。
【0022】つぎに、図2(b)に示すように、石英製
レチクル28を通してKrFエキシマレーザ光27を照
射する。このKrFエキシマレーザ光27を照射すると
きは、Si表面が酸化しないように超高真空中または高
純度窒素中で照射する。このとき、レチクル28の透明
部分を透過してKrFエキシマレーザ光27が照射され
た部分は水素原子26が脱離除去されるけれども、斜線
で示したレチクル28の遮光部分に対向する表面は、K
rFエキシマレーザ光27が照射されないので、水素原
子26が残留する。
レチクル28を通してKrFエキシマレーザ光27を照
射する。このKrFエキシマレーザ光27を照射すると
きは、Si表面が酸化しないように超高真空中または高
純度窒素中で照射する。このとき、レチクル28の透明
部分を透過してKrFエキシマレーザ光27が照射され
た部分は水素原子26が脱離除去されるけれども、斜線
で示したレチクル28の遮光部分に対向する表面は、K
rFエキシマレーザ光27が照射されないので、水素原
子26が残留する。
【0023】つぎに、図3(a)に示すように、Sb原
子29を数原子層,Si表面に選択吸着させた。これは
KrFエキシマレーザ光17を照射したSi基板20を
後述するように、そのまま大気にさらすことなく超高真
空室内へ導入し、クヌーセンセルから蒸発量をシャッタ
の開閉により制御して所要量のSb原子29の吸着を行
う。図中ではわかりやすくするために、Sb原子(ある
いはSb2,Sb4分子)29を○印で表し、2原子層
とした。Si表面の99%をSb原子で覆い尽くすに
は、4原子層以上必要である。Si基板20の温度(以
下、基板温度と称する)は、水素原子26が脱離しない
500℃以下とする。ただしSi上にも若干のSb原子
の吸着が認められるため、基板温度を350℃とするこ
とにより、この水素終端したSi上へのSb吸着量を清
浄Si表面に吸着する量の1/500以下とすることがで
きる。したがって、基板温度は350〜500℃の範囲
が好ましい。
子29を数原子層,Si表面に選択吸着させた。これは
KrFエキシマレーザ光17を照射したSi基板20を
後述するように、そのまま大気にさらすことなく超高真
空室内へ導入し、クヌーセンセルから蒸発量をシャッタ
の開閉により制御して所要量のSb原子29の吸着を行
う。図中ではわかりやすくするために、Sb原子(ある
いはSb2,Sb4分子)29を○印で表し、2原子層
とした。Si表面の99%をSb原子で覆い尽くすに
は、4原子層以上必要である。Si基板20の温度(以
下、基板温度と称する)は、水素原子26が脱離しない
500℃以下とする。ただしSi上にも若干のSb原子
の吸着が認められるため、基板温度を350℃とするこ
とにより、この水素終端したSi上へのSb吸着量を清
浄Si表面に吸着する量の1/500以下とすることがで
きる。したがって、基板温度は350〜500℃の範囲
が好ましい。
【0024】続いて、図3(b)に示すように、基板温
度を600〜700℃にしてSi表面と結合している1
原子層分のSb原子29のみを残す。このとき、残留し
ていた水素原子26で構成された水素マスクも脱離除去
される。
度を600〜700℃にしてSi表面と結合している1
原子層分のSb原子29のみを残す。このとき、残留し
ていた水素原子26で構成された水素マスクも脱離除去
される。
【0025】つぎに、B4H10分子210を導入して図
3(c)に示すように、表面に吸着させる。図中ではわ
かりやすくするために、B4H10 分子210を水素原子
26より少し大きな●印で表した。B4H10 分子210
の吸着は、基板温度300℃でSb原子29のない領域
にのみ選択的に生じる。すなわちSb原子層パターンに
対して自己整合的にB4H10 分子層パターンを形成する
ことができる。
3(c)に示すように、表面に吸着させる。図中ではわ
かりやすくするために、B4H10 分子210を水素原子
26より少し大きな●印で表した。B4H10 分子210
の吸着は、基板温度300℃でSb原子29のない領域
にのみ選択的に生じる。すなわちSb原子層パターンに
対して自己整合的にB4H10 分子層パターンを形成する
ことができる。
【0026】最後に、図3(d)に示すように、CVD
酸化膜211を基板温度600℃以下で堆積し、窒素中
でドライブイン拡散を、たとえば900℃,10秒間程
度行うことにより、nチャネルFETソース/ドレイン
212、およびpチャネルFET用ソース/ドレイン2
13が同時に形成される。
酸化膜211を基板温度600℃以下で堆積し、窒素中
でドライブイン拡散を、たとえば900℃,10秒間程
度行うことにより、nチャネルFETソース/ドレイン
212、およびpチャネルFET用ソース/ドレイン2
13が同時に形成される。
【0027】本実施例によれば、従来の不純物導入方法
に比べて工程の低温化が可能である。またソース/ドレ
イン形成工程数は、従来のホトレジスト工程およびイオ
ン打ち込み工程などを用いる不純物導入方法に比べて、
半分に削減される。また、接合深さ20nm,シート抵
抗5kΩ/□の浅いpn接合が形成できるので、ゲート
長0.15μm のCMOSの高速動作を実現できる。さ
らに、この不純物導入プロセスはホトレジストをまった
く用いない、クリーンかつオールドライの真空一貫プロ
セスであるため、歩留り向上,製造期間短縮の効果があ
る。
に比べて工程の低温化が可能である。またソース/ドレ
イン形成工程数は、従来のホトレジスト工程およびイオ
ン打ち込み工程などを用いる不純物導入方法に比べて、
半分に削減される。また、接合深さ20nm,シート抵
抗5kΩ/□の浅いpn接合が形成できるので、ゲート
長0.15μm のCMOSの高速動作を実現できる。さ
らに、この不純物導入プロセスはホトレジストをまった
く用いない、クリーンかつオールドライの真空一貫プロ
セスであるため、歩留り向上,製造期間短縮の効果があ
る。
【0028】また、水素マスクはSi表面を汚染する問
題がない点でも、ホトレジスト工程を使う従来のイオン
打ち込み法や固相拡散法に比べて、微細パターンが要求
される浅接合形成プロセスに適している。
題がない点でも、ホトレジスト工程を使う従来のイオン
打ち込み法や固相拡散法に比べて、微細パターンが要求
される浅接合形成プロセスに適している。
【0029】また、さらにゲート長0.1μm 以下の微
細なCMOSにおいては、接合深さ10nm以下が必要
となる。この場合、シート抵抗5kΩ/□以下を実現す
るためには、拡散時の不純物の固溶限でドーピング量が
制限されるドライブイン拡散法は好ましくない。
細なCMOSにおいては、接合深さ10nm以下が必要
となる。この場合、シート抵抗5kΩ/□以下を実現す
るためには、拡散時の不純物の固溶限でドーピング量が
制限されるドライブイン拡散法は好ましくない。
【0030】この場合、図4に示すように、吸着した不
純物のSb原子29およびB4H10分子210上に選択
エピタキシャル成長法を用いた単結晶Si膜314を、
たとえば5〜50nm程度成長させればよい。ここで、
図4は、図3(c)で説明した次の工程の断面図であ
る。特に、超高真空(UHV)CVD法を用いて、基板
温度600℃程度でSiの選択エピタキシャル成長を行
えば、高純度かつδ関数的な急峻な分布を有するドーピ
ングが可能となる。選択エピタキシャル成長することに
より、表面に吸着された不純物29,210は選択エピ
タキシャル成長時の単結晶Siの格子中にはいりこんだ
状態となるため、拡散時の不純物の固溶限でドーピング
が制限されない。なお、50nmをこえる単結晶Siの
選択成長は、格子欠陥や歪みがゲート電極25の近傍で
発生するため好ましくない。
純物のSb原子29およびB4H10分子210上に選択
エピタキシャル成長法を用いた単結晶Si膜314を、
たとえば5〜50nm程度成長させればよい。ここで、
図4は、図3(c)で説明した次の工程の断面図であ
る。特に、超高真空(UHV)CVD法を用いて、基板
温度600℃程度でSiの選択エピタキシャル成長を行
えば、高純度かつδ関数的な急峻な分布を有するドーピ
ングが可能となる。選択エピタキシャル成長することに
より、表面に吸着された不純物29,210は選択エピ
タキシャル成長時の単結晶Siの格子中にはいりこんだ
状態となるため、拡散時の不純物の固溶限でドーピング
が制限されない。なお、50nmをこえる単結晶Siの
選択成長は、格子欠陥や歪みがゲート電極25の近傍で
発生するため好ましくない。
【0031】あるいは、上記Siの選択エピタキシャル
成長法を用いるかわりに、500℃で非晶質Siを全面
に堆積したあと、600℃で加熱し、単結晶上のみ非晶
質Siを選択的に結晶化し、非晶質Siのみを熱リン酸
などでエッチング除去することにより、吸着した不純物
29,210上にSi単結晶層を形成してもよい。
成長法を用いるかわりに、500℃で非晶質Siを全面
に堆積したあと、600℃で加熱し、単結晶上のみ非晶
質Siを選択的に結晶化し、非晶質Siのみを熱リン酸
などでエッチング除去することにより、吸着した不純物
29,210上にSi単結晶層を形成してもよい。
【0032】上記の方法により、接合深さ10nm,シ
ート抵抗2kΩ/□の浅いpn接合が形成でき、ゲート
長0.05μm のCMOSでゲート遅延時間10psの
高速回路動作を実現することができる。
ート抵抗2kΩ/□の浅いpn接合が形成でき、ゲート
長0.05μm のCMOSでゲート遅延時間10psの
高速回路動作を実現することができる。
【0033】なお本実施例では、不純物ソースとしてS
b原子29とB4H10 分子210を用いた場合について
説明したが、Sb原子のかわりにAs原子,P原子ある
いはSbH3 ,AsH3 ,PH3 を、B4H10分子のか
わりにB10H14,B20H16 などを用いてもよい。また
水素原子マスクの形成にエネルギ線源としてKrFエキ
シマレーザ光27を用いたが、他に紫外光,X線,電子
線を用いてもよい。
b原子29とB4H10 分子210を用いた場合について
説明したが、Sb原子のかわりにAs原子,P原子ある
いはSbH3 ,AsH3 ,PH3 を、B4H10分子のか
わりにB10H14,B20H16 などを用いてもよい。また
水素原子マスクの形成にエネルギ線源としてKrFエキ
シマレーザ光27を用いたが、他に紫外光,X線,電子
線を用いてもよい。
【0034】さらに、水素原子マスクを用いて不純物を
選択吸着するかわりに、Sb原子,As原子,P原子な
どの不純物を全面に吸着させたあと、これに上記のよう
なエネルギ線を照射して部分的に不純物を脱離させるこ
とにより、パターン状に加工し、これをB4H10,B10
H14 などのマスクとして使用する方法であってもよ
い。
選択吸着するかわりに、Sb原子,As原子,P原子な
どの不純物を全面に吸着させたあと、これに上記のよう
なエネルギ線を照射して部分的に不純物を脱離させるこ
とにより、パターン状に加工し、これをB4H10,B10
H14 などのマスクとして使用する方法であってもよ
い。
【0035】〈実施例3〉本発明の不純物層形成方法を
Si−CMOSFET の製造に適用した他の実施例について、
図5で説明する。まず、図5(a)に示すように、シリ
コン基板に2×1017/cm3程度のボロンを含み、深さ
3μmのpウエル層41,2×1017/cm3 程度のリン
を含み、深さ3μmのnウエル層42,厚さ300nm
の素子分離用酸化膜43,厚さ3.5〜5nm のゲート
酸化膜44を形成後、厚さ200nmの多結晶Siから
なるゲート電極45を形成した。なお、pウエル上の多
結晶Siはリンが1020/cm3以上,nウエル上の多結
晶Siはボロンが1020/cm3以上含まれている。また
SiO2膜401はゲート加工のために設けてある。ゲ
ート加工後、CVDSiO2 膜420を5nm堆積す
る。続いて、多結晶Si膜46を200nm堆積し
(b)、異方性エッチングにより、多結晶Siサイドウ
ォールスペーサ47に加工する(c)。つぎに、ホトレ
ジスト48をマスクに用いて、n−MOSFET形成領域にA
s(ヒ素)イオン49を30〜40keVで2×1015
/cm2,p−MOSFET形成領域にBF2イオン411を20
〜30keVで2×1015/cm2 イオン打ち込みした
(d,e)。つぎに図6に示すように、多結晶Siサイ
ドウォールスペーサ47をエッチング除去したあと、1
000℃,10秒の熱処理を行って、深いn型拡散層4
10,深いp型拡散層412を形成した(a)。そして
CVDSiO2 膜420を除去後に表面を再酸化し、5
nmの薄いSi酸化膜430を形成した(b)。
Si−CMOSFET の製造に適用した他の実施例について、
図5で説明する。まず、図5(a)に示すように、シリ
コン基板に2×1017/cm3程度のボロンを含み、深さ
3μmのpウエル層41,2×1017/cm3 程度のリン
を含み、深さ3μmのnウエル層42,厚さ300nm
の素子分離用酸化膜43,厚さ3.5〜5nm のゲート
酸化膜44を形成後、厚さ200nmの多結晶Siから
なるゲート電極45を形成した。なお、pウエル上の多
結晶Siはリンが1020/cm3以上,nウエル上の多結
晶Siはボロンが1020/cm3以上含まれている。また
SiO2膜401はゲート加工のために設けてある。ゲ
ート加工後、CVDSiO2 膜420を5nm堆積す
る。続いて、多結晶Si膜46を200nm堆積し
(b)、異方性エッチングにより、多結晶Siサイドウ
ォールスペーサ47に加工する(c)。つぎに、ホトレ
ジスト48をマスクに用いて、n−MOSFET形成領域にA
s(ヒ素)イオン49を30〜40keVで2×1015
/cm2,p−MOSFET形成領域にBF2イオン411を20
〜30keVで2×1015/cm2 イオン打ち込みした
(d,e)。つぎに図6に示すように、多結晶Siサイ
ドウォールスペーサ47をエッチング除去したあと、1
000℃,10秒の熱処理を行って、深いn型拡散層4
10,深いp型拡散層412を形成した(a)。そして
CVDSiO2 膜420を除去後に表面を再酸化し、5
nmの薄いSi酸化膜430を形成した(b)。
【0036】つぎに、図7に示すように、通常のホトレ
ジストプロセスによってp−MOSFET領域をホトレジスト
48でマスクし、n−MOSFET領域にのみAsイオン49
を10keV以下で注入し、浅いn型拡散層413を形
成した(a)。ホトレジストを除去したあと、Si3N4
膜を8nm堆積し、異方性エッチングにより、Si3N4
サイドウォールスペーサ431を形成した。つぎに表面
をフッ酸水溶液で洗浄し、ソース/ドレイン領域上の酸
化膜を除去した。これを水洗乾燥する工程で、n型拡散
層表面にのみ厚さ約1nmの自然酸化膜441が形成さ
れた。
ジストプロセスによってp−MOSFET領域をホトレジスト
48でマスクし、n−MOSFET領域にのみAsイオン49
を10keV以下で注入し、浅いn型拡散層413を形
成した(a)。ホトレジストを除去したあと、Si3N4
膜を8nm堆積し、異方性エッチングにより、Si3N4
サイドウォールスペーサ431を形成した。つぎに表面
をフッ酸水溶液で洗浄し、ソース/ドレイン領域上の酸
化膜を除去した。これを水洗乾燥する工程で、n型拡散
層表面にのみ厚さ約1nmの自然酸化膜441が形成さ
れた。
【0037】この試料を超高真空装置に導入し、基板温
度300℃でB10H14分子42を吸着させたところ、p
−MOS領域上のSi表面にのみボロンの吸着が認めら
れた(b)。
度300℃でB10H14分子42を吸着させたところ、p
−MOS領域上のSi表面にのみボロンの吸着が認めら
れた(b)。
【0038】つぎに、900℃,10秒の熱処理を行
い、Asを活性化するとともに、BをSi内部へ拡散さ
せ、浅いp型拡散層414を形成した(c)。つぎにS
i酸化膜421を200nm堆積し、異方性エッチング
により加工し、酸化膜サイドウォールスペーサ422を
形成する。最後に、全面にTiを30nm堆積し、熱処
理を行い、深い拡散層およびゲート電極の上部にチタン
シリサイド層423を形成した(d)。
い、Asを活性化するとともに、BをSi内部へ拡散さ
せ、浅いp型拡散層414を形成した(c)。つぎにS
i酸化膜421を200nm堆積し、異方性エッチング
により加工し、酸化膜サイドウォールスペーサ422を
形成する。最後に、全面にTiを30nm堆積し、熱処
理を行い、深い拡散層およびゲート電極の上部にチタン
シリサイド層423を形成した(d)。
【0039】以上により、接合深さ30nm,シート抵
抗2kΩ/□の浅接合が形成でき、ゲート長0.15μ
m のCMOSが短チャネル効果を起こさずに高速に動
作することを確認した。この方法では、B4H10 の選択
吸着現象を利用し、従来法に比べプロセスの一層の簡略
化を達成した。なおBソースとしてはB10H14,B20
H16などを用いてもよい。さらに、B吸着後厚さ2−
5nmのSiキャップ層をエピタキシ成長すると、Bが
固溶限をこえてSi結晶格子中に取り込まれる。その
後、900℃,10秒の熱処理を行ってから、Si層を
除去することで浅いp型拡散層部分の大幅な低抵抗化が
可能となった。また自然酸化膜のかわりに、水蒸気中で
の熱酸化法により、n型拡散層上に数nmの酸化膜を形
成し、他の部分に成長した薄い酸化膜をフッ酸水溶液で
エッチング除去する方法を利用してもよい。
抗2kΩ/□の浅接合が形成でき、ゲート長0.15μ
m のCMOSが短チャネル効果を起こさずに高速に動
作することを確認した。この方法では、B4H10 の選択
吸着現象を利用し、従来法に比べプロセスの一層の簡略
化を達成した。なおBソースとしてはB10H14,B20
H16などを用いてもよい。さらに、B吸着後厚さ2−
5nmのSiキャップ層をエピタキシ成長すると、Bが
固溶限をこえてSi結晶格子中に取り込まれる。その
後、900℃,10秒の熱処理を行ってから、Si層を
除去することで浅いp型拡散層部分の大幅な低抵抗化が
可能となった。また自然酸化膜のかわりに、水蒸気中で
の熱酸化法により、n型拡散層上に数nmの酸化膜を形
成し、他の部分に成長した薄い酸化膜をフッ酸水溶液で
エッチング除去する方法を利用してもよい。
【0040】
【発明の効果】本発明によれば微細なMOSFET用
の、浅い急峻な分布を有する接合などを、低温かつ少な
い工程数で実現することができる。したがって半導体の
歩留まり向上,製造期間短縮に効果がある。また本発明
の不純物層形成法によれば、低リーク電流のきわめて浅
い(<30nm)ソース/ドレイン接合を形成でき、ゲ
ート長0.15μm以下のCMOSFETの高速動作が可能とな
る。したがって半導体素子の高性能化にも効果がある。
の、浅い急峻な分布を有する接合などを、低温かつ少な
い工程数で実現することができる。したがって半導体の
歩留まり向上,製造期間短縮に効果がある。また本発明
の不純物層形成法によれば、低リーク電流のきわめて浅
い(<30nm)ソース/ドレイン接合を形成でき、ゲ
ート長0.15μm以下のCMOSFETの高速動作が可能とな
る。したがって半導体素子の高性能化にも効果がある。
【図1】本発明の不純物層形成方法の選択性を示すため
の、シリコンウェハ表面の模式図。
の、シリコンウェハ表面の模式図。
【図2】本発明の不純物層形成方法による一実施例の主
要工程を順に示した断面構造図。
要工程を順に示した断面構造図。
【図3】本発明の不純物層形成方法による一実施例の主
要工程を順に示した断面構造図。
要工程を順に示した断面構造図。
【図4】本発明の不純物形成方法による一実施例の図2
(e)に示した工程の後の処理工程を模式的に示した断
面構造図。
(e)に示した工程の後の処理工程を模式的に示した断
面構造図。
【図5】本発明の不純物形成方法による他の実施例の主
要工程を順に示した断面構造図。
要工程を順に示した断面構造図。
【図6】本発明の不純物形成方法による他の実施例の主
要工程を順に示した断面構造図。
要工程を順に示した断面構造図。
【図7】本発明の不純物形成方法による他の実施例の主
要工程を順に示した断面構造図。
要工程を順に示した断面構造図。
20…Si基板、21…pウエル層、22…nウエル
層、23…素子分離用酸化膜、24…ゲート酸化膜、2
5…ゲート電極、211…CVD酸化膜、212…nチ
ャネルFET用ソース/ドレイン、213…pチャネル
FET用ソース/ドレイン、314…単結晶Si膜、4
0…Si基板、41…pウエル層、42…nウエル層、
43…素子分離用酸化膜、44…ゲート酸化膜、45…
ゲート電極、46…多結晶Si膜、47…多結晶Siサ
イドウォールスペーサ、48…ホトレジスト、19…A
sイオン、410…深いn型拡散層、411…BF2 イ
オン、412…深いp型拡散層、413…浅いn型拡散
層、414…浅いp型拡散層、420…CVDSiO2
膜、421…Si酸化膜、422…酸化膜サイドウォー
ルスペーサ、423…シリサイド層、431…Si3N4
サイドウォールスペーサ。
層、23…素子分離用酸化膜、24…ゲート酸化膜、2
5…ゲート電極、211…CVD酸化膜、212…nチ
ャネルFET用ソース/ドレイン、213…pチャネル
FET用ソース/ドレイン、314…単結晶Si膜、4
0…Si基板、41…pウエル層、42…nウエル層、
43…素子分離用酸化膜、44…ゲート酸化膜、45…
ゲート電極、46…多結晶Si膜、47…多結晶Siサ
イドウォールスペーサ、48…ホトレジスト、19…A
sイオン、410…深いn型拡散層、411…BF2 イ
オン、412…深いp型拡散層、413…浅いn型拡散
層、414…浅いp型拡散層、420…CVDSiO2
膜、421…Si酸化膜、422…酸化膜サイドウォー
ルスペーサ、423…シリサイド層、431…Si3N4
サイドウォールスペーサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 入江 亮太郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山口 憲 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 村上 英一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 木村 紳一郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鯨井 裕 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
Claims (2)
- 【請求項1】ボロン原子を4個以上含むホウ水素化物分
子を、ボロン不純物ソースとして用いることを特徴とす
るボロン不純物層形成方法。 - 【請求項2】請求項1に記載のボロン不純物層形成方法
を用いて製造された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7148546A JPH097962A (ja) | 1995-06-15 | 1995-06-15 | ボロン不純物層形成方法およびそれを用いて製造された半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7148546A JPH097962A (ja) | 1995-06-15 | 1995-06-15 | ボロン不純物層形成方法およびそれを用いて製造された半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH097962A true JPH097962A (ja) | 1997-01-10 |
Family
ID=15455188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7148546A Pending JPH097962A (ja) | 1995-06-15 | 1995-06-15 | ボロン不純物層形成方法およびそれを用いて製造された半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH097962A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004027847A1 (ja) * | 2002-09-20 | 2004-04-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法、装置および素子 |
JP2014513416A (ja) * | 2011-03-31 | 2014-05-29 | 東京エレクトロン株式会社 | 固相拡散により極浅ドーピング領域を形成する方法 |
-
1995
- 1995-06-15 JP JP7148546A patent/JPH097962A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004027847A1 (ja) * | 2002-09-20 | 2004-04-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法、装置および素子 |
US7547619B2 (en) | 2002-09-20 | 2009-06-16 | Panasonic Corporation | Method of introducing impurity, device and element |
JP2014513416A (ja) * | 2011-03-31 | 2014-05-29 | 東京エレクトロン株式会社 | 固相拡散により極浅ドーピング領域を形成する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法 | |
JP2919254B2 (ja) | 半導体装置の製造方法および形成装置 | |
US5281552A (en) | MOS fabrication process, including deposition of a boron-doped diffusion source layer | |
US20120146113A1 (en) | Semiconductor device and method for fabricating the same | |
GB2296506A (en) | Fabricating salicide structure of cobalt disilicide from high-purity reproducible cobalt layer | |
EP0886308A2 (en) | Plasma nitridation of a silicon oxide film | |
US6812105B1 (en) | Ultra-thin channel device with raised source and drain and solid source extension doping | |
JPS61237422A (ja) | 半導体装置の製造方法 | |
US5296387A (en) | Method of providing lower contact resistance in MOS transistor structures | |
JP4150548B2 (ja) | 半導体装置の製造方法 | |
US5543356A (en) | Method of impurity doping into semiconductor | |
US20040129941A1 (en) | Amorphous and polycrystalline silicon nanolaminate | |
JP2988414B2 (ja) | 半導体装置の製造方法 | |
US6667197B1 (en) | Method for differential oxidation rate reduction for n-type and p-type materials | |
JPH097962A (ja) | ボロン不純物層形成方法およびそれを用いて製造された半導体装置 | |
JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
JPH08241984A (ja) | 半導体装置の製造方法 | |
JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
US6858503B1 (en) | Depletion to avoid cross contamination | |
JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
JPH03209834A (ja) | Mis型半導体装置の製造方法 | |
JPH07115137A (ja) | 半導体装置の製造方法 | |
JPH07183237A (ja) | 半導体への不純物導入方法及び装置 | |
JP3371600B2 (ja) | Misトランジスタの製造方法 | |
JPH03297148A (ja) | 半導体装置の製造方法 |