JPH097962A

JPH097962A - ボロン不純物層形成方法およびそれを用いて製造された半導体装置

Info

Publication number: JPH097962A
Application number: JP7148546A
Authority: JP
Inventors: Jiro Ushio; 二郎牛尾; Yoshiaki Takemura; 佳昭竹村; Takuya Maruizumi; ▲琢▼也丸泉; Ryotaro Irie; 亮太郎入江; Ken Yamaguchi; 憲山口; Hidekazu Murakami; 英一村上; Shinichiro Kimura; 紳一郎木村; Yutaka Kujirai; 裕鯨井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-06-15
Filing date: 1995-06-15
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】従来より浅くかつリーク電流の少ないｐ型不純
物層を低温かつ効率良く形成する。【構成】従来の分子層ドーピング法で用いられるＢ₂Ｈ₆
分子のかわりに、Ｂ₂Ｈ₆分子よりＢ原子数の多い、Ｂ₄
Ｈ₁₀，Ｂ₁₀Ｈ₁₄，Ｂ₂₀Ｈ₁₆などのホウ水素化物の分子
を、低温（室温〜５００℃）でＳｉ表面に吸着させる。【効果】低温かつ少ない工程で、浅くかつ低リークな接
合を形成でき、信頼性が高くかつ高性能なCMOSFET を効
率よく製造できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体製造プロセスのう
ち、ｐｎ接合を形成する不純物ドーピングプロセスにお
けるｐ型不純物層形成方法に係り、特に浅い接合を有す
る高濃度不純物層の形成に関する。

【０００２】

【従来の技術】半導体製造プロセスにおけるドーピング
プロセスでは、ｐｎ接合形成のためにイオン打ち込み法
が用いられてきた。これはボロンあるいはリンなどの不
純物原子を電離イオン化，電界をかけてシリコン基板に
衝突させて不純物原子の層を基板内に形成する方法であ
る。半導体をより高集積化，高速化するためにはｐｎ接
合の深さをさらに小さくする必要がある。その実現には
従来のイオン打ち込み法は使えず、他の方法、たとえば
不純物ガラスを用いた固相拡散法、あるいはボロンをｐ
型不純物として導入する場合は、メタホウ酸（ＨＢ
Ｏ₂），三酸化二ボロン（Ｂ₂Ｏ₃）やジボラン（Ｂ
₂Ｈ₆）の分子のシリコン基板表面への吸着を利用してボ
ロン不純物層を形成する分子層ドーピング法によらなけ
ればならない。

【０００３】ボロン不純物層形成を例に考えると、固相
拡散法はボロンガラス膜のＣＶＤによる基板への堆積，
加熱によるボロン不純物拡散，エッチングによるボロン
ガラスの除去、といったプロセスになる。それに比べ分
子層ドーピング法はプロセスが簡単で、ボロン化合物分
子の基板への吸着，加熱によるボロン不純物拡散、とい
うプロセスだけですむ。したがって生産効率の点で固相
拡散法より分子層ドーピング法の方がすぐれているとい
える。

【０００４】またＨＢＯ₂やＢ₂Ｈ₆は、水素あるいはア
ンチモン（Ｓｂ）などを吸着させたシリコン（Ｓｉ）表
面あるいは酸化シリコン（ＳｉＯ₂）表面と、清浄なＳ
ｉ表面の２種類の異なる表面への吸着量の違い（吸着選
択比）が大きい。この性質を用いて自己整合的にボロン
不純物層形成が可能である。すなわち分子層ドーピング
法によりプロセスの簡略化が可能である。この点でも分
子層ドーピング法は固相拡散法よりすぐれている。

【０００５】イオン打ち込み法および固相拡散法につい
ては、ＶＬＳＩ製造技術（徳山巍，橋本哲一編著，
日経ＢＰ社，１９８９年）に、Ｂ₂Ｈ₆分子を用いた分子
層ドーピング法については、半導体研究、第３４巻、
（１９９１年）第１４３頁から第１７４頁に述べられて
いる。またＢ₂Ｈ₆分子のシリコン基板表面への吸着現象
の実験的解析はジャーナル・オブ・アプライド・フィジ
ックス，第５９巻，第１２号，（１９８６年）第４０３
２頁から第４０３７頁（Journal of AppliedPhysics，
Ｖol.５９，Ｎo.１２(１９８６）PP.４０３２−４０３
７）に詳細に述べられている。

【０００６】

【発明が解決しようとする課題】上記Ｂ₂Ｈ₆分子を用い
た分子層ドーピング法では、Ｓｉ基板を６００℃以上に
加熱する必要がある。そのため基板上に形成されたボロ
ン不純物層は熱拡散し、基板と不純物層の境界のボロン
濃度の勾配がゆるやかになり、接合が深くなってしまう
という問題があった。またこの加熱処理のため、ボロン
不純物層に対してだけでなく、それまでに形成された基
板上の層構造全体にも熱がかかり、層間の拡散や熱応力
の発生などにより半導体としての特性劣化を引き起こし
ていた。

【０００７】またＢ₂Ｈ₆分子のＳｉ表面および酸化Ｓｉ
表面への吸着選択比は約１００であり、他のボロン不純
物ソースであるＨＢＯ₂やＢ₂Ｏ₃の選択比より大きい。
この吸着選択性を利用して自己整合的なボロン不純物層
形成を行う場合、吸着選択比が大きいほど最終的により
特性のすぐれた半導体が得られる。

【０００８】本発明は、従来の分子層ドーピング法にお
ける高温加熱処理によるボロンの熱拡散、およびシリコ
ン基板上の他の層構造への悪影響という問題を低減し
た、ボロン不純物層形成方法を提供することを目的とす
る。

【０００９】本発明は、異なる２種類の表面、すなわち
Ｓｉ表面とＳｉＯ₂表面、あるいはＳｉ表面と他の元素
が吸着したＳｉ表面への、ボロン化合物分子の吸着選択
比が、従来の分子層ドーピング法より大きいボロン不純
物層形成方法を提供することを目的とする。

【００１０】また本発明はそれらの方法により製造され
た、集積度が高く高速な半導体装置を提供することを目
的とする。

【００１１】

【課題を解決するための手段】Ｂ₂Ｈ₆分子よりボロン
（Ｂ）原子の数の多いホウ水素化物には、Ｂ₄Ｈ₁₀，
Ｂ₁₀Ｈ₁₄などがある。上記目標は、これらＢ₂Ｈ₆分子よ
りＢ原子数の多いホウ水素化物分子をボロン不純物ソー
スとして用い、Ｓｉ基板温度を室温〜５００℃としてホ
ウ水素化物分子をＳｉ表面に吸着させることにより達成
される。

【００１２】

【作用】従来のボロンの分子層ドーピング法は、主にＢ
₂Ｈ₆分子をボロン不純物ソースとして用いていた。温度
が６００℃以下の場合、吸着Ｂ原子は１原子層を形成す
るに至らず、６００℃を越える高温では、Ｂ₂Ｈ₆分子の
分解が起こり１原子層を越える量のＢ原子の堆積が可能
であることが知られている。また、高温でのＢ原子の堆
積はＳｉ表面とＳｉＯ₂表面の違いで選択性を示し、Ｓ
ｉＯ₂表面にはＳｉ表面の１００分の１の量しかＢ原子
は堆積しない。

【００１３】しかし、Ｂ₂Ｈ₆分子のＳｉ表面への吸着で
は、Ｂ₂Ｈ₆分子が持つＢ−Ｈ−Ｂの３中心２電子結合と
呼ばれる電子欠損結合が重要な役割をしていると推測さ
れる。すなわちこの電子の不足した結合に、Ｓｉ表面の
Ｓｉ原子のダングリングボンドの電子が移動して、安定
な化学吸着状態を生成できると考えられる。

【００１４】この推測を、高精度な密度汎関数法を用い
た量子化学計算により確認した。計算の結果、Ｂ₂Ｈ₆分
子とＳｉ表面モデルとの吸着エネルギーは約１.９ｅＶ
で、Ｂ₂Ｈ₆分子のＳｉ表面への吸着は室温でも容易に起
こり得ることを見いだした。一方、ＳｉＯ₂表面への吸
着エネルギーはほぼゼロであることから、Ｂ₂Ｈ₆分子の
３中心２電子結合がＳｉ表面への選択的な吸着の原因で
もあることがわかった。

【００１５】この計算結果から、高温で起こるとされる
Ｂ₂Ｈ₆分子の上記分解反応では、３中心２電子結合を持
ち、しかもＢ₂Ｈ₆分子よりＢ原子数の多い、より大きい
ホウ水素化物が生成すると推測した。３中心２電子結合
はＳｉ表面への選択的な吸着に必要であり、１分子あた
りのＢ原子数が大きければ１分子の吸着で多数のＢ原子
がＳｉ表面に吸着することになる。

【００１６】Ｂ₂Ｈ₆分子よりＢ原子数の多い、Ｂ
₄Ｈ₁₀，Ｂ₁₀Ｈ₁₄，Ｂ₂₀Ｈ₁₆などのホウ水素化物の分子
はこの条件を満たす。これらの分子はＢ−Ｂ−Ｂの３中
心２電子結合も含む。高温でＢ₂Ｈ₆分子から生成すると
考えられる、これらのホウ水素化物をボロン不純物ソー
スとして用いた低温プロセスによれば、高温でＢ₂Ｈ₆分
子を用いた場合と同様の分子層ドーピングが可能と考え
た。

【００１７】上記のホウ水素化物を用いた実験を行った
ところ、従来より低温（室温〜500℃）で１原子層を越
える量のＢ原子がＳｉ表面に堆積することを確認するこ
とができた。しかもＳｉＯ₂表面あるいはＳｂなど他の
分子が吸着したＳｉ表面上に、Ｂ原子はほとんど堆積せ
ず堆積が選択的であること、またこの選択性がＢ₂Ｈ₆分
子を用いた従来の分子層ドーピング法より数倍高いこと
もわかった。

【００１８】

【実施例】

〈実施例１〉Ｂ₄Ｈ₁₀あるいはＢ₁₀Ｈ₁₄などを用いた本
発明の不純物層形成方法によれば、Ｓｂ，Ａｓ，Ｐなど
の１原子層で覆われたＳｉ表面に不純物ソースが吸着し
ない性質を利用した、自己整合的なボロン不純物層形成
が低温で可能であることを、実施例をもとに説明する。
図１（ａ）に示すように、シリコンウェハ上に、一例と
してＳｂ原子で覆ったＳｂマスクの部分ＡＡ部（斜線
部）と、Ｓｂ原子で覆われない矩形状領域ＢＢ部とを形
成したシリコンウェハ表面に対し、たとえばＢ₄Ｈ₁₀分
子を供給した場合のオージェ電子スペクトルを測定し
た。ＡＡ部とＢＢ部のそれぞれのオージェ電子スペクト
ル強度から、ＳｂマスクのあるＡＡ部ではＳｂ原子は検
出されたが、Ｂ原子は検出されなかったのに対し、Ｓｂ
マスクのないＢＢ部ではＢ原子が検出された。すなわち
ＳｂマスクのないＳｉ表面部分にだけＢ原子の吸着が行
われる。これを用いれば、Ｓｂのない領域に自己整合的
にＢ原子を吸着させることができる。なおＡＡ部および
ＢＢ部でＳｉ原子のオージェ電子スペクトルが検出され
なかったのはもちろんである。

【００１９】さらに厚さ０.５ｎｍ以下の極薄酸化膜上
にも上記の不純物が吸着しない類似現象がある。これを
図１（ｂ）により説明する。図１（ｂ）は、表面を極薄
酸化膜で覆った極薄酸化膜マスク部ＣＣ部（斜線部）と
極薄酸化膜で覆われない極薄酸化膜マスクのないＤＤ部
とを形成したシリコンウェハ表面である。これに対して
不純物としてＢ₄Ｈ₁₀を供給した場合のオージェ電子ス
ペクトルを測定した。ＣＣ部およびＤＤ部のそれぞれの
オージェ電子スペクトルから、極薄酸化膜マスクのある
ＣＣ部では酸素（Ｏ）原子およびＳｉ原子は検出された
がＢ原子は感度を４倍にしても検出されなかった。これ
に対して極薄酸化膜マスクのないＤＤ部ではＢ原子が検
出された。

【００２０】さらに感度を上げてオージェ電子スペクト
ルを測定し、ＡＡ部とＢＢ部におけるＢ原子のスペクト
ルの強度比、およびＣＣ部とＤＤ部のＢ原子スペクトル
の強度比を求めた。その結果、どちらの強度比も従来の
Ｂ₂Ｈ₆分子を用いた場合の強度比（約１００）の数倍で
あることがわかった。したがって、本発明の不純物形成
方法によれば、従来より選択性の高い自己整合的なボロ
ン不純物層の形成が可能である。

【００２１】〈実施例２〉図２を用いて、本発明の不純
物層形成方法をＳｉ−ＣＭＯＳの製造に適用した一実施
例について説明する。図２（ａ）においてＳｉ基板２０
にｐウエル層２１およびｎウエル層２２を形成後、ＬＯ
ＣＯＳ酸化を行い素子分離用酸化領域２３を形成する。
つぎにゲート酸化膜２４およびシリサイドゲート電極２
５を形成後、Ｓｉ基板２０を、たとえばアンモニア水と
過酸化水素水の混合溶液により化学洗浄する。さらに、
フッ酸水溶液中で自然酸化膜除去を行うことによって、
Ｓｉ基板２０の表面を水素原子２６で終端した状態にす
る。

【００２２】つぎに、図２（ｂ）に示すように、石英製
レチクル２８を通してＫｒＦエキシマレーザ光２７を照
射する。このＫｒＦエキシマレーザ光２７を照射すると
きは、Ｓｉ表面が酸化しないように超高真空中または高
純度窒素中で照射する。このとき、レチクル２８の透明
部分を透過してＫｒＦエキシマレーザ光２７が照射され
た部分は水素原子２６が脱離除去されるけれども、斜線
で示したレチクル２８の遮光部分に対向する表面は、Ｋ
ｒＦエキシマレーザ光２７が照射されないので、水素原
子２６が残留する。

【００２３】つぎに、図３（ａ）に示すように、Ｓｂ原
子２９を数原子層，Ｓｉ表面に選択吸着させた。これは
ＫｒＦエキシマレーザ光１７を照射したＳｉ基板２０を
後述するように、そのまま大気にさらすことなく超高真
空室内へ導入し、クヌーセンセルから蒸発量をシャッタ
の開閉により制御して所要量のＳｂ原子２９の吸着を行
う。図中ではわかりやすくするために、Ｓｂ原子（ある
いはＳｂ２，Ｓｂ４分子）２９を○印で表し、２原子層
とした。Ｓｉ表面の９９％をＳｂ原子で覆い尽くすに
は、４原子層以上必要である。Ｓｉ基板２０の温度（以
下、基板温度と称する）は、水素原子２６が脱離しない
５００℃以下とする。ただしＳｉ上にも若干のＳｂ原子
の吸着が認められるため、基板温度を３５０℃とするこ
とにより、この水素終端したＳｉ上へのＳｂ吸着量を清
浄Ｓｉ表面に吸着する量の１／500以下とすることがで
きる。したがって、基板温度は３５０〜５００℃の範囲
が好ましい。

【００２４】続いて、図３（ｂ）に示すように、基板温
度を６００〜７００℃にしてＳｉ表面と結合している１
原子層分のＳｂ原子２９のみを残す。このとき、残留し
ていた水素原子２６で構成された水素マスクも脱離除去
される。

【００２５】つぎに、Ｂ₄Ｈ₁₀分子２１０を導入して図
３（ｃ）に示すように、表面に吸着させる。図中ではわ
かりやすくするために、Ｂ₄Ｈ₁₀分子２１０を水素原子
２６より少し大きな●印で表した。Ｂ₄Ｈ₁₀分子２１０
の吸着は、基板温度３００℃でＳｂ原子２９のない領域
にのみ選択的に生じる。すなわちＳｂ原子層パターンに
対して自己整合的にＢ₄Ｈ₁₀分子層パターンを形成する
ことができる。

【００２６】最後に、図３（ｄ）に示すように、ＣＶＤ
酸化膜２１１を基板温度６００℃以下で堆積し、窒素中
でドライブイン拡散を、たとえば９００℃，１０秒間程
度行うことにより、ｎチャネルＦＥＴソース／ドレイン
２１２、およびｐチャネルＦＥＴ用ソース／ドレイン２
１３が同時に形成される。

【００２７】本実施例によれば、従来の不純物導入方法
に比べて工程の低温化が可能である。またソース／ドレ
イン形成工程数は、従来のホトレジスト工程およびイオ
ン打ち込み工程などを用いる不純物導入方法に比べて、
半分に削減される。また、接合深さ２０ｎｍ，シート抵
抗５ｋΩ／□の浅いｐｎ接合が形成できるので、ゲート
長０.１５μｍのＣＭＯＳの高速動作を実現できる。さ
らに、この不純物導入プロセスはホトレジストをまった
く用いない、クリーンかつオールドライの真空一貫プロ
セスであるため、歩留り向上，製造期間短縮の効果があ
る。

【００２８】また、水素マスクはＳｉ表面を汚染する問
題がない点でも、ホトレジスト工程を使う従来のイオン
打ち込み法や固相拡散法に比べて、微細パターンが要求
される浅接合形成プロセスに適している。

【００２９】また、さらにゲート長０.１μｍ以下の微
細なＣＭＯＳにおいては、接合深さ１０ｎｍ以下が必要
となる。この場合、シート抵抗５ｋΩ／□以下を実現す
るためには、拡散時の不純物の固溶限でドーピング量が
制限されるドライブイン拡散法は好ましくない。

【００３０】この場合、図４に示すように、吸着した不
純物のＳｂ原子２９およびＢ₄Ｈ₁₀分子２１０上に選択
エピタキシャル成長法を用いた単結晶Ｓｉ膜３１４を、
たとえば５〜５０ｎｍ程度成長させればよい。ここで、
図４は、図３（ｃ）で説明した次の工程の断面図であ
る。特に、超高真空（ＵＨＶ）ＣＶＤ法を用いて、基板
温度６００℃程度でＳｉの選択エピタキシャル成長を行
えば、高純度かつδ関数的な急峻な分布を有するドーピ
ングが可能となる。選択エピタキシャル成長することに
より、表面に吸着された不純物２９，２１０は選択エピ
タキシャル成長時の単結晶Ｓｉの格子中にはいりこんだ
状態となるため、拡散時の不純物の固溶限でドーピング
が制限されない。なお、５０ｎｍをこえる単結晶Ｓｉの
選択成長は、格子欠陥や歪みがゲート電極２５の近傍で
発生するため好ましくない。

【００３１】あるいは、上記Ｓｉの選択エピタキシャル
成長法を用いるかわりに、５００℃で非晶質Ｓｉを全面
に堆積したあと、６００℃で加熱し、単結晶上のみ非晶
質Ｓｉを選択的に結晶化し、非晶質Ｓｉのみを熱リン酸
などでエッチング除去することにより、吸着した不純物
２９，２１０上にＳｉ単結晶層を形成してもよい。

【００３２】上記の方法により、接合深さ１０ｎｍ，シ
ート抵抗２ｋΩ／□の浅いｐｎ接合が形成でき、ゲート
長０.０５μｍのＣＭＯＳでゲート遅延時間１０ｐｓの
高速回路動作を実現することができる。

【００３３】なお本実施例では、不純物ソースとしてＳ
ｂ原子２９とＢ₄Ｈ₁₀分子２１０を用いた場合について
説明したが、Ｓｂ原子のかわりにＡｓ原子，Ｐ原子ある
いはＳｂＨ₃，ＡｓＨ₃，ＰＨ₃を、Ｂ₄Ｈ₁₀分子のか
わりにＢ₁₀Ｈ₁₄，Ｂ₂₀Ｈ₁₆などを用いてもよい。また
水素原子マスクの形成にエネルギ線源としてＫｒＦエキ
シマレーザ光２７を用いたが、他に紫外光，Ｘ線，電子
線を用いてもよい。

【００３４】さらに、水素原子マスクを用いて不純物を
選択吸着するかわりに、Ｓｂ原子，Ａｓ原子，Ｐ原子な
どの不純物を全面に吸着させたあと、これに上記のよう
なエネルギ線を照射して部分的に不純物を脱離させるこ
とにより、パターン状に加工し、これをＢ₄Ｈ₁₀，Ｂ₁₀
Ｈ₁₄などのマスクとして使用する方法であってもよ
い。

【００３５】〈実施例３〉本発明の不純物層形成方法を
Ｓｉ−CMOSFET の製造に適用した他の実施例について、
図５で説明する。まず、図５（ａ）に示すように、シリ
コン基板に２×１０¹⁷／cm³程度のボロンを含み、深さ
３μｍのｐウエル層４１，２×１０¹⁷／cm³程度のリン
を含み、深さ３μｍのｎウエル層４２，厚さ３００ｎｍ
の素子分離用酸化膜４３，厚さ３.５〜５ｎｍのゲート
酸化膜４４を形成後、厚さ２００ｎｍの多結晶Ｓｉから
なるゲート電極４５を形成した。なお、ｐウエル上の多
結晶Ｓｉはリンが１０²⁰／cm³以上，ｎウエル上の多結
晶Ｓｉはボロンが１０²⁰／cm³以上含まれている。また
ＳｉＯ₂膜４０１はゲート加工のために設けてある。ゲ
ート加工後、ＣＶＤＳｉＯ₂膜４２０を５ｎｍ堆積す
る。続いて、多結晶Ｓｉ膜４６を２００ｎｍ堆積し
（ｂ）、異方性エッチングにより、多結晶Ｓｉサイドウ
ォールスペーサ４７に加工する（ｃ）。つぎに、ホトレ
ジスト４８をマスクに用いて、ｎ−MOSFET形成領域にＡ
ｓ（ヒ素）イオン４９を３０〜４０ｋｅＶで２×１０¹⁵
／cm²，ｐ−MOSFET形成領域にＢＦ₂イオン４１１を２０
〜３０ｋｅＶで２×１０¹⁵／cm²イオン打ち込みした
（ｄ，ｅ）。つぎに図６に示すように、多結晶Ｓｉサイ
ドウォールスペーサ４７をエッチング除去したあと、１
０００℃，１０秒の熱処理を行って、深いｎ型拡散層４
１０，深いｐ型拡散層４１２を形成した（ａ）。そして
ＣＶＤＳｉＯ₂膜４２０を除去後に表面を再酸化し、５
ｎｍの薄いＳｉ酸化膜４３０を形成した（ｂ）。

【００３６】つぎに、図７に示すように、通常のホトレ
ジストプロセスによってｐ−MOSFET領域をホトレジスト
４８でマスクし、ｎ−MOSFET領域にのみＡｓイオン４９
を１０ｋｅＶ以下で注入し、浅いｎ型拡散層４１３を形
成した（ａ）。ホトレジストを除去したあと、Ｓｉ₃Ｎ₄
膜を８ｎｍ堆積し、異方性エッチングにより、Ｓｉ₃Ｎ₄
サイドウォールスペーサ４３１を形成した。つぎに表面
をフッ酸水溶液で洗浄し、ソース／ドレイン領域上の酸
化膜を除去した。これを水洗乾燥する工程で、ｎ型拡散
層表面にのみ厚さ約１ｎｍの自然酸化膜４４１が形成さ
れた。

【００３７】この試料を超高真空装置に導入し、基板温
度３００℃でＢ₁₀Ｈ₁₄分子４２を吸着させたところ、ｐ
−ＭＯＳ領域上のＳｉ表面にのみボロンの吸着が認めら
れた（ｂ）。

【００３８】つぎに、９００℃，１０秒の熱処理を行
い、Ａｓを活性化するとともに、ＢをＳｉ内部へ拡散さ
せ、浅いｐ型拡散層４１４を形成した（ｃ）。つぎにＳ
ｉ酸化膜４２１を２００ｎｍ堆積し、異方性エッチング
により加工し、酸化膜サイドウォールスペーサ４２２を
形成する。最後に、全面にＴｉを３０ｎｍ堆積し、熱処
理を行い、深い拡散層およびゲート電極の上部にチタン
シリサイド層４２３を形成した（ｄ）。

【００３９】以上により、接合深さ３０ｎｍ，シート抵
抗２ｋΩ／□の浅接合が形成でき、ゲート長０.１５μ
ｍのＣＭＯＳが短チャネル効果を起こさずに高速に動
作することを確認した。この方法では、Ｂ₄Ｈ₁₀の選択
吸着現象を利用し、従来法に比べプロセスの一層の簡略
化を達成した。なおＢソースとしてはＢ₁₀Ｈ₁₄，Ｂ_２０
Ｈ_１６などを用いてもよい。さらに、Ｂ吸着後厚さ２−
５ｎｍのＳｉキャップ層をエピタキシ成長すると、Ｂが
固溶限をこえてＳｉ結晶格子中に取り込まれる。その
後、９００℃，１０秒の熱処理を行ってから、Ｓｉ層を
除去することで浅いｐ型拡散層部分の大幅な低抵抗化が
可能となった。また自然酸化膜のかわりに、水蒸気中で
の熱酸化法により、ｎ型拡散層上に数ｎｍの酸化膜を形
成し、他の部分に成長した薄い酸化膜をフッ酸水溶液で
エッチング除去する方法を利用してもよい。

【００４０】

【発明の効果】本発明によれば微細なＭＯＳＦＥＴ用
の、浅い急峻な分布を有する接合などを、低温かつ少な
い工程数で実現することができる。したがって半導体の
歩留まり向上，製造期間短縮に効果がある。また本発明
の不純物層形成法によれば、低リーク電流のきわめて浅
い（＜３０ｎｍ）ソース／ドレイン接合を形成でき、ゲ
ート長０.１５μｍ以下のCMOSFETの高速動作が可能とな
る。したがって半導体素子の高性能化にも効果がある。

【図面の簡単な説明】

【図１】本発明の不純物層形成方法の選択性を示すため
の、シリコンウェハ表面の模式図。

【図２】本発明の不純物層形成方法による一実施例の主
要工程を順に示した断面構造図。

【図３】本発明の不純物層形成方法による一実施例の主
要工程を順に示した断面構造図。

【図４】本発明の不純物形成方法による一実施例の図２
（ｅ）に示した工程の後の処理工程を模式的に示した断
面構造図。

【図５】本発明の不純物形成方法による他の実施例の主
要工程を順に示した断面構造図。

【図６】本発明の不純物形成方法による他の実施例の主
要工程を順に示した断面構造図。

【図７】本発明の不純物形成方法による他の実施例の主
要工程を順に示した断面構造図。

【符号の説明】

２０…Ｓｉ基板、２１…ｐウエル層、２２…ｎウエル
層、２３…素子分離用酸化膜、２４…ゲート酸化膜、２
５…ゲート電極、２１１…ＣＶＤ酸化膜、２１２…ｎチ
ャネルＦＥＴ用ソース／ドレイン、２１３…ｐチャネル
ＦＥＴ用ソース／ドレイン、３１４…単結晶Ｓｉ膜、４
０…Ｓｉ基板、４１…ｐウエル層、４２…ｎウエル層、
４３…素子分離用酸化膜、４４…ゲート酸化膜、４５…
ゲート電極、４６…多結晶Ｓｉ膜、４７…多結晶Ｓｉサ
イドウォールスペーサ、４８…ホトレジスト、１９…Ａ
ｓイオン、４１０…深いｎ型拡散層、４１１…ＢＦ₂イ
オン、４１２…深いｐ型拡散層、４１３…浅いｎ型拡散
層、４１４…浅いｐ型拡散層、４２０…ＣＶＤＳｉＯ₂
膜、４２１…Ｓｉ酸化膜、４２２…酸化膜サイドウォー
ルスペーサ、４２３…シリサイド層、４３１…Ｓｉ₃Ｎ₄
サイドウォールスペーサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者入江亮太郎東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者山口憲東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者村上英一東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者木村紳一郎東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者鯨井裕東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】ボロン原子を４個以上含むホウ水素化物分
子を、ボロン不純物ソースとして用いることを特徴とす
るボロン不純物層形成方法。
【請求項２】請求項１に記載のボロン不純物層形成方法
を用いて製造された半導体装置。