CN104282556B - 双极型晶体管发射极的掺杂方法 - Google Patents
双极型晶体管发射极的掺杂方法 Download PDFInfo
- Publication number
- CN104282556B CN104282556B CN201410283312.8A CN201410283312A CN104282556B CN 104282556 B CN104282556 B CN 104282556B CN 201410283312 A CN201410283312 A CN 201410283312A CN 104282556 B CN104282556 B CN 104282556B
- Authority
- CN
- China
- Prior art keywords
- source
- bipolar transistor
- wafer
- emitter
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000010422 painting Methods 0.000 claims abstract description 41
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims abstract description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000000873 masking effect Effects 0.000 claims abstract description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 14
- 239000011574 phosphorus Substances 0.000 claims abstract description 14
- 229910019213 POCl3 Inorganic materials 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 238000001548 drop coating Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 235000015110 jellies Nutrition 0.000 description 1
- 239000008274 jelly Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明提供一种双极型晶体管发射极的掺杂方法，包括步骤：提供发射极待掺杂的双极型晶体管，该双极型晶体管制作于一晶圆上，待掺杂的发射极的位置上方覆盖有掩蔽层，打开掩蔽层的窗口，露出待掺杂的发射极的位置；采用涂胶设备在晶圆上滴涂磷源后旋转涂布，形成一定厚度的第一涂源层，并测量第一涂源层的厚度；将完成了第一次涂源步骤后的晶圆静置0.5～4小时；再次采用涂胶设备在晶圆上滴涂磷源后旋转涂布，形成一定厚度的第二涂源层，并测量第二涂源层的厚度；将完成了第二次涂源步骤后的晶圆在一定时间间隔内进行三氯氧磷的掺杂工艺。本发明能够改善双极型晶体管发射极的微观源分布均匀性，提高模拟器件的相互匹配性和增加成品率。
Description
技术领域
本发明涉及半导体制造技术领域，具体来说，本发明涉及一种双极型晶体管发射极的掺杂方法，用于改善发射极的微观源分布均匀性。
背景技术
目前，半导体双极型晶体管工艺多采用涂源(即磷源，一种供应磷掺杂的胶状物)加三氯氧磷(POCL3)作炉管推进的方式形成发射极，可以满足大多数双极型晶体管发射极的形成。然而，对于有些产品，由于对多个晶体管的输出电压做比较，对晶体管的匹配度要求很高，因此对于该产品的成品率改善上，一直以来都是问题。由于修改产品设计需要的时间和验证周期很长，往往在设计改变验证完后市场对这类产品的需求已经发生变化，因此如何在工艺上优化来支持这一类产品良率的改善是一个重要的难题。
在现有技术中，由于模拟器件电路需要极强的匹配性，而由于一次涂源加三氯氧磷的掺杂方式中涂源工艺的局限性(比如涂源设备的因素制约)，在微观源的分布均匀性上无法实现很好的均匀性。在产品的实效图形中，可以发现由于晶圆片内不同区域的电阻差别(相差6％)导致晶体管输出电压不同从而使得器件失效。
发明内容
本发明所要解决的技术问题是提供一种双极型晶体管发射极的掺杂方法，能够改善发射极的微观源分布均匀性，提高模拟器件的相互匹配性和增加成品率。
为解决上述技术问题，本发明提供一种双极型晶体管发射极的掺杂方法，包括步骤：
发射极窗口打开步骤：提供发射极待掺杂的双极型晶体管，所述双极型晶体管制作于一晶圆上，待掺杂的所述发射极的位置上方覆盖有掩蔽层，打开所述掩蔽层的窗口，露出待掺杂的所述发射极的位置；
第一次涂源步骤：采用涂胶设备在所述晶圆上滴涂磷源后旋转涂布，形成一定厚度的第一涂源层，并测量所述第一涂源层的厚度；
静置步骤：将完成了所述第一次涂源步骤后的所述晶圆静置0.5～4小时；
第二次涂源步骤：再次采用涂胶设备在所述晶圆上滴涂磷源后旋转涂布，形成一定厚度的第二涂源层，并测量所述第二涂源层的厚度；
三氯氧磷掺杂步骤：将完成了所述第二次涂源步骤后的所述晶圆在一定时间间隔内进行三氯氧磷的掺杂工艺。
可选地，在所述第一次涂源步骤中，所述第一涂源层的厚度为2550～3150埃。
可选地，在所述第二次涂源步骤中，所述第二涂源层的厚度也为2550～3150埃。
可选地，在所述三氯氧磷掺杂步骤中，所述时间间隔为3～5小时。
可选地，所述掩蔽层的材质为二氧化硅层，打开所述掩蔽层的窗口系采用湿法刻蚀法。
与现有技术相比，本发明具有以下优点：
本发明通过增加第二次涂源的工序实现了某些需要很高相互匹配度的特殊器件(模拟器件)的发射极微观源分布的均匀性改善，优化了其成品率。
另外，本发明通过在第一次涂源后静置0.5～4小时再进行第二次涂源，克服了两次涂源后在晶圆表面产生发花的现象，以及第二次涂源后出现的部分区域厚度差别的问题，能够通过质量验收。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1为本发明一个实施例的双极型晶体管发射极的掺杂方法的流程示意图；
图2至图4为本发明一个实施例的双极型晶体管发射极采用两次涂源掺杂的剖面工艺流程图；
图5为现有技术中的一个双极型晶体管发射极采用一次涂源步骤后采用原子力显微镜表征上看到的涂源层的厚度差异；
图6为本发明一个实施例的双极型晶体管发射极采用两次涂源步骤后采用原子力显微镜表征上看到的涂源层的厚度差异。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。
图1为本发明一个实施例的双极型晶体管发射极的掺杂方法的流程示意图；图2至图4为本发明一个实施例的双极型晶体管发射极采用两次涂源掺杂的剖面工艺流程图。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。
请参见图1并结合图2至图4所示，该双极型晶体管发射极的掺杂方法主要包括如下工序：
首先执行发射极窗口打开步骤S101：提供发射极201待掺杂(尚未掺杂，故用虚线表示)的双极型晶体管(尚未制作完成)，双极型晶体管制作于一晶圆(未图示)上。待掺杂的发射极201的位置除了横向扩散(Latteral Diffusion)区域外，与该双极型晶体管的基极202部分重叠。待掺杂的该发射极201的位置上方覆盖有掩蔽层203，打开掩蔽层203的窗口204，露出待掺杂的发射极201的位置，如图2所示。在本实施例中，该掩蔽层203的材质可以为二氧化硅层，而打开该掩蔽层203的窗口204可以采用本领域公知的湿法刻蚀法。
接着执行第一次涂源步骤S102：采用涂胶设备在晶圆上滴涂磷源后旋转涂布，形成一定厚度的第一涂源层205，如图3所示，并测量第一涂源层205的厚度。在本实施例中，该第一涂源层205的厚度可以为2550～3150埃，优选2850埃。
然后执行静置步骤S103：将完成了第一次涂源步骤后的晶圆静置0.5～4小时。
再执行第二次涂源步骤S104：再次采用涂胶设备在晶圆上滴涂磷源后旋转涂布，形成一定厚度的第二涂源层206，如图4所示，并测量第二涂源层206的厚度。在本实施例中，该第二涂源层206的厚度也可以为2550～3150埃，优选2850埃。
最后执行三氯氧磷掺杂步骤S105：将完成了第二次涂源步骤后的晶圆在一定时间间隔内进行加三氯氧磷(POCL3)的掺杂工艺，形成发射极。在本实施例中，该时间间隔可以为3～5小时，优选4小时。
本发明的创作思路是：通常本领域技术人员会通过调节涂源设备的转速来改变涂源层厚度，以期获得更好的均匀性。可是，由于如背景技术部分所述的6％的电阻值差异会导致输出电压不匹配，从而引起器件失效。因此，如果仅通过对涂源设备进行转速微调，只能临时缓解这种缺陷，治标不治本。往往在好了一段时间后，又会出现类似问题。
从图3也可以看作一次涂源后整个双极型晶体管器件的截面示意图。由于旋转涂布在一个方向上的源会比另一个方向的源在厚度上有差别，从而导致参数上的差异。图5为现有技术中的一个双极型晶体管发射极采用一次涂源步骤后采用原子力显微镜(AFM)表征上可以看到的涂源层相对于基准(掩蔽层表面)的厚度的差异(10％以内)。
为了解决片内涂源厚度均匀性问题，本发明尝试引入两次涂源的方法。但是由于涂源两次很容易发生表面发花的现象，无法通过质量验收。另外，由于第一次涂源之后，晶圆表面已经覆盖有磷源，如果表面磷源发生固化，在第二次涂源后晶圆表面会出现部分区域的厚度差别问题。因此，本领域技术人员往往认为两次涂源也无法改善涂源分布均匀性，相反还会带来更多新的难以克服的问题，即本发明之前的本领域技术中不会有人想到坚持采用两次涂源来解决这个问题。但是，本发明除了坚定采用两次涂源的方法来改善涂源厚度均匀性乃至掺杂微观源分布均匀性的问题，而且通过实验发现了在第一次涂源后控制在0.5小时到4小时内进行第二次涂源能解决表面发花、厚度差别等一系列问题。
图6为本发明一个实施例的双极型晶体管发射极采用两次涂源步骤后采用原子力显微镜表征上可以看到的涂源层相对于基准(掩蔽层表面)的厚度的差异。通过比较图5和图6，可以发现，使用本发明的方法可以有效改善涂源层的厚度差异，为提高发射极掺杂的微观源分布均匀性打下了基础。
本发明通过增加第二次涂源的工序实现了某些需要很高相互匹配度的特殊器件(模拟器件)的发射极微观源分布的均匀性改善，优化了其成品率。
另外，本发明通过在第一次涂源后静置0.5～4小时再进行第二次涂源，克服了两次涂源后在晶圆表面产生发花的现象，以及第二次涂源后出现的部分区域厚度差别的问题，能够通过质量验收。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
Claims (5)
1.一种双极型晶体管发射极的掺杂方法，包括步骤：
发射极窗口打开步骤：提供发射极待掺杂的双极型晶体管，所述双极型晶体管制作于一晶圆上，待掺杂的所述发射极的位置上方覆盖有掩蔽层，打开所述掩蔽层的窗口，露出待掺杂的所述发射极的位置；
第一次涂源步骤：采用涂胶设备在所述晶圆上滴涂磷源后旋转涂布，形成一定厚度的第一涂源层，并测量所述第一涂源层的厚度；
静置步骤：将完成了所述第一次涂源步骤后的所述晶圆静置0.5～4小时；
第二次涂源步骤：再次采用涂胶设备在所述晶圆上滴涂磷源后旋转涂布，形成一定厚度的第二涂源层，并测量所述第二涂源层的厚度；
三氯氧磷掺杂步骤：将完成了所述第二次涂源步骤后的所述晶圆在一定时间间隔内进行三氯氧磷的掺杂工艺。
2.根据权利要求1所述的双极型晶体管发射极的掺杂方法，其特征在于，在所述第一次涂源步骤中，所述第一涂源层的厚度为2550～3150埃。
3.根据权利要求2所述的双极型晶体管发射极的掺杂方法，其特征在于，在所述第二次涂源步骤中，所述第二涂源层的厚度也为2550～3150埃。
4.根据权利要求3所述的双极型晶体管发射极的掺杂方法，其特征在于，在所述三氯氧磷掺杂步骤中，所述时间间隔为3～5小时。
5.根据权利要求4所述的双极型晶体管发射极的掺杂方法，其特征在于，所述掩蔽层的材质为二氧化硅层，打开所述掩蔽层的窗口系采用湿法刻蚀法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410283312.8A CN104282556B (zh) | 2014-06-23 | 2014-06-23 | 双极型晶体管发射极的掺杂方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410283312.8A CN104282556B (zh) | 2014-06-23 | 2014-06-23 | 双极型晶体管发射极的掺杂方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282556A CN104282556A (zh) | 2015-01-14 |
| CN104282556B true CN104282556B (zh) | 2017-06-23 |
Family
ID=52257337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410283312.8A Active CN104282556B (zh) | 2014-06-23 | 2014-06-23 | 双极型晶体管发射极的掺杂方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282556B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104834033B (zh) * | 2015-04-10 | 2017-05-10 | 北京空间机电研究所 | 一种光学元件用透明衍射薄膜的旋涂制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195885A (zh) * | 1997-04-09 | 1998-10-14 | Lg半导体株式会社 | 半导体器件的制造方法 |
| CN102386280A (zh) * | 2009-02-05 | 2012-03-21 | Snt能源技术有限公司 | 制备太阳能电池上的选择性发射极的方法中使用的扩散设备 |
| CN103477419A (zh) * | 2011-03-31 | 2013-12-25 | 东京毅力科创株式会社 | 用于通过固相扩散形成超浅掺杂区域的方法 |
-
2014
- 2014-06-23 CN CN201410283312.8A patent/CN104282556B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195885A (zh) * | 1997-04-09 | 1998-10-14 | Lg半导体株式会社 | 半导体器件的制造方法 |
| CN102386280A (zh) * | 2009-02-05 | 2012-03-21 | Snt能源技术有限公司 | 制备太阳能电池上的选择性发射极的方法中使用的扩散设备 |
| CN103477419A (zh) * | 2011-03-31 | 2013-12-25 | 东京毅力科创株式会社 | 用于通过固相扩散形成超浅掺杂区域的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 《浅析影响合金型二极管正向压降的因素》;唐文斌;《科学与财富》;20131231(第8期);第225页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282556A (zh) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219228B (zh) | 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法 | |
| CN103365124B (zh) | 曝光对准方法 | |
| CN104808377B (zh) | 显示对位标记位置的方法，阵列基板及其制备方法 | |
| CN106816410B (zh) | 阵列基板及其制作方法 | |
| CN104362156A (zh) | 一种显示基板、其测试方法及制备方法 | |
| CN108198820B (zh) | 一种阵列基板及其制备方法 | |
| CN105118807B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN104091767B (zh) | 离子注入的监控方法 | |
| CN103926809B (zh) | 一种基板的制备方法 | |
| CN103869518B (zh) | 液晶显示器的制造方法及其产品 | |
| CN101677094B (zh) | Tft性能测试装置及其制造方法和tft性能测试方法 | |
| CN104282556B (zh) | 双极型晶体管发射极的掺杂方法 | |
| WO2020133153A1 (zh) | 配向液的涂布方法及涂布系统 | |
| EP3200253B1 (de) | Verfahren zum herstellen eines vertikalen organischen feldeffekttransistors und vertikaler organischer feldeffekttransistor | |
| WO2016106862A1 (zh) | 一种液晶显示面板的品质的监控方法 | |
| CN104375328A (zh) | 显示面板及其制作方法 | |
| CN101604695B (zh) | 阵列基板及其制造方法和液晶显示装置 | |
| CN102262324A (zh) | 阵列基板及其制造方法、液晶面板和液晶显示器 | |
| CN108183088A (zh) | 一种膜层套孔及阵列基板制备方法 | |
| CN105676540B (zh) | 液晶显示面板的制作方法 | |
| CN108364871A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN105652524B (zh) | 一种液晶面板的配向方法 | |
| WO2015021717A1 (zh) | 一种基板的全距调控方法和装置 | |
| CN104409347B (zh) | 薄膜晶体管的制备方法和阵列基板的制备方法 | |
| DE102014106337B4 (de) | Aufbringung von Fluiden auf Substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Patentee after: SHANGHAI ADVANCED SEMICONDUCTO Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Patentee before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210508 Address after: 200120 No.600 Yunshui Road, Pudong New Area, Shanghai Patentee after: GTA Semiconductor Co.,Ltd. Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Patentee before: SHANGHAI ADVANCED SEMICONDUCTO |