CN104362156A - 一种显示基板、其测试方法及制备方法 - Google Patents

一种显示基板、其测试方法及制备方法 Download PDF

Info

Publication number
CN104362156A
CN104362156A CN201410692290.0A CN201410692290A CN104362156A CN 104362156 A CN104362156 A CN 104362156A CN 201410692290 A CN201410692290 A CN 201410692290A CN 104362156 A CN104362156 A CN 104362156A
Authority
CN
China
Prior art keywords
thin film
film transistor
test terminal
display substrate
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410692290.0A
Other languages
English (en)
Other versions
CN104362156B (zh
Inventor
蔡振飞
陈健
徐朝换
陈正伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410692290.0A priority Critical patent/CN104362156B/zh
Publication of CN104362156A publication Critical patent/CN104362156A/zh
Priority to US14/803,264 priority patent/US9608125B2/en
Application granted granted Critical
Publication of CN104362156B publication Critical patent/CN104362156B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

本发明公开了一种显示基板、其测试方法及制备方法，显示基板中第一测试端子与第一薄膜晶体管的栅极相连，第二测试端子分别与第一薄膜晶体管的源极和第二薄膜晶体管的漏极相连，第三测试端子与第二薄膜晶体管的栅极相连，第四测试端子分别与第一薄膜晶体管的漏极和所述第二薄膜晶体管的源极相连，对上述显示基板进行测试时，显示基板旋转180度前后第一探针对第一测试端子和第三测试端子加载的栅极电压信号相同；第二探针对第二测试端子和第四测试端子加载的数据信号相同。相较于现有技术中显示基板的测试，本发明实施例提供的显示基板无需改变探针的位置和加载的信号，就可以完成对显示基板的测试，避免了显示基板测试过程繁琐耗时的问题。

Description

一种显示基板、其测试方法及制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板、其测试方法及制备方法。
背景技术
目前，液晶显示面板(LCD，Liquid Crystal Display)、电致发光(EL，electroluminescence)显示面板以及电子纸等显示装置已为人所熟知。在这些显示装置中，用于实现显示功能的显示基板上具有控制各像素开关的薄膜晶体管(TFT，Thin Film Transistor)，薄膜晶体管作为各像素的开关控制数据线上的数据信号输入到各像素中，以实现图像显示的功能。然而，在显示基板的实际生产过程中，由于工程能力的不稳定，生产出的不同显示基板之间通常会有TFT特性差异，相同的显示基板之间的不同区域也会有TFT特性差异，当技术人员不知道是哪一工艺步骤出现问题时，就可以选取一批新的玻璃基板，分别在不同工艺步骤之前将玻璃基板旋转，然后进行工艺制作，在制作完成后，分别对旋转后的显示基板进行TFT特性测试，将旋转前与旋转后的TFT特性测试参数进行比较，通过对比发现显示基板制造工艺中工艺设备的问题，进而改善工艺制作，提升产品品质。
现有的TFT阵列基板制作工艺中，对TFT特性进行监控测量的方式为在显示基板的周边区域制作与像素区域相同的TFT，TFT的栅极、源极和漏极分别与测试端子G、S、D相连，另外通常还设置有一个空置的测试端子E，如图1a和1b所示，其中在对TFT进行特性测试时，测试端子G通常加载-30V～30V的电压信号，测试端子S加载15V恒定信号，测试端子D收集流过TFT的电流变化，空置的测试端子E不加载信号，测试设备的探针位置固定，分布于正方形的四个顶点的位置，相互间隔700um。在对TFT进行特性测量时，旋转前利用测试设备中的探针向如图1a中所示的测试端子G和测试端子S两个端子加载信号，测试端子D将收集的电流信号通过探针传递给测试设备，测试设备收集测试数据；同理，显示基板旋转180度后测试设备中的探针向如图1b中所示的测试端子G和测试端子S两个端子加载信号，测试端子D将收集的电流信号通过探针传递给测试设备，测试设备收集测试数据，技术人员对显示基板旋转前与旋转后的测试数据进行比较，找出工艺设备的问题，从而改善制作工艺，提升产品品质。
然而，上述测试过程中，显示基板旋转前与旋转后分别如图1a和1b所示，由于TFT随着显示基板的旋转也发生了旋转，其测试端子也相应发生了旋转，而测试设备的四个探针位置是固定的，因此在对TFT旋转前和旋转后的测试中，需要更改测试探针的位置以及加载的信号，才能实现正常的TFT特性测试，这样测试使得测试工作比较繁琐、耗时。
因此，如何简化显示基板的测试程序，从而提高显示基板的测试效率，进而可以快速发现显示基板制作工艺中的问题，改善工艺制作过程，提升产品品质，是本领域技术人员亟待解决的问题。
发明内容
本发明实施例提供了一种显示基板、其测试方法及制备方法，用以解决现有技术中存在的显示基板的测试工作比较繁琐、耗时的问题。
本发明实施例提供了一种显示基板，具有至少一个测试区，在所述测试区内包括：大小和极性相同的第一薄膜晶体管和第二薄膜晶体管、第一测试端子、第二测试端子、第三测试端子和第四测试端子；其中，
所述第一测试端子与所述第一薄膜晶体管的栅极相连，所述第二测试端子分别与所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极相连，所述第三测试端子与所述第二薄膜晶体管的栅极相连，所述第四测试端子分别与所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的源极相连。
在一种可能的实施方式中，本发明实施例提供的上述显示基板中，所述测试区的形状为矩形；
所述第一测试端子和第三测试端子分别位于所述矩形中呈对角的两个顶点，所述第二测试端子和第四测试端子分别位于所述矩形中呈对角的两个顶点。
在一种可能的实施方式中，本发明实施例提供的上述显示基板中，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极同层设置；所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层同层设置；所述第一薄膜晶体管的源漏电极和所述第二薄膜晶体管的源漏电极同层设置。
在一种可能的实施方式中，本发明实施例提供的上述显示基板中，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极与所述第一测试端子和所述第三测试端子同层设置。
在一种可能的实施方式中，本发明实施例提供的上述显示基板中，所述第一薄膜晶体管和所述第二薄膜晶体管的源漏电极与所述第二测试端子和所述第四测试端子同层设置。
在一种可能的实施方式中，本发明实施例提供的上述显示基板中，所述显示基板还具有显示区，所述显示区包括多个用于显示的薄膜晶体管：
所述测试区内第一薄膜晶体管和第二薄膜晶体管的栅极与所述显示区内薄膜晶体管的栅极同层设置；所述测试区内第一薄膜晶体管和第二薄膜晶体管的有源层与所述显示区内薄膜晶体管的有源层同层设置；所述测试区内第一薄膜晶体管和第二薄膜晶体管的源漏电极与所述显示区内薄膜晶体管的源漏电极同层设置。
本发明实施例提供了一种上述显示基板的测试方法，包括：
采用第一探针对第一测试端子加载栅极电压信号，采用第二探针对第二测试端子加载数据信号，采用第四探针通过第四测试端子采集第一薄膜晶体管的漏极电流信号；
将显示基板旋转180度；
采用第一探针对第三测试端子加载栅极电压信号，采用第二探针对第四测试端子加载数据信号，采用第四探针通过第二测试端子采集第二薄膜晶体管的漏极电流信号；
将第四探针采集到第一薄膜晶体管的漏极电流信号和第二薄膜晶体管的漏极电流信号进行对比，确定显示基板是否存在制作工艺缺陷。
在一种可能的实施方式中，本发明实施例提供的上述显示基板的测试方法中，采用第一探针对第三测试端子加载的栅极电压信号与采用第一探针对第一测试端子加载的栅极电压信号相同；
采用第二探针对第四测试端子加载的数据信号与采用第二探针对第二测试端子加载的数据信号相同。
本发明实施例提供了一种上述显示基板的制备方法，包括：
在衬底基板上通过一次构图工艺形成第一薄膜晶体管和第二薄膜晶体管的栅极、第一测试端子和第三测试端子的图形；
通过一次构图工艺分别在第一薄膜晶体管的栅极上形成第一薄膜晶体管的有源层的图形，在第二薄膜晶体管的栅极上形成第二薄膜晶体管的有源层的图形；
通过一次构图工艺分别在第一薄膜晶体管的有源层上形成第一薄膜晶体管的源漏极的图形，在第二薄膜晶体管的有源层上形成第二薄膜晶体管的源漏极的图形，以及第二测试端子和第四测试端子的图形。
本发明实施例的有益效果包括：
本发明实施例提供了一种显示基板、其测试方法及制备方法，该显示基板中第一测试端子与第一薄膜晶体管的栅极相连，第二测试端子分别与第一薄膜晶体管的源极和第二薄膜晶体管的漏极相连，第三测试端子与第二薄膜晶体管的栅极相连，第四测试端子分别与第一薄膜晶体管的漏极和所述第二薄膜晶体管的源极相连，对上述显示基板进行测试时，将显示基板旋转180度后第一探针对第三测试端子加载的栅极电压信号与将显示基板旋转180度前第一探针对第一测试端子加载的栅极电压信号相同；将显示基板旋转180度后第二探针对第四测试端子加载的数据信号与将显示基板旋转180度前第二探针对第二测试端子加载的数据信号相同。相较于现有技术中显示基板旋转后需要改变探针的位置以及加载的信号以完成测试，本发明实施例提供的显示基板旋转180度后不需要改变探针的位置和加载的信号，就可以完成对显示基板旋转后的测试，避免了显示基板测试过程繁琐耗时的问题，从而提高了显示基板的测试效率，进而可以快速发现显示基板制作工艺中的问题，改善工艺制作过程，提升产品品质。
附图说明
图1a和1b分别为现有技术中显示基板旋转180度前后薄膜晶体管的测试示意图；
图2a和2b分别为本发明实施例提供的显示基板旋转180度前后第一薄膜晶体管和第二薄膜晶体管的测试示意图；
图3为本发明实施例提供的显示基板的测试方法流程图；
图4为本发明实施例提供的显示基板的制备方法流程图。
具体实施方式
下面结合附图，对本发明实施例提供的显示基板、其测试方法及制备方法的具体实施方式进行详细地说明。
本发明实施例提供了一种显示基板，具有至少一个测试区，如图2a和2b所示，在测试区内包括：大小和极性相同的第一薄膜晶体管T1和第二薄膜晶体管T2、第一测试端子D1、第二测试端子D2、第三测试端子D3和第四测试端子D4；其中，
第一测试端子D1与第一薄膜晶体管T1的栅极相连，第二测试端子D2分别与第一薄膜晶体管T1的源极和第二薄膜晶体管T2的漏极相连，第三测试端子D3与第二薄膜晶体管T2的栅极相连，第四测试端子D4分别与第一薄膜晶体管T1的漏极和第二薄膜晶体管T2的源极相连。
本发明实施例提供的上述显示基板中，第一薄膜晶体管T1与第二薄膜晶体管T2的结构、尺寸大小完全一致，极性也相同，即第一薄膜晶体管T1和第二薄膜晶体管T2可以同时为P型晶体管，也可以同时为N型晶体管，在此不作限定。在对上述显示基板进行测试时，如图2a所示，可以采用第一探针向第一测试端子D1加载栅极电压信号，采用第二探针向第二测试端子D2加载数据信号，对第一薄膜晶体管T1进行特性测试；如图2b所示，将显示基板旋转180度后，采用第一探针向第三测试端子D3加载栅极电压信号，采用第二探针向第四测试端子D2加载数据信号，对第二薄膜晶体管T2进行特性测试，对本发明实施例提供的上述显示基板进行上述测试时，将显示基板旋转180度后第一探针对第三测试端子D3加载的栅极电压信号与将显示基板旋转180度前第一探针对第一测试端子D1加载的栅极电压信号相同；将显示基板旋转180度后第二探针对第四测试端子D4加载的数据信号与将显示基板旋转180度前第二探针对第二测试端子D2加载的数据信号相同，相较于现有技术中显示基板旋转后需要改变探针的位置以及加载的信号以完成测试，本发明实施例提供的显示基板旋转180度后不需要改变探针的位置和加载的信号，就可以完成对显示基板旋转后的测试，避免了显示基板测试过程繁琐耗时的问题，从而提高了显示基板的测试效率，进而可以快速发现显示基板制作工艺中的问题，改善工艺制作过程，提升产品品质。
在具体实施时，本发明实施例提供的上述显示基板中，如图2a和2b所示，测试区的形状可以为矩形；第一测试端子D1和第三测试端子D3分别位于矩形中呈对角的两个顶点，第二测试端子D2和第四测试端子D4分别位于矩形中呈对角的两个顶点。
具体地，本发明实施例提供的上述显示基板中，采用上述排布方式排布的第一测试端子D1、第二测试端子D2、第三测试端子D3和第四测试端子D4，在将显示基板旋转180度后，第一测试端子D1与第三测试端子D2的位置相互交换，第二测试端子D2与第四测试端子D4的位置相互交换，这样第一探针可以对第一测试端子D1和第三测试端子D3加载相同的栅极电压信号，第二探针可以对第二测试端子D2和第四测试端子D4加载相同的数据信号，从而实现显示基板旋转180度前后，不需要改变探针的位置和加载的信号，就可以完成对显示基板旋转180度前后的测试，避免了显示基板测试过程中需要改变探针的位置以及加载的信号造成的测试过程繁琐耗时的问题。
在具体实施时，在本发明实施例提供的上述显示基板中，第一薄膜晶体管T1的栅极和第二薄膜晶体管T2的栅极同层设置；第一薄膜晶体管T1的有源层和第二薄膜晶体管T2的有源层同层设置；第一薄膜晶体管T1的源漏电极和第二薄膜晶体管T2的源漏电极同层设置。
具体地，本发明实施例提供的上述显示基板中，第一薄膜晶体管T1与第二薄膜晶体管T2的结构和极性完全一致，即在显示基板制作过程中，第一薄膜晶体管T1与第二薄膜晶体管T2可以采用同样的工艺参数制作，这样可以节省工艺步骤，而且在对显示基板进行测试时，对显示基板旋转180度前后，无需改变第一探针对第一测试端子D1和第三测试端子D3加载的栅极电压信号，以及第二探针对第二测试端子D2和第四测试端子D4加载的数据信号，就可以实现对第一薄膜晶体管T1和第二薄膜晶体管T2的特性测试，简化了显示基板的测试程序，避免了由于需要改变探针的位置以及加载的信号造成显示基板测试过程繁琐耗时的问题。
在具体实施时，本发明实施例提供的上述显示基板中，如图2a和2b所示，第一测试端子D1与第一薄膜晶体管T1的栅极相连，第三测试端子D3与第二薄膜晶体管T2的栅极相连，因此，可以将第一薄膜晶体管T1和第二薄膜晶体管T2的栅极与第一测试端子D1和第三测试端子D3同层设置，这样在显示基板旋转180度前后进行测试时，可以采用第一探针分别对第一测试端子D1和第三测试端子D3加载相同的栅极电压信号，以实现对第一薄膜晶体管T1和第二薄膜晶体管T2的特性测试。
在具体实施时，本发明实施例提供的上述显示基板中，如图2a和2b所示，第二测试端子D2分别与第一薄膜晶体管T1的源极和第二薄膜晶体管T2的漏极相连，第四测试端子D4分别与第一薄膜晶体管T1的漏极和第二薄膜晶体管T2的源极相连，因此，可以将第一薄膜晶体管T1和第二薄膜晶体管T2的源漏电极与第二测试端子D2和第四测试端子D4同层设置，这样在显示基板旋转180度前后进行测试时，可以采用第二探针分别对第二测试端子D2和第四测试端子D4加载相同的数据信号，以实现对第一薄膜晶体管T1和第二薄膜晶体管T2的特性测试。
在具体实施时，本发明实施例提供的上述显示基板中，显示基板还可以具有显示区，显示区包括多个用于显示的薄膜晶体管：
测试区内第一薄膜晶体管T1和第二薄膜晶体管T2的栅极与显示区内薄膜晶体管的栅极同层设置；测试区内第一薄膜晶体管T1和第二薄膜晶体管T2的有源层与显示区内薄膜晶体管的有源层同层设置；测试区内第一薄膜晶体管T1和第二薄膜晶体管T2的源漏电极与显示区内薄膜晶体管的源漏电极同层设置。
具体地，本发明实施例提供的上述显示基板中，测试区内的第一薄膜晶体管T1和第二薄膜晶体管T2与显示区内的薄膜晶体管的结构和极性相同，即在显示基板制作过程中可以采用相同的工艺参制作，这样在对显示基板测试区内的第一薄膜晶体管T1和第二薄膜晶体管T2进行特性测试后，通过对比测试数据所得出的工艺设备存在的问题，可以得出显示区内的薄膜晶体管同样存在由于相同的工艺设备的问题所产生的问题，进而通过改善显示基板的工艺制作过程，提升产品品质。
基于同一发明构思，本发明实施例提供了一种上述显示基板的测试方法，如图3所示，可以具体包括以下步骤：
S101、采用第一探针对第一测试端子加载栅极电压信号，采用第二探针对第二测试端子加载数据信号，采用第四探针通过第四测试端子采集第一薄膜晶体管的漏极电流信号；
S102、将显示基板旋转180度；
S103、采用第一探针对第三测试端子加载栅极电压信号，采用第二探针对第四测试端子加载数据信号，采用第四探针通过第二测试端子采集第二薄膜晶体管的漏极电流信号；
S104、将第四探针采集到第一薄膜晶体管的漏极电流信号和第二薄膜晶体管的漏极电流信号进行对比，确定显示基板是否存在制作工艺缺陷。
具体地，本发明实施例提供的上述显示基板的测试方法中，显示基板旋转180度前后，均采用第一探针加载相同的栅极电压信号，第二探针加载相同的数据信号，第四探针分别采集第一薄膜晶体管T1和第二薄膜晶体管T2的漏极电流信号，实现了显示基板旋转180度后，无需改变探针的位置和加载的信号而完成对显示基板的测试，简化了显示基板的测试程序，避免了由于需要改变探针的位置以及加载的信号造成显示基板测试过程繁琐耗时的问题，最后通过对比第四探针采集到第一薄膜晶体管的漏极电流信号和第二薄膜晶体管的漏极电流信号，确定显示基板是否存在制作工艺缺陷，当发现显示基板的制作过程存在的工艺缺陷后，就可以通过改善显示基板的制作工艺，提高产品品质。
在具体实施时，本发明实施例提供的上述显示基板的测试方法中，由于第一薄膜晶体管T1和第二薄膜晶体管T2的大小和极性相同，所以第一薄膜晶体管T1和第二薄膜晶体管T2的栅极开启电压相同，源极加载的数据信号也相同，因此在对显示基板进行测试时，采用第一探针对第三测试端子加载的栅极电压信号与采用第一探针对第一测试端子加载的栅极电压信号相同；采用第二探针对第四测试端子加载的数据信号与采用第二探针对第二测试端子加载的数据信号相同，这样在显示基板旋转180度前后，探针无需改变加载的信号，就可以实现对第一薄膜晶体管T1和第二薄膜晶体管T2的特性测试。
基于同一发明构思，本发明实施例提供了一种上述显示基板的制备方法，如图4所示，可以具体包括以下步骤：
S201、在衬底基板上通过一次构图工艺形成第一薄膜晶体管和第二薄膜晶体管的栅极、第一测试端子和第三测试端子的图形；
S202、通过一次构图工艺分别在第一薄膜晶体管的栅极上形成第一薄膜晶体管的有源层图形，在第二薄膜晶体管的栅极上形成第二薄膜晶体管的有源层的图形；
S203、通过一次构图工艺分别在第一薄膜晶体管的有源层上形成第一薄膜晶体管的源漏极图形，在第二薄膜晶体管的有源层上形成第二薄膜晶体管的源漏极的图形，以及第二测试端子和第四测试端子的图形。
在具体实施时，本发明实施例提供的显示基板可以具体采用如下制作过程进行制作，其制作过程可以具体包括：
1、在玻璃衬底基板上通过沉积栅极金属形成栅极金属层，通过光刻和湿法刻蚀形成第一薄膜晶体管和第二薄膜晶体管的栅极、第一测试端子和第三测试端子；
2、在形成有第一薄膜晶体管和第二薄膜晶体管的栅极、第一测试端子和第三测试端子的衬底基板上沉积绝缘材料形成第一绝缘层；
3、在形成有第一绝缘层的衬底基板上沉积氧化物材料，并通过湿法刻蚀形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层；
4、在形成有第一薄膜晶体管的有源层和第二薄膜晶体管的有源层的衬底基板上沉积二氧化硅材料形成刻蚀保护层，并通过干法刻蚀将第一薄膜晶体管和第二薄膜晶体管的有源层的沟道上方如图2a和2b所示的黑色圆圈处，以及第一测试端子和第三测试端子处的刻蚀保护层刻蚀掉；
5、在完成上述工艺步骤的衬底基板上沉积源漏极金属，通过湿法刻蚀形成第一薄膜晶体管和第二薄膜晶体管的源漏电极；
6、在形成有第一薄膜晶体管和第二薄膜晶体管的源漏电极的衬底基板上，沉积钝化层材料形成钝化层；
7、在形成有钝化层的衬底基板上，通过光刻和干法刻蚀，在第一测试端子、第二测试端子、第三测试端子和第四测试端子上形成过孔。
具体地，采用上述显示基板制备方法制备的显示基板，在对显示基板进行测试时，无需改变探针的位置以及加载的信号，就可以实现显示基板旋转180度后的测试，相对于现有技术中显示基板的测试，简化了显示基板的测试程序，避免了由于需要改变探针的位置以及加载的信号造成显示基板测试过程繁琐耗时的问题。
本发明实施例提供了一种显示基板、其测试方法及制备方法，该显示基板中第一测试端子与第一薄膜晶体管的栅极相连，第二测试端子分别与第一薄膜晶体管的源极和第二薄膜晶体管的漏极相连，第三测试端子与第二薄膜晶体管的栅极相连，第四测试端子分别与第一薄膜晶体管的漏极和所述第二薄膜晶体管的源极相连，对上述显示基板进行测试时，将显示基板旋转180度后第一探针对第三测试端子加载的栅极电压信号与将显示基板旋转180度前第一探针对第一测试端子加载的栅极电压信号相同；将显示基板旋转180度后第二探针对第四测试端子加载的数据信号与将显示基板旋转180度前第二探针对第二测试端子加载的数据信号相同。相较于现有技术中显示基板旋转后需要改变探针的位置以及加载的信号以完成测试，本发明实施例提供的显示基板旋转180度后不需要改变探针的位置和加载的信号，就可以完成对显示基板旋转后的测试，避免了显示基板测试过程繁琐耗时的问题，从而提高了显示基板的测试效率，进而可以快速发现显示基板制作工艺中的问题，改善工艺制作过程，提升产品品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种显示基板，具有至少一个测试区，其特征在于，在所述测试区内包括：大小和极性相同的第一薄膜晶体管和第二薄膜晶体管、第一测试端子、第二测试端子、第三测试端子和第四测试端子；其中，
所述第一测试端子与所述第一薄膜晶体管的栅极相连，所述第二测试端子分别与所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极相连，所述第三测试端子与所述第二薄膜晶体管的栅极相连，所述第四测试端子分别与所述第一薄膜晶体管的漏极和所述第二薄膜晶体管的源极相连。
2.如权利要求1所述的显示基板，其特征在于，所述测试区的形状为矩形；
所述第一测试端子和第三测试端子分别位于所述矩形中呈对角的两个顶点，所述第二测试端子和第四测试端子分别位于所述矩形中呈对角的两个顶点。
3.如权利要求1所述的显示基板，其特征在于，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极同层设置；所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层同层设置；所述第一薄膜晶体管的源漏电极和所述第二薄膜晶体管的源漏电极同层设置。
4.如权利要求3所述的显示基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极与所述第一测试端子和所述第三测试端子同层设置。
5.如权利要求3所述的显示基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的源漏电极与所述第二测试端子和所述第四测试端子同层设置。
6.如权利要求1-5任一项所述的显示基板，其特征在于，所述显示基板还具有显示区，所述显示区包括多个用于显示的薄膜晶体管：
所述测试区内第一薄膜晶体管和第二薄膜晶体管的栅极与所述显示区内薄膜晶体管的栅极同层设置；所述测试区内第一薄膜晶体管和第二薄膜晶体管的有源层与所述显示区内薄膜晶体管的有源层同层设置；所述测试区内第一薄膜晶体管和第二薄膜晶体管的源漏电极与所述显示区内薄膜晶体管的源漏电极同层设置。
7.一种如权利要求1-6任一项所述的显示基板的测试方法，其特征在于，包括：
采用第一探针对第一测试端子加载栅极电压信号，采用第二探针对第二测试端子加载数据信号，采用第四探针通过第四测试端子采集第一薄膜晶体管的漏极电流信号；
将显示基板旋转180度；
采用第一探针对第三测试端子加载栅极电压信号，采用第二探针对第四测试端子加载数据信号，采用第四探针通过第二测试端子采集第二薄膜晶体管的漏极电流信号；
将第四探针采集到第一薄膜晶体管的漏极电流信号和第二薄膜晶体管的漏极电流信号进行对比，确定显示基板是否存在制作工艺缺陷。
8.如权利要求7所述的方法，其特征在于，采用第一探针对第三测试端子加载的栅极电压信号与采用第一探针对第一测试端子加载的栅极电压信号相同；
采用第二探针对第四测试端子加载的数据信号与采用第二探针对第二测试端子加载的数据信号相同。
9.一种如权利要求1-6任一项所述的显示基板的制备方法，其特征在于，包括：
在衬底基板上通过一次构图工艺形成第一薄膜晶体管和第二薄膜晶体管的栅极、第一测试端子和第三测试端子的图形；
通过一次构图工艺分别在第一薄膜晶体管的栅极上形成第一薄膜晶体管的有源层的图形，在第二薄膜晶体管的栅极上形成第二薄膜晶体管的有源层的图形；
通过一次构图工艺分别在第一薄膜晶体管的有源层上形成第一薄膜晶体管的源漏极的图形，在第二薄膜晶体管的有源层上形成第二薄膜晶体管的源漏极的图形，以及第二测试端子和第四测试端子的图形。
CN201410692290.0A 2014-11-25 2014-11-25 一种显示基板、其测试方法及制备方法 Expired - Fee Related CN104362156B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410692290.0A CN104362156B (zh) 2014-11-25 2014-11-25 一种显示基板、其测试方法及制备方法
US14/803,264 US9608125B2 (en) 2014-11-25 2015-07-20 Display substrate, its testing method and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410692290.0A CN104362156B (zh) 2014-11-25 2014-11-25 一种显示基板、其测试方法及制备方法

Publications (2)

Publication Number Publication Date
CN104362156A true CN104362156A (zh) 2015-02-18
CN104362156B CN104362156B (zh) 2017-04-05

Family

ID=52529401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410692290.0A Expired - Fee Related CN104362156B (zh) 2014-11-25 2014-11-25 一种显示基板、其测试方法及制备方法

Country Status (2)

Country Link
US (1) US9608125B2 (zh)
CN (1) CN104362156B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655350A (zh) * 2016-01-04 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、显示装置、制作方法和测试方法
CN105954906A (zh) * 2016-07-12 2016-09-21 武汉华星光电技术有限公司 一种阵列基板及液晶显示面板
WO2017088599A1 (en) * 2015-11-24 2017-06-01 Boe Technology Group Co., Ltd. Test element group, method of testing electrical characteristics of semiconductor elements, and fabricating method thereof
CN107393904A (zh) * 2017-07-20 2017-11-24 京东方科技集团股份有限公司 测试结构、阵列基板和显示装置
CN109166507A (zh) * 2018-11-01 2019-01-08 京东方科技集团股份有限公司 测试元件组、电学性能测试方法、阵列基板、显示装置
CN111627889A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 阵列基板及其电学特性检测方法
CN112103199A (zh) * 2019-06-17 2020-12-18 京东方科技集团股份有限公司 显示基板、显示装置及晶体管的性能测试方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789220B (zh) * 2016-03-24 2019-05-14 京东方科技集团股份有限公司 一种双栅线阵列基板、测试方法、显示面板和显示装置
CN108335658B (zh) * 2018-03-15 2021-08-06 京东方科技集团股份有限公司 显示面板和显示测试装置
CN108598094B (zh) * 2018-05-25 2020-09-11 友达光电（昆山）有限公司 一种显示装置及该显示装置的薄膜晶体管的修补检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057150A (ko) * 2002-12-24 2004-07-02 엘지.필립스 엘시디 주식회사 테스트 효율을 향상시킨 액정표시장치의 테스트 기판 및테스트 방법
CN101174038A (zh) * 2006-11-01 2008-05-07 群康科技(深圳)有限公司 液晶显示器
CN102788946A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096237A (ja) * 2002-08-29 2004-03-25 Nec Electronics Corp 発振回路及び半導体集積回路
KR101129618B1 (ko) * 2005-07-19 2012-03-27 삼성전자주식회사 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
KR100983250B1 (ko) * 2005-08-18 2010-09-20 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 디바이스 식별 방법, 디바이스 제조 방법, 및 전자디바이스
US7595649B2 (en) * 2007-09-25 2009-09-29 Texas Instruments Incorporated Method to accurately estimate the source and drain resistance of a MOSFET
DE102008059504B4 (de) * 2008-11-28 2018-02-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen
US8823380B2 (en) * 2010-06-30 2014-09-02 Life Technologies Corporation Capacitive charge pump
DE102010038745B4 (de) * 2010-07-30 2013-04-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement
US8692571B2 (en) * 2011-07-15 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for measuring degradation of CMOS VLSI elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057150A (ko) * 2002-12-24 2004-07-02 엘지.필립스 엘시디 주식회사 테스트 효율을 향상시킨 액정표시장치의 테스트 기판 및테스트 방법
CN101174038A (zh) * 2006-11-01 2008-05-07 群康科技(深圳)有限公司 液晶显示器
CN102788946A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 晶体管特性测试结构及采用该结构的测试方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088599A1 (en) * 2015-11-24 2017-06-01 Boe Technology Group Co., Ltd. Test element group, method of testing electrical characteristics of semiconductor elements, and fabricating method thereof
EP3380891A4 (en) * 2015-11-24 2019-08-14 BOE Technology Group Co., Ltd. ASSEMBLY GROUP, METHOD FOR TESTING ELECTRICAL PROPERTIES OF SEMICONDUCTOR ELEMENTS AND METHOD OF MANUFACTURING THEREOF
US9893131B2 (en) 2015-11-24 2018-02-13 Boe Technology Group Co., Ltd. Test element group, method of testing electrical characteristics of semiconductor elements, and fabricating method thereof
US10276456B2 (en) 2016-01-04 2019-04-30 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method and testing method, and display device
CN105655350B (zh) * 2016-01-04 2018-12-21 京东方科技集团股份有限公司 一种阵列基板、显示装置、制作方法和测试方法
CN105655350A (zh) * 2016-01-04 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、显示装置、制作方法和测试方法
CN105954906A (zh) * 2016-07-12 2016-09-21 武汉华星光电技术有限公司 一种阵列基板及液晶显示面板
CN105954906B (zh) * 2016-07-12 2019-03-15 武汉华星光电技术有限公司 一种阵列基板及液晶显示面板
CN107393904B (zh) * 2017-07-20 2019-05-03 京东方科技集团股份有限公司 测试结构、阵列基板和显示装置
CN107393904A (zh) * 2017-07-20 2017-11-24 京东方科技集团股份有限公司 测试结构、阵列基板和显示装置
CN109166507A (zh) * 2018-11-01 2019-01-08 京东方科技集团股份有限公司 测试元件组、电学性能测试方法、阵列基板、显示装置
CN112103199A (zh) * 2019-06-17 2020-12-18 京东方科技集团股份有限公司 显示基板、显示装置及晶体管的性能测试方法
CN112103199B (zh) * 2019-06-17 2024-02-23 京东方科技集团股份有限公司 显示基板、显示装置及晶体管的性能测试方法
CN111627889A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 阵列基板及其电学特性检测方法
CN111627889B (zh) * 2020-05-19 2022-01-04 武汉华星光电半导体显示技术有限公司 阵列基板及其电学特性检测方法

Also Published As

Publication number Publication date
US20160146880A1 (en) 2016-05-26
US9608125B2 (en) 2017-03-28
CN104362156B (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
CN104362156B (zh) 一种显示基板、其测试方法及制备方法
US10276456B2 (en) Array substrate, its manufacturing method and testing method, and display device
CN207183274U (zh) 阵列基板、显示面板和显示装置
WO2015109986A1 (zh) 显示面板
US20120169346A1 (en) Test device for liquid crystal display device and test method thereof
CN103927954A (zh) 一种oled显示器件的测试方法及测试系统
US9171869B1 (en) Array substrate and display device
CN110488547B (zh) 显示面板
CN101677094B (zh) Tft性能测试装置及其制造方法和tft性能测试方法
CN103197478A (zh) 一种阵列基板及液晶显示装置
CN104992960A (zh) 一种显示面板及其制造方法、tft测试方法
CN109839767B (zh) 一种阵列基板、显示面板及显示装置
CN102790051A (zh) 阵列基板及其制备方法、显示装置
CN107015387A (zh) 一种用于阵列基板的测试线路
US20210405480A1 (en) Liquid crystal display panel and display device
CN104505371B (zh) 测试垫的形成方法及利用该测试垫进行阵列测试的方法
CN104090389B (zh) 测试元件组、阵列基板、显示装置和测试方法
KR101269001B1 (ko) 전기영동 표시장치의 검사방법
US10019955B2 (en) Array substrate, display panel and display device
CN102721873A (zh) 多晶硅阵列基板上多晶硅薄膜电阻的测试方法
CN107123655B (zh) 一种阵列基板及其制备方法、检测方法和显示装置
CN104201178B (zh) 阵列基板及其制备方法、显示装置
KR20080062881A (ko) 액정표시장치 및 그 검사방법
CN104090393B (zh) 一种液晶盒晶体管电性测试方法
CN202870441U (zh) 阵列基板、显示装置和线宽测量装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405