CN107123655B - 一种阵列基板及其制备方法、检测方法和显示装置 - Google Patents

一种阵列基板及其制备方法、检测方法和显示装置 Download PDF

Info

Publication number
CN107123655B
CN107123655B CN201710506253.XA CN201710506253A CN107123655B CN 107123655 B CN107123655 B CN 107123655B CN 201710506253 A CN201710506253 A CN 201710506253A CN 107123655 B CN107123655 B CN 107123655B
Authority
CN
China
Prior art keywords
conductive layer
via hole
layer
insulating layer
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710506253.XA
Other languages
English (en)
Other versions
CN107123655A (zh
Inventor
操彬彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710506253.XA priority Critical patent/CN107123655B/zh
Publication of CN107123655A publication Critical patent/CN107123655A/zh
Priority to PCT/CN2018/073801 priority patent/WO2019000928A1/zh
Priority to US16/090,396 priority patent/US11404332B2/en
Application granted granted Critical
Publication of CN107123655B publication Critical patent/CN107123655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制备方法和显示装置。该阵列基板包括沿远离基底的方向依次叠覆在基底上的第一导电层、第一绝缘层和第二导电层，第一绝缘层中开设有第一过孔，还包括检测结构，检测结构形成于第一导电层、第一绝缘层和第二导电层中，用于检测第一过孔中是否有第一绝缘层材料的残留。该阵列基板能使开设在第一绝缘层中的第一过孔中的绝缘材料的残留通过形成于第一导电层、第一绝缘层和第二导电层中的检测结构及时检测出来，从而使第一过孔中绝缘材料的残留所导致的第一导电层和第二导电层的连接不良能够尽早地被检测出来，从而避免了阵列基板制备完成后检测所导致的生产成本及产能的浪费。

Description

一种阵列基板及其制备方法、检测方法和显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及一种阵列基板及其制备方法和显示装置。
背景技术
随着显示器件的越发成熟，氧化物有源层的需求越来越高。氧化物半导体作为有源层材料，相比传统的非晶硅(a-Si)材料具有载流子迁移率高、制备温度低、大面积均匀性优良、光学透过率高等优势，这些优势也决定了氧化物薄膜晶体管(Oxide TFT) 适用于制备高分辨率的TFT-LCD、AM-OLED、柔性显示、透明显示等新型显示器件。
现有氧化物有源层的阵列基板中，由于测试和正常显示的需要，通常会在非显示区将栅极金属层引线连接到源漏极金属层，在此结构中，栅极金属层引线需要穿过开设在栅绝缘层中的过孔才能连接到源漏极金属层上，栅绝缘层中的过孔通过对栅绝缘层的曝光刻蚀最终形成。但随着工艺上的波动，栅绝缘层曝光后的刻蚀过程中很容易出现过孔中栅绝缘层材料残留(GI remain) 的不良，而现有工艺过程中缺乏对GI remain这种不良的有效检测方法，GI remain不良只有在阵列基板制备完成后的最终测试 (array test)中才能通过输入测试信号而被检测出来，然后才能对不良进行处理。
由于栅绝缘层为透明膜层，通常的光学检测设备(PI/AOI/MM 等)很难分辨出过孔内由于栅绝缘层材料残留所导致的微小的光线透过率差异，即无法检测出过孔内的栅绝缘层材料残留；存在 GI remain的阵列基板继续制作后续的各膜层(如 1ITO/PVX/2ITO)会造成生产成本和产能的极大浪费，且存在GI remain的阵列基板无法修复，只能报废。
因此，如何尽早正确地检测出栅绝缘层过孔中是否有栅绝缘层材料残留已成为目前亟待解决的技术问题。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种阵列基板及其制备方法和显示装置。该阵列基板通过设置检测结构，能使开设在第一绝缘层中的第一过孔中的绝缘材料的残留通过形成于第一导电层、第一绝缘层和第二导电层中的检测结构及时检测出来，从而使第一过孔中绝缘材料的残留所导致的第一导电层和第二导电层的连接不良能够尽早地被检测出来，相对于现有技术中第一过孔中绝缘材料的残留只能在阵列基板制备完成后才能进行检测的情况，避免了阵列基板制备完成后检测所导致的生产成本及产能的浪费。
本发明提供一种阵列基板，包括沿远离基底的方向依次叠覆在所述基底上的第一导电层、第一绝缘层和第二导电层，所述第一绝缘层中开设有第一过孔，还包括检测结构，所述检测结构形成于所述第一导电层、所述第一绝缘层和所述第二导电层中，用于检测所述第一过孔中是否有所述第一绝缘层材料的残留。
优选地，所述第一绝缘层从所述阵列基板的非显示区延伸至显示区，所述第一导电层和所述第二导电层均分布在所述非显示区和所述显示区，所述第一过孔位于所述非显示区，所述检测结构位于所述显示区。
优选地，所述检测结构包括依次叠覆在所述基底上的第一结构、第二结构和第三结构，所述第一结构为所述第一导电层的一部分，所述第二结构为所述第一绝缘层的一部分，所述第三结构为所述第二导电层的一部分，所述第一结构、所述第二结构和所述第三结构位置相对应；
所述第三结构包括相互断开的第一部分和第二部分，所述第一部分和所述第二部分分别对应设置于所述第一结构的相对两端；所述第二结构在对应所述第一部分和所述第二部分的区域分别开设有第二过孔和第三过孔。
优选地，所述检测结构的所述第一导电层为栅极金属层，所述第一绝缘层为栅绝缘层，所述第二导电层为数据线金属层。
优选地，所述检测结构包括多个，多个所述检测结构均匀分布。
本发明还提供一种显示装置，包括上述阵列基板。
本发明还提供一种上述阵列基板的制备方法，包括在基底上先后形成第一导电层、具有第一过孔的第一绝缘层和第二导电层，还包括在所述第一导电层、所述第一绝缘层和所述第二导电层中形成检测结构，所述检测结构用于检测所述第一过孔中是否有所述第一绝缘层材料的残留。
优选地，所述在所述第一导电层、所述第一绝缘层和所述第二导电层中形成检测结构包括：
形成所述第一导电层的图形的同时形成所述检测结构的第一结构的图形；
形成所述第一绝缘层的图形的同时形成所述检测结构的第二结构的图形，形成所述第二结构中的第二过孔和第三过孔的图形；
形成所述第二导电层的图形的同时形成所述检测结构的第三结构的图形。
优选地，所述形成所述第二导电层的图形的同时形成所述检测结构的第三结构的图形包括形成所述第三结构的第一部分和第二部分的图形；所述第一部分和所述第二部分相互断开。
优选地，所述第一导电层与栅极和栅线采用相同材料且同时形成；
所述第一绝缘层与栅绝缘层采用相同材料且同时形成；
所述第二导电层与数据线采用相同材料且同时形成。
本发明还提供一种上述阵列基板的检测方法，包括：向形成于第一导电层、第一绝缘层和第二导电层中的检测结构中输入检测信号，检测开设在所述第一绝缘层中的第一过孔中是否有所述第一绝缘层材料的残留。
本发明的有益效果：本发明所提供的阵列基板，通过设置检测结构，能使开设在第一绝缘层中的第一过孔中的绝缘材料的残留通过形成于第一导电层、第一绝缘层和第二导电层中的检测结构及时检测出来，从而使第一过孔中绝缘材料的残留所导致的第一导电层和第二导电层的连接不良能够尽早地被检测出来，相对于现有技术中第一过孔中绝缘材料的残留只能在阵列基板制备完成后才能进行检测的情况，避免了阵列基板制备完成后检测所导致的生产成本及产能的浪费。
本发明所提供的显示装置，通过采用上述阵列基板，能够在该显示装置制备完成前提前对其中的绝缘膜层的制备质量进行检测，从而大大降低了该显示装置的生产成本及产能浪费。
附图说明
图1为本发明实施例1中阵列基板的结构俯视示意图；
图2为当图1中的第二过孔和/或第三过孔中没有第二结构的材料残留时，阵列基板沿AA剖切线的结构剖视示意图；
图3当图1中的第二过孔和/或第三过孔中有第二结构的材料残留时，阵列基板沿AA剖切线的结构剖视示意图；
图4为本发明实施例1中阵列基板上检测结构的分布示意图；
图5为形成第一结构的图形的示意图；
图6为形成第二结构的图形、第二结构中的第二过孔和第三过孔的图形的示意图；
图7为形成显示区内的有源层的图形的示意图；
图8为形成第三结构的图形的示意图。
其中的附图标记说明：
1.基底；2.第一导电层；21.第一结构；3.第一绝缘层；30. 第二结构；31.第一过孔；32.第二过孔；33.第三过孔；4.第二导电层；41.第三结构；411.第一部分；412.第二部分；5.检测结构；6.有源层；7.非显示区；8.显示区。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种阵列基板及其制备方法和显示装置作进一步详细描述。
实施例1：
本实施例提供一种阵列基板，如图1-图3所示，包括沿远离基底1的方向依次叠覆在基底1上的第一导电层2、第一绝缘层3和第二导电层4，第一绝缘层3中开设有第一过孔31，还包括检测结构5，检测结构5形成于第一导电层2、第一绝缘层3 和第二导电层4中，用于检测第一过孔31中是否有第一绝缘层 3材料的残留。
通过设置检测结构5，能使开设在第一绝缘层3中的第一过孔31中的绝缘材料的残留通过形成于第一导电层2、第一绝缘层3和第二导电层4中的检测结构5及时检测出来，从而使第一过孔31中绝缘材料的残留所导致的第一导电层2和第二导电层 4的连接不良能够尽早地被检测出来，相对于现有技术中第一过孔31中绝缘材料的残留只能在阵列基板制备完成后才能进行检测的情况，避免了阵列基板制备完成后检测所导致的生产成本及产能的浪费。
本实施例中，第一绝缘层3从阵列基板的非显示区7延伸至显示区8，第一导电层2和第二导电层4均分布在非显示区7和显示区8，第一过孔31位于非显示区7，检测结构5位于显示区 8。其中，为了测试和正常显示的需要，在阵列基板的非显示区 7，第一导电层2和第二导电层4需要通过第一过孔31连接。将检测结构5设置在显示区8，能够方便在显示区8内形成相应的第一导电层2和第二导电层4的膜层结构后，通过对第一导电层 2和第二导电层4的提前信号测试就能将非显示区7的第一过孔 31中是否有绝缘材料残留检测并反映出来，从而能够尽早地将第一过孔31中绝缘材料的残留所导致的第一导电层2和第二导电层4的连接不良检测出来，避免在阵列基板制备完成后检测所导致的生产成本及产能的浪费。
本实施例中，如图2和图3所示，检测结构5包括依次叠覆在基底1上的第一结构21、第二结构30和第三结构41，第一结构21为第一导电层2的一部分，第二结构30为第一绝缘层3 的一部分，第三结构41为第二导电层4的一部分，第一结构21、第二结构30和第三结构41位置相对应；第三结构41包括相互断开的第一部分411和第二部分412，第一部分411和第二部分 412分别对应设置于第一结构21的相对两端；第二结构30在对应第一部分411和第二部分412的区域分别开设有第二过孔32 和第三过孔33。
其中，当第二过孔32和/或第三过孔33中没有第二结构30 的材料残留时，第三结构41的第一部分411和第二部分412能通过第二过孔32、第三过孔33以及第一结构21相互连接(如图2所示)；当第二过孔32和/或第三过孔33中有第二结构30 的材料残留时，第三结构41的第一部分411和第二部分412不能通过第二过孔32、第三过孔33以及第一结构21相互连接(如图3所示)。
第二过孔32和/或第三过孔33中是否有第二结构30的材料残留的具体测试过程为：当向第三结构41中通入测试信号时，测试信号会通过第二过孔32、第一结构21和第三过孔33形成的电路输出，如果测试端未收到输出的测试信号，则说明第三结构41中断开处的测试信号没有传递过来，即第二过孔32和/或第三过孔33中有第二结构30材料的残留；如果测试端收到了输出的测试信号，则说明第三结构41中断开处的测试信号正常传递，即第二过孔32和第三过孔33中没有第二结构30材料的残留。设置在显示区8内的检测结构5能够在第三结构41中通入测试信号时，通过判断通入第三结构41中的测试信号是否被收到从而判断第二过孔32和第三过孔33中是否有第二结构30材料的残留，通过开设在第二结构30中的第二过孔32和第三过孔 33中的绝缘材料的残留情况，可以判断第一绝缘层3中过孔的良莠情况，从而推断非显示区7内开设在第一绝缘层3中的第一过孔31中是否有绝缘材料的残留。由于第一绝缘层3中过孔中的绝缘材料残留主要是因为在第一绝缘层3及其中过孔的制备过程中制备工艺上的波动或制备设备未及时维护造成的，所以只要开设在第一绝缘层3中的一个过孔中有绝缘材料的残留，则说明该第一绝缘层3中的过孔存在不良，因此，能够通过开设在显示区8内第二结构30中的第二过孔32和第三过孔33中的绝缘材料的残留情况，判断开设在非显示区7内第一绝缘层3中的第一过孔31中的绝缘材料的残留情况。
优选的，本实施例中，检测结构5的第一导电层2为栅极金属层，第一绝缘层3为栅绝缘层，第二导电层4为数据线金属层。其中，栅极金属层与栅极和栅线同层设置且材料相同，但栅极金属层与栅极和栅线均互不连接，在显示区8内作为检测结构5 的第一结构21；另外，为了测试和正常显示的需要，栅极金属层作为非显示区7内的第一导电层2。栅绝缘层从非显示区7延伸至显示区8，作为阵列基板上的栅绝缘层，同时作为检测结构 5的第二结构30。检测结构5的第三结构41为数据线的一部分，另外，非显示区7内的第二导电层4为与数据线同层设置且采用相同材料的金属层。如此能够在显示区8内的数据线制备完成后，对数据线进行信号测试时，将检测结构5的第二过孔32和第三过孔33中是否有绝缘材料残留检测出来，从而能够在阵列基板上的数据线制备形成后即可对栅绝缘层中的过孔中是否有绝缘材料残留进行提前检测，而无需等到阵列基板上的其他各膜层(如1ITO/PVX/2ITO)都制备完成后再进行过孔中绝缘材料残留的检测，进而大大减少了生产成本和产能上的浪费。
需要说明的是，第一绝缘层3也可以为阵列基板上的其他绝缘层，相应地，第一导电层2和第二导电层4也可以是分别设置于第一绝缘层3下方和上方的其他导电膜层，如此同样能够对其他绝缘层中的过孔中是否有绝缘材料的残留进行检测。
本实施例中，如图4所示，检测结构5包括多个，多个检测结构5均匀分布。多个检测结构5的设置，能够使检测结构5 检测第一绝缘层3中的过孔中是否有绝缘材料残留的准确性更高，同时也可以避免单个检测结构5对过孔中是否有绝缘材料残留的漏检，因为可能个别过孔中没有绝缘材料的残留。只要第一绝缘层3中有一个过孔中有绝缘材料的残留，则说明该第一绝缘层3中的过孔存在缺陷，需要对该第一绝缘层3进行修复。
其中，检测结构5对应在数据线上的设置位置可以任意，因为检测结构5的第三结构41使用了数据线的局部，而加载到数据线上的测试信号会通过整条数据线，所以检测结构5的第三结构41无论设置在数据线的哪段都能够对第二过孔32和第三过孔 33中的绝缘材料是否残留进行检测。
基于阵列基板的上述结构，本实施例还提供一种该阵列基板的制备方法，如图5-图8所示，包括在基底1上先后形成第一导电层2、具有第一过孔31的第一绝缘层3和第二导电层4，还包括在第一导电层2、第一绝缘层3和第二导电层4中形成检测结构5，检测结构5用于检测第一过孔31中是否有第一绝缘层3 材料的残留。
其中，在第一导电层2、第一绝缘层3和第二导电层4中形成检测结构5包括：
步骤S101：形成第一导电层2的图形的同时形成检测结构5 的第一结构21的图形(如图5所示)。
该步骤中，同时形成非显示区7内的第一导电层2的图形。第一导电层2与栅极和栅线采用相同材料且同时形成；即显示区 8内检测结构5的第一结构21与非显示区7的第一导电层2、栅极和栅线采用相同材料且同时形成。第一导电层2的图形和第一结构21的图形的制备方法采用传统的构图工艺(包括膜层沉积、曝光、显影、刻蚀等工艺步骤)，具体不再赘述。
步骤S102：形成第一绝缘层3的图形的同时形成检测结构5 的第二结构30的图形，形成第二结构30中的第二过孔32和第三过孔33的图形(如图6所示)。
该步骤中，还同时形成非显示区7内第一绝缘层3中的第一过孔31的图形。第一绝缘层3与栅绝缘层采用相同材料且同时形成。第一绝缘层3的图形、第二结构30的图形、第一过孔31 的图形、第二过孔32的图形和第三过孔33的图形的制备方法采用传统的构图工艺(包括膜层沉积、曝光、显影、刻蚀等工艺步骤)，具体不再赘述。
步骤S103：形成显示区8内的有源层6的图形(如图7所示)。
该步骤中，有源层6的图形采用传统的构图工艺(包括膜层沉积、曝光、显影、刻蚀等工艺步骤)形成，具体不再赘述。
步骤S104：形成第二导电层4的图形的同时形成检测结构5 的第三结构41的图形。(如图8所示)。
该步骤中，第二导电层4与数据线采用相同材料且同时形成；即显示区8内检测结构5的第三结构41与非显示区7内的第二导电层4、源漏极和数据线采用相同材料且同时形成。第二导电层4的图形和第三结构41的图形的制备方法采用传统的构图工艺(包括膜层沉积、曝光、显影、刻蚀等工艺步骤)，具体不再赘述。
本实施例中，该步骤S104中，形成第二导电层4的图形的同时形成检测结构5的第三结构41的图形包括形成第三结构41 的第一部分411和第二部分412的图形；第一部分411和第二部分412相互断开。
需要说明的是，阵列基板上的其他膜层及其制备方法均未在附图中示出。
另外，本实施例还提供一种上述阵列基板的检测方法，包括：向形成于第一导电层、第一绝缘层和第二导电层中的检测结构中输入检测信号，检测开设在第一绝缘层中的第一过孔中是否有第一绝缘层材料的残留。
具体检测过程为：如图2和图3所示，第二过孔32和/或第三过孔33中是否有第二结构30的材料残留的具体测试过程为：当向第三结构41中通入测试信号时，测试信号会通过第二过孔 32、第一结构21和第三过孔33形成的电路输出，如果测试端未收到输出的测试信号，则说明第三结构41中断开处的测试信号没有传递过来，即第二过孔32和/或第三过孔33中有第二结构 30材料的残留；如果测试端收到了输出的测试信号，则说明第三结构41中断开处的测试信号正常传递，即第二过孔32和第三过孔33中没有第二结构30材料的残留。
设置在显示区8内的检测结构5能够在第三结构41中通入测试信号时，通过判断通入第三结构41中的测试信号是否被收到从而判断第二过孔32和第三过孔33中是否有第二结构30材料的残留，通过开设在第二结构30中的第二过孔32和第三过孔 33中的绝缘材料的残留情况，可以判断第一绝缘层3中过孔的良莠情况，从而推断非显示区7内开设在第一绝缘层3中的第一过孔31中是否有绝缘材料的残留。由于第一绝缘层3中过孔中的绝缘材料残留主要是因为在第一绝缘层3及其中过孔的制备过程中制备工艺上的波动或制备设备未及时维护造成的，所以只要开设在第一绝缘层3中的一个过孔中有绝缘材料的残留，则说明该第一绝缘层3中的过孔存在不良，因此，能够通过开设在显示区8内第二结构30中的第二过孔32和第三过孔33中的绝缘材料的残留情况，判断开设在非显示区7内第一绝缘层3中的第一过孔31中的绝缘材料的残留情况。
实施例1的有益效果：实施例1中所提供的阵列基板，通过设置检测结构，能使开设在第一绝缘层中的第一过孔中的绝缘材料的残留通过形成于第一导电层、第一绝缘层和第二导电层中的检测结构及时检测出来，从而使第一过孔中绝缘材料的残留所导致的第一导电层和第二导电层的连接不良能够尽早地被检测出来，相对于现有技术中第一过孔中绝缘材料的残留只能在阵列基板制备完成后才能进行检测的情况，避免了阵列基板制备完成后检测所导致的生产成本及产能的浪费。
实施例2：
本实施例提供一种显示装置，包括实施例1中的阵列基板。
通过采用实施例1中的阵列基板，能够在该显示装置制备完成前提前对其中的绝缘膜层的制备质量进行检测，从而大大降低了该显示装置的生产成本及产能浪费。
本发明所提供的显示面板可以为液晶面板、液晶电视、OLED 面板、OLED电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种阵列基板，包括沿远离基底的方向依次叠覆在所述基底上的第一导电层、第一绝缘层和第二导电层，所述第一绝缘层中开设有第一过孔，其特征在于，还包括检测结构，所述检测结构形成于所述第一导电层、所述第一绝缘层和所述第二导电层中，用于检测所述第一过孔中是否有所述第一绝缘层材料的残留；
所述第一绝缘层从所述阵列基板的非显示区延伸至显示区，所述第一导电层和所述第二导电层均分布在所述非显示区和所述显示区，所述第一过孔位于所述非显示区，所述检测结构位于所述显示区；
所述检测结构包括依次叠覆在所述基底上的第一结构、第二结构和第三结构，所述第一结构为所述第一导电层的一部分，所述第二结构为所述第一绝缘层的一部分，所述第三结构为所述第二导电层的一部分，所述第一结构、所述第二结构和所述第三结构位置相对应；
所述第三结构包括相互断开的第一部分和第二部分，所述第一部分和所述第二部分分别对应设置于所述第一结构的相对两端；所述第二结构在对应所述第一部分和所述第二部分的区域分别开设有第二过孔和第三过孔；
所述第一导电层为栅极金属层，所述第一绝缘层为栅绝缘层，所述第二导电层为数据线金属层；
所述第一结构与栅极和栅线均互不连接；所述第三结构为数据线的一部分。
2.根据权利要求1所述的阵列基板，其特征在于，所述检测结构包括多个，多个所述检测结构均匀分布。
3.一种显示装置，其特征在于，包括权利要求1-2任意一项所述的阵列基板。
4.一种如权利要求1-2任意一项所述的阵列基板的制备方法，包括在基底上先后形成第一导电层、具有第一过孔的第一绝缘层和第二导电层，其特征在于，还包括在所述第一导电层、所述第一绝缘层和所述第二导电层中形成检测结构，所述检测结构用于检测所述第一过孔中是否有所述第一绝缘层材料的残留。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述在所述第一导电层、所述第一绝缘层和所述第二导电层中形成检测结构包括：
形成所述第一导电层的图形的同时形成所述检测结构的第一结构的图形；
形成所述第一绝缘层的图形的同时形成所述检测结构的第二结构的图形，形成所述第二结构中的第二过孔和第三过孔的图形；
形成所述第二导电层的图形的同时形成所述检测结构的第三结构的图形。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述形成所述第二导电层的图形的同时形成所述检测结构的第三结构的图形包括形成所述第三结构的第一部分和第二部分的图形；所述第一部分和所述第二部分相互断开。
7.根据权利要求4-6任意一项所述的阵列基板的制备方法，其特征在于，所述第一导电层与栅极和栅线采用相同材料且同时形成；
所述第一绝缘层与栅绝缘层采用相同材料且同时形成；
所述第二导电层与数据线采用相同材料且同时形成。
8.一种如权利要求1-2任意一项所述的阵列基板的检测方法，其特征在于，包括：向形成于第一导电层、第一绝缘层和第二导电层中的检测结构中输入检测信号，检测开设在所述第一绝缘层中的第一过孔中是否有所述第一绝缘层材料的残留。
CN201710506253.XA 2017-06-28 2017-06-28 一种阵列基板及其制备方法、检测方法和显示装置 Active CN107123655B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710506253.XA CN107123655B (zh) 2017-06-28 2017-06-28 一种阵列基板及其制备方法、检测方法和显示装置
PCT/CN2018/073801 WO2019000928A1 (zh) 2017-06-28 2018-01-23 一种阵列基板及其制备方法、检测方法和显示装置
US16/090,396 US11404332B2 (en) 2017-06-28 2018-01-23 Array substrate and fabrication method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710506253.XA CN107123655B (zh) 2017-06-28 2017-06-28 一种阵列基板及其制备方法、检测方法和显示装置

Publications (2)

Publication Number Publication Date
CN107123655A CN107123655A (zh) 2017-09-01
CN107123655B true CN107123655B (zh) 2019-09-17

Family

ID=59720199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710506253.XA Active CN107123655B (zh) 2017-06-28 2017-06-28 一种阵列基板及其制备方法、检测方法和显示装置

Country Status (3)

Country Link
US (1) US11404332B2 (zh)
CN (1) CN107123655B (zh)
WO (1) WO2019000928A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123655B (zh) * 2017-06-28 2019-09-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、检测方法和显示装置
CN110137154B (zh) * 2019-04-04 2021-01-08 惠科股份有限公司 一种测试结构、基板及其制造方法
CN111968946B (zh) * 2020-08-26 2024-06-11 京东方科技集团股份有限公司 初始阵列基板及其制作方法、检测方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747380A (en) * 1996-02-26 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Robust end-point detection for contact and via etching
KR100257811B1 (ko) * 1997-10-24 2000-06-01 구본준 액정표시장치의 기판의 제조방법
TW588171B (en) * 2001-10-12 2004-05-21 Fujitsu Display Tech Liquid crystal display device
TWI228313B (en) * 2003-11-21 2005-02-21 Hannstar Display Corp Pixel and repairing method thereof
CN100507659C (zh) * 2005-12-23 2009-07-01 乐金显示有限公司 制造液晶显示器件的方法
JP2010032726A (ja) * 2008-07-28 2010-02-12 Sharp Corp 半導体装置及びその製造方法
CN102446475B (zh) * 2010-10-14 2016-08-31 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
CN103165577B (zh) 2011-12-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体检测结构及检测方法
CN102636929A (zh) * 2012-04-20 2012-08-15 深圳市华星光电技术有限公司 一种液晶面板、液晶显示装置及其阵列基板的制作方法
US8958036B2 (en) 2012-04-20 2015-02-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal panel, liquid crystal display device and manufacturing method of array substrate thereof
CN102856230B (zh) * 2012-10-09 2015-02-04 深圳市华星光电技术有限公司 Tft基板接触孔蚀刻制程监控方法
US8940551B2 (en) 2012-10-09 2015-01-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for monitoring contact hole etching process of TFT substrate
CN107123655B (zh) 2017-06-28 2019-09-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、检测方法和显示装置

Also Published As

Publication number Publication date
WO2019000928A1 (zh) 2019-01-03
CN107123655A (zh) 2017-09-01
US20210272859A1 (en) 2021-09-02
US11404332B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
CN103513454B (zh) 阵列基板及其检测方法和制备方法
US10288655B2 (en) Touch structure, test method thereof, touch panel and display apparatus
CN103293812B (zh) 一种阵列基板及其修复方法和显示装置
US9653012B2 (en) Array substrate, display device and mother board
US10197877B2 (en) Array substrate and method for manufacturing the same and display device
CN103676354B (zh) 电极结构及制备方法、阵列基板及制备方法和显示装置
US9608125B2 (en) Display substrate, its testing method and its manufacturing method
US20160064413A1 (en) Array substrate, method for manufacturing the same and display device
CN104851404B (zh) 阵列基板及其修复方法、测试方法、制作方法、显示装置
CN107123655B (zh) 一种阵列基板及其制备方法、检测方法和显示装置
JP2016529562A (ja) 液晶ディスプレイ、液晶ディスプレイテスト方法及び電子装置
US20150332979A1 (en) Manufacturing method of array substrate
WO2013177830A1 (zh) 液晶显示面板的检测方法及检测系统
US11605323B2 (en) Display panel, detection method and display device
US20120168791A1 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
US9983450B2 (en) GOA circuit module, method for testing the same, display panel and display apparatus
CN109839767A (zh) 一种阵列基板、显示面板及显示装置
CN103792702A (zh) 具有检测框的基板及其制造方法、检测装置
CN108920009B (zh) 触摸显示屏、显示装置及其修复方法
CN107068696A (zh) 一种阵列基板和阵列基板的制作方法
CN104795339A (zh) 薄膜晶体管阵列基板的检测装置及检测方法
CN104238215A (zh) 阵列基板、显示面板及显示装置
CN101621038B (zh) 有源元件阵列基板的制造方法
CN107463015B (zh) 双数据线测试方法、电路及制作方法、阵列基板、显示装置
JP2020531874A (ja) アレイ基板の製造方法、アレイ基板の中間製品、及びアレイ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant