CN107463015B - 双数据线测试方法、电路及制作方法、阵列基板、显示装置 - Google Patents

Abstract

本发明公开了一种双数据线测试方法、电路及制作方法、阵列基板、显示装置，属于显示器领域。所述双数据线测试电路包括至少一条测试线，每条所述测试线被配置为用于对阵列基板上的至少两对数据线进行测试，采用同一条所述测试线测试的所述至少两对数据线相邻布置，每对数据线包括两条连接同一列子像素单元的数据线，每对所述数据线中的一条数据线与对应的所述测试线连接；每条所述测试线上均设置有至少一个开关，每条所述测试线在与任意相邻的两对数据线的连接点之间的部分设置有一个开关，每个所述开关的控制端均连接有控制线。

Description

双数据线测试方法、电路及制作方法、阵列基板、显示装置

技术领域

本发明涉及显示器领域，特别涉及一种双数据线测试方法、电路及制作方法、阵列基板、显示装置。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)是利用夹在上下两个基板之间的液晶分子层上电场强度的变化，改变液晶分子的取向，从而控制透光的强弱来显示图像的显示器件。液晶显示面板的结构一般包括背光模组、阵列基板、彩膜(Color Filter，CF)基板以及填充在这两个基板组成的盒中的液晶分子层。阵列基板上阵列布置有大量的子像素单元，每个子像素单元均包括一个TFT；通常，每行子像素单元的TFT与一条横向布置的栅线连接，栅线用于控制TFT的通断，每列子像素单元的TFT与一条纵向布置的数据线连接，数据线用于通过TFT向像素电极写入数据电压。

随着TFT-LCD分辨率的不断提高，阵列基板上的子像素单元的列数增多，这样导致在一帧画面的显示中，每一列子像素单元的充电时间(写入数据电压的时间)能够占用的时间越来越短，造成子像素单元的数据电压难以充到目标值。

为了解决高分辨率TFT-LCD数据电压充电问题，相关技术中提供了一种双数据线(dual data)设计，在dual data设计中，一列子像素单元的TFT同时与两条数据线连接，N列子像素单元对应2N条数据线(N为阵列基板上的子像素单元的列数)，从而能够通过两条数据线(两条数据线写入的信号不同)同时向一个子像素单元写入数据信号，解决充电时间短的问题。

在基板制作过程中，在数据线图案制作完成后，会有数据线检测工序。对于每条数据线，在其两端分别通过探测设备进行非接触式发射、接收信号，并通过分析信号衰减来进行短路、断路等缺陷测试。但对于dual data设计而言，在进行短路测试时，如果连接同一列子像素单元的两条数据线发生短路，则在探测设备的接收端能够检测到信号发生一定程度的衰减；如果连接同一列子像素单元的两条数据线未发生短路，由于在dual data设计中，连接同一列子像素单元的两条数据线之间的间距很小(通常小于10微米，常规设计的数据线间距大于40微米)，所以两条数据线之间存在很大的噪声，造成探测设备的接收端同样会检测到信号发生衰减，且两种情况下检测到的衰减程度接近，从而导致在dual data设计中短路缺陷难以检测。

发明内容

为了解决现有技术中dual data设计中短路缺陷难以检测的问题，本发明实施例提供了一种双数据线测试方法、电路及制作方法、阵列基板、显示装置。所述技术方案如下：

第一方面，本发明实施例提供了一种双数据线测试电路，所述双数据线测试电路包括至少一条测试线，每条所述测试线被配置为用于对阵列基板上的至少两对数据线进行测试，采用同一条所述测试线测试的所述至少两对数据线相邻布置，每对数据线包括两条连接同一列子像素单元的数据线，每对所述数据线中的一条数据线与对应的所述测试线连接；

每条所述测试线上均设置有至少一个开关，每条所述测试线在与任意相邻的两对数据线的连接点之间的部分设置有一个开关，每个所述开关的控制端均连接有控制线。

在本发明实施例的一种实现方式中，所述双数据线测试电路包括一条测试线，所述测试线同时与所述阵列基板上的每一对数据线连接。

在本发明实施例的另一种实现方式中，各个所述开关与同一条所述控制线电连接。

在本发明实施例的另一种实现方式中，所述测试线与所述每对数据线中的位于同一侧的数据线连接。

在本发明实施例的另一种实现方式中，所述开关为半导体开关。

第二方面，本发明实施例还提供了一种阵列基板，所述阵列基板包括如第一方面任一项所述的双数据线测试电路。

第三方面，发明实施例还提供了一种显示装置，所述显示装置包括如第二方面所述的阵列基板。

第四方面，本发明实施例还提供了一种阵列基板制作方法，所述方法包括：

提供一衬底基板；

在所述衬底基板上制作至少一条测试线和多个开关，每条所述测试线被配置为用于对阵列基板上的至少两对数据线进行测试，采用同一条所述测试线测试的所述至少两对数据线相邻布置，每对数据线包括两条连接同一列子像素单元的数据线，每对所述数据线中的一条数据线与对应的所述测试线连接；每条所述测试线在与任意相邻的两对数据线的连接点之间的部分设置有一个开关，每个所述开关的控制端均连接有控制线。

在本发明实施例的一种实现方式中，在所述衬底基板上制作至少一条测试线和多个开关，包括：

在所述衬底基板上制作所述控制线和所述开关的栅极；

在所述控制线和所述开关的栅极上，依次制作所述开关的栅极绝缘层和有源层；

在所述有源层上制作所述开关的源漏极层、测试线和数据线。

第五方面，本发明实施例还提供了一种双数据线测试方法，所述方法基于第一方面任一项所述的双数据线测试电路，所述方法包括：

控制待检测的一对数据线所连接的测试线上的所有开关导通；

向所述待检测的一对数据线中未与所述测试线连接的数据线的一端发送信号；

通过所述待检测的一对数据线中未与所述测试线连接的数据线的另一端接收信号；

根据接收到信号判断所述待检测的一对数据线是否存在短路。

本发明实施例提供的技术方案带来的有益效果是：

本发明实施例提供了一种双数据线测试电路，该电路包括至少一条测试线，每条测试线连接至少两对相邻的数据线，然后在任意两对相邻数据线之间设置开关，测试时，导通测试线上的开关，让每条测试线连接的数据线导通，每对数据线只有一条与测试线连接，测试时对另一条未与测试线连接的数据线进行测试，如果未产生短路，则探测设备的接收端会检测到信号发生一定程度的衰减，如果产生短路，由于一对数据线通过测试线与其他至少一对数据线连接，使得探测设备的接收端检测到的信号衰减程度较大，通过信号衰减程度即可区分是否发生短路，进而实现双数据线的短路检测。在测试完成后，断开测试线上的开关，各对数据线之间断开，对各对数据线的后续使用没有影响。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种双数据线测试电路的电路图；

图2是本发明实施例提供的一种薄膜晶体管开关的结构示意图；

图3是本发明实施例提供的另一种双数据线测试电路的电路图；

图4是本发明实施例提供的另一种双数据线测试电路的电路图；

图5是本发明实施例提供的一种控制线的结构示意图；

图6是本发明实施例提供的另一种双数据线测试电路的电路图；

图7是本发明实施例提供的一种阵列基板制作方法的流程图；

图8是本发明实施例提供的一种双数据线测试方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1是本发明实施例提供的一种双数据线测试电路的电路图，参见图1，所述双数据线测试电路包括至少一条测试线10，每条所述测试线10被配置为用于对阵列基板上的至少两对数据线100进行测试，采用同一条所述测试线10测试的所述至少两对数据线100相邻布置，每对数据线100包括两条连接同一列子像素单元的数据线100，每对所述数据线100中的一条数据线100与对应的所述测试线10连接，如图1所示标号A对应的两条数据线100为一对数据线100。其中，一对数据线100对应的测试线10是指用于对该对数据线100进行测试的测试线10。

每条所述测试线10上均设置有至少一个开关101，每条所述测试线10在与任意相邻的两对数据线100的连接点之间的部分设置有一个开关101，每个所述开关101的控制端110均连接有控制线(图1未示出)。控制线用于在进行测试时输出控制信号至连接的开关，使开关闭合。

测试时，通过控制线控制所有开关导通，然后通过探测设备进行非接触式检测，当一对数据线有短路缺陷时，探测设备通过其中未连接测试线的数据线的一端输入信号后，由于短路的存在，这条数据线的信号会通过另一条连接测试线的数据线以及所有与该测试线连接的数据线分流，从而导致最终在未连接测试线的数据线的另一端接收到的信号电流小，进而使得探测设备接收到的信号会与发射的信号存在很大的衰减，这样探测设备就能检出短路缺陷。

本发明实施例提供了一种双数据线测试电路，该电路包括至少一条测试线，每条测试线连接至少两对相邻的数据线，然后在任意两对相邻数据线之间设置开关，测试时，导通测试线上的开关，让每条测试线连接的数据线导通，每对数据线只有一条与测试线连接，测试时对另一条未与测试线连接的数据线进行测试，如果未产生短路，则探测设备的接收端会检测到信号发生一定程度的衰减，如果产生短路，由于一对数据线通过测试线与其他至少一对数据线连接，使得探测设备的接收端检测到的信号衰减程度较大，通过信号衰减程度即可区分是否发生短路，进而实现双数据线的短路检测。由于双数据线设计时，一对的两条数据线间距较小，很容易产生由于细小颗粒尘埃导致的短路，所以能够实现双数据线的短路检测，对双数据线设计意义重大。在测试完成后，断开测试线上的开关，各对数据线之间断开，对各对数据线的后续使用没有影响。

在本发明实施例中，测试线10可以与数据线100同层设计，方便设计和制作。

如图1所示，测试线10与数据线100垂直设置，从而方便测试线10与至少两对数据线100相连。同时，不与测试线10连接的数据线100与测试线10之间设置间隔，与测试线10连接的数据线100端部伸出一引线，从而实现测试线10和数据线100的连通。

由于测试线10与数据线100同层设计(也即设计在阵列基板的源漏极层)，因此测试线10的材料可以与源漏极层使用的材料相同。例如Al、Cu、Mo、Ti、Cr等金属，也可以采用透明导电材料制成，例如可以是氧化铟锡(Indium Tin Oxide，ITO)或氧化铟锌(IndiumZinc Oxide，IZO)薄膜。并且，测试线10与数据线100可以采用一次构图工艺形成。

在本发明实施例中，多条测试线10可以设置在一条直线上，这样可以节省阵列基板的外围空间，避免最终面板的边框过宽。当然，多条测试线10也可以不设置在一条直线上。

无论多条测试线10是否设置在一条直线上，都需要保证测试线之间有足够的间距，从而避免产生干扰。例如，当双数据线测试电路包括两条以上测试线10时，相邻两条测试线10的相邻端部的距离可以大于10μm。

在设计和制作测试线时，可以将测试线10的两端部都与数据线100连接，这样，在测试线所处的直线确定时，相邻两条测试线10的相邻端部的距离最小，从而避免测试线两端继续延伸造成与相邻测试线的距离过近，具体可以参见图1所示。

在本发明实施例中，开关101具体可以为半导体开关。由于双数据线测试电路是制作在阵列基板上的，所以采用半导体开关作为前述开关101，能够方便双数据线测试电路的制作。

进一步地，该半导体开关为薄膜晶体管开关，薄膜晶体管开关的栅极连接控制线，每个薄膜晶体管开关的源极和漏极分别连接在测试线10上，通过测试线10连接数据线或者其他薄膜晶体管开关。

该薄膜晶体管开关与阵列基板中各个子像素内的薄膜晶体管同步制作，也就是说，该薄膜晶体管开关与阵列基板中各个子像素内的薄膜晶体管结构相同，且相同的膜层位于阵列基板的同一层。

该薄膜晶体管开关既可以采用底栅型薄膜晶体管实现，也可以采用顶栅型薄膜晶体管实现，下面以底栅型薄膜晶体管为例，对薄膜晶体管开关的结构进行说明：

图2是本发明实施例提供的一种薄膜晶体管开关的结构示意图，参见图2，薄膜晶体管开关包括：依次设置在衬底基板31上的栅极32、栅极绝缘层33、有源层34和源漏极35。控制线与薄膜晶体管开关的栅极32电连接。

在本发明实施例中，衬底基板31可以为透明衬底基板，例如玻璃衬底基板、硅衬底基板和塑料衬底基板等。栅极绝缘层33可以为氮化硅或氮氧化硅层。

在本发明实施例中，有源层34可以使用非晶硅、微晶硅或者多晶硅制成。例如，有源层34可以包括设置在栅极绝缘层33上的非晶硅层341和设置在非晶硅层341上的N型掺杂非晶硅层342。通过在非晶硅层上设置N型掺杂非晶硅层，可以避免非晶硅层与源漏极直接接触，降低非晶硅层与源漏极之间的晶格失配。

进一步地，该薄膜晶体管开关还可以包括设置在源漏极35上的钝化层36，通过设置钝化层36，可以对薄膜晶体管起保护作用。其中，钝化层可以为氮化硅或氮氧化硅层。

其中，栅极32和源漏极35可以为金属电极，例如Al、Cu、Mo、Ti、Cr等金属层。也可以采用透明导电材料制成，例如可以是ITO或IZO薄膜电极。

在本发明实施例中，薄膜晶体管开关可以选用与液晶显示面板显示区域中薄膜晶体管相同类型的薄膜晶体管，例如液晶显示面板显示区域中薄膜晶体管为底栅型薄膜晶体管，则该薄膜晶体管开关选用底栅型薄膜晶体管，这样可以在制作显示区域中薄膜晶体管时同步制作薄膜晶体管开关，从而节省制作工艺不做，详见制作方法部分。当然，在其他实施例中，薄膜晶体管开关也可以选用与液晶显示面板显示区域中薄膜晶体管不同类型的薄膜晶体管，例如，液晶显示面板显示区域中薄膜晶体管为底栅型薄膜晶体管，该薄膜晶体管开关选用顶栅型薄膜晶体管，此时无法和显示区域中薄膜晶体管同步制作。

图3是本发明实施例提供的另一种双数据线测试电路的电路图，参见图3，图3所示的双数据线测试电路与图1所述的双数据线测试电路区别仅在于，该双数据线测试电路只包括一条测试线10，测试线10同时与阵列基板上的每一对数据线100连接，也即，测试线10与阵列基板上的所有对数据线100都连接。

图4是本发明实施例提供的另一种双数据线测试电路的电路图，参见图4，图4所示的双数据线测试电路与图1所述的双数据线测试电路区别仅在于，各个所述开关101与同一条所述控制线102电连接。

在本发明实施例中，由于在短路测试时，需要将同一条测试线上的数据线连通，为了方便控制和设计，降低双数据线测试电路的复杂度，可以只采用一条控制线102同时控制这些开关101的通断。这样在测试时，只需要向控制线102输入一个高电平即可实现所有开关101的导通。

当然，在其他实施例中，控制线102的数量也可以设计得更多，本发明对此不做限制。

在本发明实施例中，控制线102可以布置在阵列基板的栅极层，由于控制线102设置在阵列基板的栅极层，因此控制线102的材料与栅极层使用的材料相同。例如Al、Cu、Mo、Ti、Cr等金属，也可以采用透明导电材料制成，例如可以是ITO或IZO薄膜。

在本发明实施例中，控制线102可以与数据线垂直布置。

以前文开关101为薄膜晶体管开关为例，在制作时，控制线102可以与薄膜晶体管开关的栅极一起制作，其图形如图5所示，控制线102将各个薄膜晶体管开关的栅极32串联起来，从而实现对各个薄膜晶体管开关的同时控制。

图6是本发明实施例提供的另一种双数据线测试电路的电路图，参见图6，图6所示的双数据线测试电路与图1所述的双数据线测试电路区别仅在于，所述测试线10与所述每对数据线100中的位于同一侧的数据线100连接。例如，将每对数据线中处于右侧的数据线100与测试线10连接，或者将每对数据线中处于左侧的数据线100与测试线10连接。也即，将阵列基板的偶数列数据线100与测试线10连接，或者将阵列基板的奇数列数据线100与测试线10连接。这样设计，可以方便数据线100和控制线102的制作。

值得说明的是，前述图2、图4、图6提供的双数据线测试电路可以任意两项或者三项进行组合，例如双数据线测试电路可以在只设置一根测试线的同时，只设置一根控制线，或者，双数据线测试电路可以在只设置一根测试线的同时，让测试线与每对数据线中位于同一侧的数据线连接。通过不同的组合从而得到更多的双数据线测试电路实施方式，本发明实施例对此不做限制。

本发明实施例还提供了一种阵列基板，该阵列基板采用双数据线设计，该阵列基板包括图1至图6任一幅所示出的双数据线测试电路。

本发明实施例提供了一种具有双数据线测试电路的阵列基板，该电路包括至少一条测试线，每条测试线连接至少两对相邻的数据线，然后在任意两对相邻数据线之间设置开关，测试时，导通测试线上的开关，让每条测试线连接的数据线导通，每对数据线只有一条与测试线连接，测试时对另一条未与测试线连接的数据线进行测试，如果未产生短路，则探测设备的接收端会检测到信号发生一定程度的衰减，如果产生短路，由于一对数据线通过测试线与其他至少一对数据线连接，使得探测设备的接收端检测到的信号衰减程度较大，通过信号衰减程度即可区分是否发生短路，进而实现双数据线的短路检测。在测试完成后，断开测试线上的开关，各对数据线之间断开，对各对数据线的后续使用没有影响。

本发明实施例还提供了一种显示装置，该显示装置包括前述阵列基板。

在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明实施例提供了一种具有双数据线测试电路的显示装置，该电路包括至少一条测试线，每条测试线连接至少两对相邻的数据线，然后在任意两对相邻数据线之间设置开关，测试时，导通测试线上的开关，让每条测试线连接的数据线导通，每对数据线只有一条与测试线连接，测试时对另一条未与测试线连接的数据线进行测试，如果未产生短路，则探测设备的接收端会检测到信号发生一定程度的衰减，如果产生短路，由于一对数据线通过测试线与其他至少一对数据线连接，使得探测设备的接收端检测到的信号衰减程度较大，通过信号衰减程度即可区分是否发生短路，进而实现双数据线的短路检测。在测试完成后，断开测试线上的开关，各对数据线之间断开，对各对数据线的后续使用没有影响。

图7是本发明实施例提供的一种阵列基板制作方法的流程图，用于制作具有图1至图6任一幅所示出的双数据线测试电路的阵列基板，参见图7，该方法包括：

步骤301：提供一衬底基板。

其中，衬底基板可以为透明衬底基板，例如玻璃衬底基板、硅衬底基板和塑料衬底基板等。

步骤302：在衬底基板上制作至少一条测试线和多个开关，每条所述测试线与阵列基板上的至少两对数据线连接，每条所述测试线被配置为用于对阵列基板上的至少两对数据线进行测试，采用同一条所述测试线测试的所述至少两对数据线相邻布置，每对数据线包括两条连接同一列子像素单元的数据线，每对所述数据线中的一条数据线与对应的所述测试线连接；每条所述测试线在与任意相邻的两对数据线的连接点之间的部分设置有一个开关，每个所述开关的控制端均连接有控制线。

在本发明实施例中，测试线与数据线同层设计，方便设计和制作。

进一步地，测试线与数据线垂直设置，从而方便测试线与至少两对数据线相连。

关于测试线的其他内容，可以参见前文关于图1-图6的描述，这里不再重复。

在本发明实施例中，各个开关与同一条控制线电连接。通过控制线同时与所有开关连接，从而能够同时控制所有开关导通或断开。

在本发明实施例中，控制线可以布置在阵列基板的栅极层，在制作阵列基板的栅极层图形(栅极、栅线等)时制作。

关于控制线的其他内容，可以参见前文关于图1-图6的描述，这里不再重复。

在本发明实施例中，开关具体可以为半导体开关。由于双数据线测试电路是制作在阵列基板上的，所以采用半导体开关作为前述开关，能够方便双数据线测试电路的制作。

在本发明实施例中，该半导体开关为薄膜晶体管开关，该薄膜晶体管开关与阵列基板中各个子像素内的薄膜晶体管同步制作，也就是说，该薄膜晶体管开关与阵列基板中各个子像素内的薄膜晶体管结构相同，且相同的膜层位于阵列基板的同一层。

该薄膜晶体管开关既可以采用底栅型薄膜晶体管实现，也可以采用顶栅型薄膜晶体管实现，下面以底栅型薄膜晶体管为例，对薄膜晶体管开关的制作过程进行说明：

在衬底基板上依次制作栅极、栅极绝缘层、有源层和源漏极。

关于薄膜晶体管开关的其他内容，可以参见前文关于图3的描述，这里不再重复。

下面对步骤302的详细过程进行举例说明：

在所述衬底基板上制作所述控制线和所述开关的栅极；在所述控制线和所述开关的栅极上，依次制作所述开关的栅极绝缘层和有源层；在所述有源层上制作所述开关的源漏极层、测试线和数据线。根据步骤302可知，本发明实施例提供的双数据线测试电路没有增加阵列基板的制作工艺，即在实现了双数据线短路测试的同时，无需新增工艺步骤。

在上述制作过程中，电极以及控制线、测试线、数据线等均可以通过先溅射后图形化的方式制成，当然也可以采用其他方式制成，本发明实施例对此不做限制。

本发明实施例提供了一种双数据线测试电路，该电路包括至少一条测试线，每条测试线连接至少两对相邻的数据线，然后在任意两对相邻数据线之间设置开关，测试时，导通测试线上的开关，让每条测试线连接的数据线导通，每对数据线只有一条与测试线连接，测试时对另一条未与测试线连接的数据线进行测试，如果未产生短路，则探测设备的接收端会检测到信号发生一定程度的衰减，如果产生短路，由于一对数据线通过测试线与其他至少一对数据线连接，使得探测设备的接收端检测到的信号衰减程度较大，通过信号衰减程度即可区分是否发生短路，进而实现双数据线的短路检测。在测试完成后，断开测试线上的开关，各对数据线之间断开，对各对数据线的后续使用没有影响。

图8是本发明实施例提供的一种双数据线测试方法流程图，该方法基于图1至图6任一幅所示出的双数据线测试电路的阵列基板，参见图8，该方法包括：

步骤401：控制待检测的一对数据线所连接的测试线上的所有开关导通。

其中，步骤401可以包括：通过控制线控制待检测的一对数据线所连接的测试线上的所有开关导通。以薄膜晶体管开关为例，通过控制线向薄膜晶体管开关的栅极写入一导通电平，使薄膜晶体管开关实现导通。

在实际测试时，即可同时导通所有测试线上的开关，也可以根据需要导通相应测试线上的开关，本发明实施例对此不做限制。

步骤402：向所述待检测的一对数据线中未与所述测试线连接的数据线的一端发送信号。

其中，为了测试方便，本发明实施例通过探测设备在数据线的一端进行非接触式信号发射，从而将信号输入到数据线上。

步骤403：通过所述待检测的一对数据线中未与所述测试线连接的数据线的另一端接收信号。

其中，为了测试方便，本发明实施例通过探测设备在数据线的另一端进行非接触式信号接收。

步骤404：根据接收到信号判断所述待检测的一对数据线是否存在短路。

其中，可以事先测得数据线未发生短路时，接收信号的大小。然后根据该事先测得的信号判断一对数据线是否存在短路。如果步骤403接收到的信号与事先测得的信号相比，信号差值(例如信号的功率、电流等参数的差值)超过设定值(但接收到的信号仍然有一定大小，未发生断路)，则确定发生短路。

或者，可以事先测得数据线未发生短路和发生短路时，接收信号的大小。如果步骤403接收到的信号与事先测得的发生短路的信号相近，则确定发生短路。

当然，该电路还可以检测数据线是否发生断路，这里不做赘述。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种双数据线测试电路，其特征在于，所述双数据线测试电路被配置为采用探测设备进行非接触式检测，所述探测设备接收到的信号与发射的信号间的衰减用于确定所述数据线是否存在短路缺陷，所述双数据线测试电路包括至少一条测试线，每条所述测试线被配置为用于对阵列基板上的至少两对数据线进行测试，采用同一条所述测试线测试的所述至少两对数据线相邻布置，每对数据线包括两条连接同一列子像素单元的数据线，每对所述数据线中的两条数据线间距小于10微米，每对所述数据线中的一条数据线与对应的所述测试线连接，每对所述数据线中的另一条数据线未与对应的所述测试线连接；

每条所述测试线上均设置有至少一个开关，每条所述测试线在与任意相邻的两对数据线的连接点之间的部分设置有一个开关，每个所述开关的控制端均连接有控制线。

2.根据权利要求1所述的双数据线测试电路，其特征在于，所述双数据线测试电路包括一条测试线，所述测试线同时与所述阵列基板上的每一对数据线连接。

3.根据权利要求1或2所述的双数据线测试电路，其特征在于，各个所述开关与同一条所述控制线电连接。

4.根据权利要求1或2所述的双数据线测试电路，其特征在于，所述测试线与所述每对数据线中的位于同一侧的数据线连接。

5.根据权利要求1或2所述的双数据线测试电路，其特征在于，所述开关为半导体开关。

6.一种阵列基板，其特征在于，所述阵列基板包括权利要求1至5任一项所述的双数据线测试电路。

7.一种显示装置，其特征在于，所述显示装置包括权利要求6所述的阵列基板。

8.一种阵列基板制作方法，其特征在于，所述方法用于制作如权利要求6所述的阵列基板，包括：

提供一衬底基板；

在所述衬底基板上制作至少一条测试线和多个开关，每条所述测试线与阵列基板上的至少两对数据线连接，每条所述测试线被配置为用于对阵列基板上的至少两对数据线进行测试，采用同一条所述测试线测试的所述至少两对数据线相邻布置，每对数据线包括两条连接同一列子像素单元的数据线，每对所述数据线中的一条数据线与对应的所述测试线连接；每条所述测试线在与任意相邻的两对数据线的连接点之间的部分设置有一个开关，每个所述开关的控制端均连接有控制线。

9.根据权利要求8所述的方法，其特征在于，在所述衬底基板上制作至少一条测试线和多个开关，包括：

在所述衬底基板上制作所述控制线和所述开关的栅极；

在所述控制线和所述开关的栅极上，依次制作所述开关的栅极绝缘层和有源层；

在所述有源层上制作所述开关的源漏极层、测试线和数据线。

10.一种双数据线测试方法，其特征在于，所述方法基于权利要求1至5任一项所述的双数据线测试电路，所述方法包括：

控制待检测的一对数据线所连接的测试线上的所有开关导通；

向所述待检测的一对数据线中未与所述测试线连接的数据线的一端发送信号；

通过所述待检测的一对数据线中未与所述测试线连接的数据线的另一端接收信号；

根据接收到信号判断所述待检测的一对数据线是否存在短路。

Images