CN112103199A - 显示基板、显示装置及晶体管的性能测试方法 - Google Patents

显示基板、显示装置及晶体管的性能测试方法 Download PDF

Info

Publication number
CN112103199A
CN112103199A CN201910523478.5A CN201910523478A CN112103199A CN 112103199 A CN112103199 A CN 112103199A CN 201910523478 A CN201910523478 A CN 201910523478A CN 112103199 A CN112103199 A CN 112103199A
Authority
CN
China
Prior art keywords
transistor
test
display substrate
display
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910523478.5A
Other languages
English (en)
Other versions
CN112103199B (zh
Inventor
吴海龙
袁剑峰
邵喜斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910523478.5A priority Critical patent/CN112103199B/zh
Publication of CN112103199A publication Critical patent/CN112103199A/zh
Application granted granted Critical
Publication of CN112103199B publication Critical patent/CN112103199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示基板、显示装置及晶体管的性能测试方法，属于显示技术领域。本发明提供的显示基板包括：驱动晶体管，监测晶体管，以及位于显示基板封装区域之外的至少三个测试端；该驱动晶体管用于驱动像素单元显示；该监测晶体管的结构与驱动晶体管的结构相同，且监测晶体管的三个电极与三个测试端一一对应连接，每个测试端用于连接测试设备。本发明提供的显示基板中的测试端与测试设备连接的过程中，可以避免划伤显示基板，提高了显示基板的良率。

Description

显示基板、显示装置及晶体管的性能测试方法
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板、显示装置及晶体管的性能测试方法。
背景技术
薄膜晶体管作为显示装置的重要器件，其性能的优劣影响着显示装置的显示效果。
相关技术中，在显示基板上形成薄膜晶体管之后，需要对位于显示基板的不同区域的薄膜晶体管的开关性能进行测试。在测试时，可以将测试设备的探针与薄膜晶体管的三个电极连接，并将该薄膜晶体管与其他器件的连接线切断，进而对该薄膜晶体管的开关性能进行测试，之后基于测试结果对后续薄膜晶体管的制作进行改进。
但是，在将薄膜晶体管与其他器件切断的过程中，易划伤显示基板，影响显示基板的良率。
发明内容
本发明实施例提供了一种显示基板、显示装置及晶体管的性能测试方法，可以解决相关技术中在将薄膜晶体管与其他器件切断的过程中，易划伤显示基板，影响显示基板的良率的问题。所述技术方案如下：
一方面，提供了一种显示基板，所述显示基板包括：驱动晶体管，监测晶体管，以及位于所述显示基板封装区域之外的至少三个测试端；
所述驱动晶体管用于驱动像素单元显示；
所述监测晶体管的结构与所述驱动晶体管的结构相同，且所述监测晶体管的三个电极与三个所述测试端一一对应连接，每个所述测试端用于连接测试设备。
可选的，所述监测晶体管位于所述显示基板的非显示区域。
可选的，所述驱动晶体管包括位于显示区域的像素驱动晶体管，以及位于非显示区域的栅极驱动晶体管；
所述监测晶体管包括第一监测晶体管和第二监测晶体管中的至少一种，所述第一监测晶体管与所述像素驱动晶体管的结构相同，所述第二监测晶体管与所述栅极驱动晶体管的结构相同。
可选的，所述监测晶体管包括一个所述第一监测晶体管。
可选的，所述显示基板还包括与栅极驱动电路连接的多条信号线；
每个所述测试端还分别与一条所述信号线连接。
可选的，所述多条信号线包括多条时钟信号线和至少一条电源信号线；
三个所述测试端中，与所述监测晶体管的栅极连接的目标测试端还与一条所述电源信号线连接；
三个所述测试端中，除所述目标测试端之外的每个所述测试端分别与一条所述时钟信号线连接。
可选的，所述目标测试端与负极电源信号线连接。
另一方面，提供了一种显示装置，所述显示装置包括如上述方面所述的显示基板。
可选的，所述显示装置还包括：黑矩阵膜层；
所述监测晶体管在所述显示基板上的正投影，位于所述黑矩阵膜层在所述显示基板上的正投影内。
可选的，所述显示装置还包括：彩膜基板、液晶层和背光源；
所述彩膜基板与所述显示基板相对设置，所述液晶层位于所述显示基板和所述彩膜基板之间；
所述背光源位于所述显示基板远离所述液晶层的一侧。
又一方面，提供了一种晶体管的性能测试方法，用于测试上述方面所述的显示装置中的晶体管，所述方法包括：
将测试设备与所述显示装置中连接有监测晶体管的三个电极的三个测试端分别连接；
通过所述三个测试端中的两个测试端向所述监测晶体管施加测试电压；
通过所述三个测试端中的另一个测试端获取所述监测晶体管输出的第一电流。
可选的，在通过所述三个测试端中的两个测试端向所述监测晶体管施加测试电压之前，所述方法还包括：
通过所述三个测试端中的两个测试端向所述监测晶体管施加驱动电压。
可选的，在通过所述三个测试端中的两个测试端向所述监测晶体管施加驱动电压之前，所述方法还包括：
通过所述三个测试端中的两个测试端向所述监测晶体管施加测试电压；
通过所述三个测试端中的另一个测试端获取所述监测晶体管输出的第二电流。
可选的，所述显示装置还包括背光源；在将测试设备与所述显示装置中连接有监测晶体管的三个电极的三个测试端分别连接之后，所述方法还包括：
启动所述背光源。
本发明实施例提供的技术方案带来的有益效果至少包括：
本发明实施例提供了一种显示基板、显示装置及晶体管的性能测试方法，通过将测试设备与显示基板中连接有监测晶体管的三个电极的测试端相连，即可实现对该监测晶体管的测试。由于与测试设备连接的测试端位于显示基板封装区域之外，因而在将测试端与测试设备连接的过程中，可以避免划伤显示基板，提高了显示基板的良率。且由于监测晶体管的结构与驱动晶体管的结构相同，因此对监测晶体管的测试结果，即可反映驱动晶体管的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示基板的结构示意图；
图2是本发明实施例提供的另一种显示基板的结构示意图；
图3是本发明实施例提供的一种显示装置的结构示意图；
图4是本发明实施例提供的一种晶体管的性能测试方法的流程图；
图5是本发明实施例提供的另一种晶体管的性能测试方法的流程图；
图6是本发明实施例提供的一种监测晶体管的性能曲线的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
相关技术中，在制作显示装置的过程中，为了保证最终制作的显示装置的良率，在各个关键制程完成后均需要进行检查。例如，在显示基板制作完成后，需要对显示基板的性能进行测试。在将显示基板封装后，需要驱动显示基板上的晶体管工作一段时间，进而对显示面板的显示效果进行测试。而在将显示基板封装之后，若需要对显示基板上的晶体管的性能进行测试，则需要将封装之后的显示基板进行解封装(decap)，使得显示基板上各个晶体管露出，并对显示基板上的晶体管的性能的测试。例如，若显示装置为液晶显示装置，则需要将显示基板与彩膜基板拆分。若显示装置为有机发光二极管(oxide light emittingdiode，OLED)显示装置，则需要将显示基板与其它膜层拆分。在将封装后的显示基板解封装之后，由于显示基板上的晶体管已经工作过一段时间，因此无法获知显示基板上的晶体管的初始性能，进而无法获知晶体管的性能是否漂移。
此外，由于形成晶体管的有源层的材料通常包括非晶硅(a-Si)，氧化物(oxide)或者低温多晶硅(low temperature poly-silicon，LTPS)等，上述形成有源层的材料对光照较为敏感，且不同强度的光照会影响有源层中载流子的迁移率，进而影响显示装置的显示效果。因此，在将封装后的显示基板解封装之后，还需通过人为施加外界光照来测试光照对晶体管的性能的影响。由于封装后的显示基板为晶体管实际的工作环境，该人为施加的外界光照对晶体管的性能的影响，与封装后的显示基板中的光照对晶体管的影响差别较大，因此无法准确评价晶体管在其实际工作环境中的性能的漂移。
本发明实施例提供了一种显示基板，可以解决相关技术中在将测试端与测试设备连接的过程中，易划伤显示基板以及无法准确测试显示基板上的晶体管的性能的问题。如图1所示，该显示基板可以包括驱动晶体管110，监测晶体管120，以及位于该显示基板封装区域00之外的至少三个测试端130(图1示出了三个测试端130)。该驱动晶体管110可以驱动像素单元(图1未示出)显示。该像素单元位于显示装置中的显示区域01中。该监测晶体管120的结构与该驱动晶体管110的结构相同，且该监测晶体管120的三个电极与三个测试端130一一对应连接，该每个测试端130可以用于连接测试设备。
示例的，该监测晶体管120的三个电极可以分别为栅极、源极和漏极。该测试设备可以包括三个探针，每个探针可以与一个测试端130连接。
综上所述，本发明实施例提供了一种显示基板，通过将测试设备与显示基板中连接有监测晶体管的三个电极的测试端相连，即可实现对该监测晶体管的测试。由于与测试设备连接的测试端位于显示基板封装区域之外，因而在将测试端与测试设备连接的过程中，可以避免划伤显示基板，提高了显示基板的良率。且由于监测晶体管的结构与驱动晶体管的结构相同，因此对监测晶体管的测试结果，即可反映驱动晶体管的性能。
并且，由于显示基板上的测试端位于封装区域之外，因而即使将显示基板封装后，也可以通过将测试设备直接与位于封装区域之外的测试端连接，进而测试监测晶体管的性能，而无需将封装后的显示基板再进行解封装，提高了测试监测晶体管的性能的效率。
可选的，参考图1，该监测晶体管120可以位于显示基板的非显示区域02，该设置方式能够避免对显示区域01内的驱动晶体管110的排布造成影响。
需要说明的是，在不影响显示区域01的驱动晶体管110的排布的情况下，该监测体管120也可以位于显示基板的显示区域01内，本发明实施例对此不做限定。
还需要说明的是，从图1可以看出，显示基板的封装区域00可以覆盖显示区域01以及非显示区域02。
可选的，继续参考图1，该驱动晶体管110可以包括位于显示区域01的像素驱动晶体管111，以及位于非显示区域02的栅极驱动晶体管112。
在本发明实施例中，结合图2，显示基板的显示区域01可以设置有阵列排布的多个像素单元140，非显示区域02可以设置有栅极驱动电路，该栅极驱动电路包括多个级联的移位寄存器单元150。其中，该多个像素单元140可以包括红色像素单元R、蓝色像素单元B和绿色像素单元G。每个像素单元140可以包括发光单元，以及与该发光单元连接的像素电路，该像素驱动晶体管111可以是指该像素电路中的晶体管。该栅极驱动晶体管112可以是指该移位寄存器单元150中的晶体管。该移位寄存器单元150中的栅极驱动晶体管112可以为像素电路提供栅极驱动信号，以驱动该像素电路中的像素驱动晶体管111工作，进而使该像素驱动晶体管111驱动对应的发光单元发光。其中，在液晶显示装置中，每个发光单元可以包括阳极、阴极以及液晶，在OLED显示装置中，每个发光单元可以包括阳极、阴极以及发光层。
该监测晶体管120可以包括第一监测晶体管和第二监测晶体管中的至少一种，该第一监测晶体管与像素驱动晶体管111的结构相同，该第二监测晶体管与栅极驱动晶体管112的结构相同。
由于显示基板中位于显示区域01和非显示区域02中驱动晶体管110的尺寸不同，因此通过设置第一监测晶体管和第二监测晶体管，可以实现对不同区域的驱动晶体管的性能的测试。
需要说明的是，在本发明实施例中，若显示基板上设置的监测晶体管120包括多个，则任意两个监测晶体管120所连接的测试端可以均不相同。或者，该各个监测晶体管120的栅极和源极中至少一个电极连接的测试端可以相同，但各个监测晶体管120的漏极连接的测试端应不同，以确保能够准确获取到每个监测晶体管120输出的电流。
如图2所示，该显示基板中可以仅包括一个与像素驱动晶体管111的结构相同的第一监测晶体管120。
由于像素驱动晶体管111与栅极驱动晶体管112仅尺寸不同，但制作工艺完全相同，因此可以仅设置一个第一监测晶体管120。在对监测晶体管的性能进行测试时，可以对该第一监测晶体管120的性能进行测试，并基于该测试结果，以及像素驱动晶体管111的尺寸与栅极驱动晶体管112的尺寸的比例，推算得到栅极驱动晶体管112的性能。
仅设置一个第一监测晶体管，可以减少在显示基板上制作的监测晶体管的数量，降低制作成本，并且提高测试效率。
需要说明的是，显示基板中的监测晶体管120也可以仅包括一个第二监测晶体管，本发明实施例对此不做限定。
参考图1和图2，监测晶体管120的三个电极可以为栅极121、源极122和漏极123。在本发明实施例一种可选的实现方式中，如图2所示，该显示基板还可以包括与栅极驱动电路连接的多条信号线，该每个测试端130还可以分别与一条信号线连接。也即是，与监测晶体管120的三个电极连接的三个测试端130可以复用显示基板中用于为栅极驱动电路提供测试信号的测试端。其中，该用于为栅极驱动电路提供测试信号的测试端也可以称为面板测试端(cell test pad)。
在本发明实施例另一种可选的实现方式中，与监测晶体管120的三个电极连接的测试端，也可以独立于显示基板的多条信号线所连接的测试端设置。也即是，可以单独为该监测晶体管120的三个电极设置三个测试端，而无需复用信号线所连接的测试端。
参考图2可以看出，该显示基板中的多条信号线可以包括多条时钟信号线和至少一条电源信号线。用于为栅极驱动电路提供测试信号的测试端可以包括：用于为开启信号线提供开启信号的测试端STV，用于为第一时钟信号线提供第一时钟信号的测试端CK1，用于为第二时钟信号线提供第二时钟信号的测试端CK2，用于为第三时钟信号线提供第三时钟信号的测试端CK3、用于为第四时钟信号线提供第四时钟信号的测试端CK4以及用于为电源信号线提供电源信号的测试端VSS。
对于监测晶体管120的三个电极连接的三个测试端130复用面板测试端的实现方式，与监测晶体管120的三个电极连接的三个测试端中，与该监测晶体管120的栅极121连接的目标测试端VSS可以与一条电源信号线连接，例如可以与负极电源信号线连接，即该目标测试端VSS可以为负极电源端。该三个测试端130中，除该目标测试端VSS之外的每个测试端可以分别与一条时钟信号线连接。例如，参考图2，与该监测晶体管120的源极122连接的测试端CK3与第三时钟信号线连接，与该监测晶体管120的漏极123连接的测试端CK4与第四时钟信号线连接。
参考图2还可以看出，该监测晶体管120的三个电极可以分别与信号线直接连接，从而实现与测试端的连接。并且，该监测晶体管120的每个电极与信号线的连接处可以均位于封装区域内，从而可以保证电极与信号线的连接的可靠性。
在对显示面板进行测试时，可以通过该多个测试端分别向栅极驱动电路所连接的多条信号线传输测试信号。
在对监测晶体管的性能进行测试时，可以通过复用显示基板中已有的测试端，向监测晶体管的栅极和源极传施加测试电压，并获取监测晶体管的漏极输出的电流。例如，可以通过目标测试端VSS向监测晶体管120的栅极121施加高电平的测试电压，使得监测晶体管120开启。
在对监测晶体管的性能测试完成后，需要驱动显示基板中的驱动晶体管正常工作时，需控制该目标测试端VSS向负极电源信号线施加低电平的电源信号(例如需要将目标测试端VSS接地)。由于监测晶体管120的栅极与该目标测试端VSS连接，因此可以使得该监测晶体管120始终保持关断状态，避免了对驱动晶体管的正常工作造成干扰。
参考图2，显示基板的显示区域两侧可以均设置有栅极驱动电路。该栅极驱动电路中的每个移位寄存器单元150可以包括第一时钟信号端CLK、第二时钟信号端CLKB、负极电源端VSS、输入端INPUT、输出端OUTPUT和复位端RESET。显示基板中的开启信号线可以与第一级移位寄存器单元150和第二级移位寄存器单元150的输入端INPUT连接。第一时钟信号线和第三时钟信号线分别与奇数级移位寄存器单元150的第一时钟信号端CLK和第二时钟信号端CLKB连接。第二条时钟信号线和第四时钟信号线还分别与偶数级移位寄存器单元150的第一时钟信号端CLK和第二时钟信号端CLKB连接。负极电源信号线分别与每个移位寄存器单元150的负极电源端VSS连接。
在本发明实施例中，为了避免测试端及其连接的信号线出现腐蚀或短路，可以在测试端上涂覆紫外光固化胶进行保护。
综上所述，本发明实施例提供了一种显示基板，通过将测试设备与显示基板中连接有监测晶体管的三个电极的测试端相连，即可实现对该监测晶体管的测试。由于与测试设备连接的测试端位于显示基板封装区域之外，在将测试端与测试设备连接的过程中，可以避免划伤显示基板，提高了显示基板的良率。且由于监测晶体管的结构与驱动晶体管的结构相同，因此对监测晶体管的测试结果，即可反映驱动晶体管的性能。
本发明实施例提供了一种显示装置，该显示装置可以包括图1或图2所示的显示基板。该显示装置可以为液晶显示装置、OLED显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图3是本发明实施例提供的一种显示装置的结构示意图。如图3所示，该显示装置300还可以包括黑矩阵膜层310，该监测晶体管120在显示基板上的正投影，位于该黑矩阵膜层310在显示基板上的正投影内。由于将监测晶体管设置在黑矩阵膜层的下方，因而可以模拟驱动晶体管110的实际工作环境，进而提高对监测晶体管的性能测试的准确度。
若该显示装置为OLED显示装置，则该黑矩阵膜层可以位于显示基板上。若该显示装置为液晶显示装置，则参考图3，该黑矩阵膜层310可以位于彩膜基板320上。
如图3所示，以液晶显示装置为例，该显示装置300还可以包括彩膜基板320、液晶层330和背光源340，该彩膜基板320与显示基板相对设置，该液晶层330位于显示基板和彩膜基板320之间，该背光源340位于显示基板远离液晶层330的一侧，且该监测晶体管120在显示基板上的正投影位于背光源340在显示基板上的正投影内。由于在监测晶体管120的下方设置有背光源340，因而可以模拟驱动晶体管110的实际工作环境，进而提高对监测晶体管的性能测试的准确度。
参考图3，该显示装置还可以包括还包括下偏光片350、玻璃基板360、第一绝缘层370、有源层380、像素电极层390、第二绝缘层391、聚酰亚胺(polyimide，PI)膜392、公共电极层393、上偏光片394、隔垫物395以及位于每相邻两个黑矩阵膜层310之间的像素单元140。
图4是本发明实施例提供的一种晶体管的性能测试方法的流程图。该性能测试方法可以用于测试图3所示的显示装置中的晶体管，如图4所示，该方法可以包括：
步骤401、将测试设备与显示装置中连接有监测晶体管的三个电极的三个测试端分别连接。
在本发明实施例中，可以将测试设备的三个探针与该三个测试端一一对应连接。
步骤402、通过三个测试端中的两个测试端向监测晶体管施加测试电压。
在本发明实施例中，该测试电压可以包括通过测试设备中的一个探针向监测晶体管的栅极施加的栅极电压，以及通过另一个探针向监测晶体管的源极施加的源极电压。
步骤403、通过三个测试端中的另一个测试端获取监测晶体管输出的第一电流。
可选的，通过测试设备的三个探针中的另一探针，从与该探针连接的测试端获取该监测晶体管的漏极输出的第一电流。
在本发明实施例中，在上述步骤402中，可以通过改变栅极电压和源极电压中的至少一种，进而不断改变监测晶体管的栅源电压差，从而改变监测晶体管输出的电流的大小。每次通过执行上述步骤402改变监测晶体管的栅源电压差之后，即可执行一次步骤403以获取一个栅源电压差对应的第一电流。在重复执行多次上述步骤402和步骤403之后，即可得到与多个栅源电压差对应的多个第一电流。
可选的，还可以通过该多个栅源电压差与多个第一电流判断监测晶体管的性能是否漂移。例如，若多个第一电流中的指定电流对应的栅源电压差大于第一阈值电压，则可以确定该监测晶体管的性能漂移。若多个第一电流中的指定电流对应的栅源电压差小于第一阈值电压，则可以确定该监测晶体管的性能未漂移。
综上所述，本发明实施例提供了一种晶体管的测试方法，测试设备可以通过三个测试端中的两个测试端向监测晶体管施加测试电压，通过三个测试端中的另一个测试端获取监测晶体管输出的第一电流。由于测试端位于显示基板的封装区域之外，因而将测试端与测试设备连接的过程中，可以避免划伤显示基板，提高了显示基板的良率。即使将显示基板封装后，也可以通过将测试设备直接与位于封装区域之外的测试端连接，进而测试监测晶体管的性能，提高了测试监测晶体管的性能的效率。
图5是本发明实施例提供的另一种晶体管的性能测试方法的流程图。该性能测试方法可以用于测试图3所示的显示装置中的晶体管，如图5所示，该方法可以包括：
步骤501、将测试设备与显示装置中连接有监测晶体管的三个电极的三个测试端分别连接。
在本发明实施例中，可以测试设备的三个探针与该三个测试端一一对应连接。
步骤502、启动背光源。
若显示装置为液晶显示装置，则该显示装置还可以包括背光源。在将测试设备的三个探针与三个测试端一一对应连接之后，可以启动该背光源，以使在对监测晶体管的性能进行测试的过程中，监测晶体管可以处于与驱动晶体管相同的工作环境，进而评估背光源以及液晶折射的光线对晶体管性能的影响。
步骤503、通过三个测试端中的两个测试端向监测晶体管施加测试电压。
该测试电压可以包括通过测试设备中的一个探针向监测晶体管的栅极施加的栅极电压，以及通过另一个探针向监测晶体管的源极施加的源极电压。
步骤504、通过三个测试端中的另一个测试端获取监测晶体管输出的第二电流。
可选的，通过测试设备的三个探针中的另一探针，从与该探针连接的测试端获取该监测晶体管的漏极输出的第二电流。
在上述步骤503中，可以通过改变栅极电压和源极电压中的至少一种，进而不断改变监测晶体管的栅源电压差，从而改变监测晶体管输出的电流的大小。每次通过执行上述步骤503改变监测晶体管的栅源电压差之后，即可执行一次步骤504以获取一个栅源电压差对应的第二电流。在重复执行多次上述步骤503和步骤504之后，即可得到与多个栅源电压差对应的多个第二电流。
图6是本发明实施例提供的一种监测晶体管的性能曲线示意图。该曲线示意图的横坐标为栅源电压差，纵坐标为监测晶体管输出的电流。如图6所示，可以基于该多个栅源电压差对应的多个第二电流，生成初始状态曲线。
可选的，还可以基于多个栅源电压差与多个第二电流判断监测晶体管的初始性能是否漂移。例如，若多个第二电流中的指定电流对应的栅源电压差大于第二阈值电压，则可以确定该监测晶体管的性能漂移。若多个第二电流中的指定电流对应的栅源电压差小于第二阈值电压，则可以确定该监测晶体管的性能未漂移。
示例的，假设该指定电流为10-8安(A)，第二阈值电压为3伏(V)。参考图6，在获取到的多个栅源电压差对应的多个第二电流中，指定电流10-8A对应的栅源电压差为0V，由于该栅源电压差0V小于第二阈值电压3V，因此，可以确定该监测晶体管的性能未漂移。
步骤505、通过三个测试端中的两个测试端向监测晶体管施加驱动电压。
在完成对监测晶体管的初始性能的测试后，为了测试监测晶体管在工作一段时间后的性能，可以通过测试设备的三个探针中的两个探针，向与该两个探针连接的测试端施加驱动电压，该驱动电压与驱动晶体管实际工作的电压相同，以使监测晶体管工作指定时长，进而模拟驱动晶体管的实际工作情况。
步骤506、通过三个测试端中的两个测试端向监测晶体管施加测试电压。
在施加驱动电压指定时长之后，为了测试光照对监测晶体管的影响，可以再次通过测试设备中的一个探针向监测晶体管的栅极施加栅极电压，以及通过另一个探针向监测晶体管的源极施加源极电压。
步骤507、通过三个测试端中的另一个测试端获取监测晶体管输出的第一电流。
通过测试设备的三个探针中的另一探针，从与该探针连接的测试端获取该监测晶体管的漏极输出的第一电流。
在上述步骤506中，可以通过改变栅极电压和源极电压中的至少一种，进而不断改变监测晶体管的栅源电压差，从而改变监测晶体管输出的电流的大小。每次通过执行上述步骤506改变监测晶体管的栅源电压差之后，即可执行一次步骤507以获取一个栅源电压差对应的第一电流。在重复执行多次上述步骤506和步骤507之后，即可得到与多个栅源电压差对应的多个第一电流。
可选的，可以基于多个栅源电压差与多个第一电流判断监测晶体管的性能是否漂移。例如，若多个第一电流中的指定电流对应的栅源电压差超过第一阈值电压，则可以确定该监测晶体管的性能漂移。若多个第一电流中的指定电流对应的栅源电压差未超过第一阈值电压，则可以确定该监测晶体管的性能未漂移。
示例的，假设该指定电流为10-8A，该第一阈值电压为7V。若基于多个栅源电压差对应的多个第一电流生成的曲线为图6中的第一曲线，则由图6可以看出，在获取到的多个栅源电压差对应的多个第一电流中，该指定电流为10-8A对应的栅源电压差为5V，由于该栅源电压差5V小于第一阈值电压7V，因此，可以确定该监测晶体管的性能未漂移。
若基于多个栅源电压差对应的多个第一电流生成的曲线为图6中的第二曲线，则由图6可以看出，在获取到的多个栅源电压差对应的多个第一电流中，该指定电流为10-8A对应的栅源电压差为8V，由于该栅源电压差8V大于第一阈值电压7V，因此，可以确定该监测晶体管的性能漂移。
在本发明实施例中，在获取多个第一电流和多个第二电流之后，可以对比多个第一电流中的指定电流对应的栅源电压差，与多个第二电流中的指定电流对应的栅源电压差的大小，进而可以确定相较于初始性能，监测晶体管在工作指定时长后的性能的变化情况。
在本发明实施例中，由于监测晶体管的结构与驱动晶体管的结构相同，且监测晶体管所处的工作环境与驱动晶体管的工作环境相同，因此对监测晶体管的性能的测试，既实现了对驱动晶体管的性能的测试。通过该方法可以准确评估晶体管在显示装置中受到的光照的影响，同时可以评估晶体管的性能的变化。且基于测试得到的结果可以定位导致晶体管的性能出现不良的原因，在后续制作晶体管的过程中，可以基于测试得到的结果优化晶体管的设计结构，进而提高晶体管的性能。
综上所述，本发明实施例提供给了一种晶体管的测试方法，该测试方法中测试设备可以通过三个测试端中的两个测试端向监测晶体管施加测试电压，通过三个测试端中的另一个测试端获取监测晶体管输出的第一电流。由于测试端位于显示基板的封装区域之外，因而将测试端与测试设备连接的过程中，可以避免划伤显示基板，提高了显示基板的良率。即使将显示基板封装后，也可以通过将测试设备直接与位于封装区域之外的测试端连接，进而测试监测晶体管的性能，提高了测试监测晶体管的性能的效率。且在对监测晶体管的性能测试的过程中，通过开启背光源，使得监测晶体管处于与驱动晶体管相同的工作环境，因此提高了对监测晶体管的性能测试的准确度。
以上所述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种显示基板，其特征在于，所述显示基板包括：驱动晶体管，监测晶体管，以及位于所述显示基板封装区域之外的至少三个测试端；
所述驱动晶体管用于驱动像素单元显示；
所述监测晶体管的结构与所述驱动晶体管的结构相同，且所述监测晶体管的三个电极与三个所述测试端一一对应连接，每个所述测试端用于连接测试设备。
2.根据权利要求1所述的显示基板，其特征在于，所述监测晶体管位于所述显示基板的非显示区域。
3.根据权利要求1所述的显示基板，其特征在于，所述驱动晶体管包括位于显示区域的像素驱动晶体管，以及位于非显示区域的栅极驱动晶体管；
所述监测晶体管包括第一监测晶体管和第二监测晶体管中的至少一种，所述第一监测晶体管与所述像素驱动晶体管的结构相同，所述第二监测晶体管与所述栅极驱动晶体管的结构相同。
4.根据权利要求3所述的显示基板，其特征在于，所述监测晶体管包括一个所述第一监测晶体管。
5.根据权利要求1至4任一所述的显示基板，其特征在于，所述显示基板还包括与栅极驱动电路连接的多条信号线；
每个所述测试端还分别与一条所述信号线连接。
6.根据权利要求5所述的显示基板，其特征在于，所述多条信号线包括多条时钟信号线和至少一条电源信号线；
三个所述测试端中，与所述监测晶体管的栅极连接的目标测试端还与一条所述电源信号线连接；
三个所述测试端中，除所述目标测试端之外的每个所述测试端分别与一条所述时钟信号线连接。
7.根据权利要求6所述的显示基板，其特征在于，所述目标测试端与负极电源信号线连接。
8.一种显示装置，其特征在于，所述显示装置包括如权利要求1至7任一所述的显示基板。
9.根据权利要求8所述的显示装置，其特征在于，所述显示装置还包括：黑矩阵膜层；
所述监测晶体管在所述显示基板上的正投影，位于所述黑矩阵膜层在所述显示基板上的正投影内。
10.根据权利要求8或9所述的显示装置，其特征在于，所述显示装置还包括：彩膜基板、液晶层和背光源；
所述彩膜基板与所述显示基板相对设置，所述液晶层位于所述显示基板和所述彩膜基板之间；
所述背光源位于所述显示基板远离所述液晶层的一侧。
11.一种晶体管的性能测试方法，其特征在于，用于测试如权利要求8所述的显示装置中的晶体管，所述方法包括：
将测试设备与所述显示装置中连接有监测晶体管的三个电极的三个测试端分别连接；
通过所述三个测试端中的两个测试端向所述监测晶体管施加测试电压；
通过所述三个测试端中的另一个测试端获取所述监测晶体管输出的第一电流。
12.根据权利要求11所述的方法，其特征在于，在通过所述三个测试端中的两个测试端向所述监测晶体管施加测试电压之前，所述方法还包括：
通过所述三个测试端中的两个测试端向所述监测晶体管施加驱动电压。
13.根据权利要求12所述的方法，其特征在于，在通过所述三个测试端中的两个测试端向所述监测晶体管施加驱动电压之前，所述方法还包括：
通过所述三个测试端中的两个测试端向所述监测晶体管施加测试电压；
通过所述三个测试端中的另一个测试端获取所述监测晶体管输出的第二电流。
14.根据权利要求11至13任一所述的方法，其特征在于，所述显示装置还包括背光源；在将测试设备与所述显示装置中连接有监测晶体管的三个电极的三个测试端分别连接之后，所述方法还包括：
启动所述背光源。
CN201910523478.5A 2019-06-17 2019-06-17 显示基板、显示装置及晶体管的性能测试方法 Active CN112103199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910523478.5A CN112103199B (zh) 2019-06-17 2019-06-17 显示基板、显示装置及晶体管的性能测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910523478.5A CN112103199B (zh) 2019-06-17 2019-06-17 显示基板、显示装置及晶体管的性能测试方法

Publications (2)

Publication Number Publication Date
CN112103199A true CN112103199A (zh) 2020-12-18
CN112103199B CN112103199B (zh) 2024-02-23

Family

ID=73748678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910523478.5A Active CN112103199B (zh) 2019-06-17 2019-06-17 显示基板、显示装置及晶体管的性能测试方法

Country Status (1)

Country Link
CN (1) CN112103199B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
CN202975075U (zh) * 2012-12-17 2013-06-05 深圳深爱半导体股份有限公司 晶体管特性测试探针台及测试系统
CN103698911A (zh) * 2013-12-09 2014-04-02 合肥京东方光电科技有限公司 一种阵列基板及显示装置
CN104090393A (zh) * 2014-07-04 2014-10-08 深圳市华星光电技术有限公司 一种液晶盒晶体管电性测试方法
CN104267329A (zh) * 2014-10-21 2015-01-07 京东方科技集团股份有限公司 晶体管测试电路以及测试方法
CN104280908A (zh) * 2014-10-21 2015-01-14 深圳市华星光电技术有限公司 一种检测电路和液晶显示面板及其制造方法
CN104362156A (zh) * 2014-11-25 2015-02-18 合肥鑫晟光电科技有限公司 一种显示基板、其测试方法及制备方法
CN109742037A (zh) * 2019-01-03 2019-05-10 京东方科技集团股份有限公司 一种测试基板及其制作方法、测试方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
CN202975075U (zh) * 2012-12-17 2013-06-05 深圳深爱半导体股份有限公司 晶体管特性测试探针台及测试系统
CN103698911A (zh) * 2013-12-09 2014-04-02 合肥京东方光电科技有限公司 一种阵列基板及显示装置
CN104090393A (zh) * 2014-07-04 2014-10-08 深圳市华星光电技术有限公司 一种液晶盒晶体管电性测试方法
CN104267329A (zh) * 2014-10-21 2015-01-07 京东方科技集团股份有限公司 晶体管测试电路以及测试方法
CN104280908A (zh) * 2014-10-21 2015-01-14 深圳市华星光电技术有限公司 一种检测电路和液晶显示面板及其制造方法
US20160109504A1 (en) * 2014-10-21 2016-04-21 Boe Technology Group Co., Ltd. Circuit and method for testing transistor(s)
CN104362156A (zh) * 2014-11-25 2015-02-18 合肥鑫晟光电科技有限公司 一种显示基板、其测试方法及制备方法
CN109742037A (zh) * 2019-01-03 2019-05-10 京东方科技集团股份有限公司 一种测试基板及其制作方法、测试方法

Also Published As

Publication number Publication date
CN112103199B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
US11232728B2 (en) Display panel and crack detecting method thereof, display apparatus
US10923005B2 (en) Display panel and display apparatus
CN102117607B (zh) 栅极驱动器和薄膜晶体管衬底及其液晶显示器
US20200343270A1 (en) Array substrate and display panel
US7265572B2 (en) Image display device and method of testing the same
CN109841181B (zh) 阵列基板、显示面板和显示装置
CN110853555B (zh) 检测系统及使用该检测系统检测显示单元的方法
US20180131373A1 (en) Force touch detection circuit, method and display panel
CN105096780B (zh) 基板电路及显示面板的信号测试电路
CN104183225A (zh) 一种驱动装置、阵列基板和显示装置
KR20020010551A (ko) 화상 표시장치
CN105807518A (zh) 液晶显示面板
US20080068309A1 (en) Organic light emitting display device, mother substrate of the same, and method for fabricating organic light emitting display device
US10672675B2 (en) Circuit and method for testing gate lines of array substrate
CN110599936B (zh) 一种显示面板、其显示检测方法及显示装置
KR101947378B1 (ko) 액정표시장치 및 그 구동방법
US10706787B2 (en) Display device and method of inspecting the same
US20060125512A1 (en) Method and apparatus for inspecting array substrate
CN112103199B (zh) 显示基板、显示装置及晶体管的性能测试方法
KR20040079823A (ko) 정전기로부터 내부 회로를 보호하는 보호 회로를 갖는반도체 장치
CN115312577A (zh) 显示母板及其检测方法、显示基板和显示装置
US7038644B2 (en) Apparatus for applying OFF-state stress to P-MOS device
KR20070105001A (ko) 게이트 구동회로 및 이를 갖는 어레이 기판
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법
KR20080022356A (ko) 액정표시장치와 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant