CN109839767B - 一种阵列基板、显示面板及显示装置 - Google Patents
一种阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN109839767B CN109839767B CN201910302547.XA CN201910302547A CN109839767B CN 109839767 B CN109839767 B CN 109839767B CN 201910302547 A CN201910302547 A CN 201910302547A CN 109839767 B CN109839767 B CN 109839767B
- Authority
- CN
- China
- Prior art keywords
- test
- electrode
- electrically connected
- line
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及显示设备技术领域,公开了一种阵列基板、显示面板及显示装置,该阵列基板包括衬底基板,衬底基板包括显示区及测试区;显示区设置有多条栅线、多条数据线及阵列分布的多个像素单元,每个像素单元内设置有薄膜晶体管和像素电极;显示区还设置有用于测试待测试像素单元中的薄膜晶体管特性的测试线,测试线与待测试像素单元中的像素电极电连接;测试区设置有第一测试电极、第二测试电极及第三测试电极,第一测试电极与测试线电连接,第二测试电极与待测试像素单元对应的栅线电连接,第三测试电极与待测试像素单元对应的数据线电连接。该阵列基板既能够使薄膜晶体管特性测试设备自动监控显示区内的薄膜晶体管的特性,又不会影响产品良率。
Description
技术领域
本发明涉及显示设备技术领域,特别涉及一种阵列基板、显示面板及显示装置。
背景技术
目前的薄膜晶体管液晶显示器,是由阵列基板和彩膜基板通过成盒工艺制作而成,其中阵列基板上的薄膜晶体管起到开关的作用,薄膜晶体管的开关特性好坏对于显示器的正常显示至关重要,因此需要对薄膜晶体管开关特性进行监控。目前行业内对于薄膜晶体管开关特性监控有两种方法:
(1)在显示区外面设定测试区,制作测试薄膜晶体管并制作测试电极,在阵列基板产线通过薄膜晶体管特性测试设备自动测试薄膜晶体管特性。此种方法只能测试测试区的薄膜晶体管特性,不能准确监控显示区的薄膜晶体管特性情况;
(2)在阵列基板制程完成后,取样品在实验室手动测试显示区薄膜晶体管特性情况。此种方法虽然可以测试显示区薄膜晶体管特性,但是不能在产线自动测试,不具量产性,并且取过样品的阵列基板只能报废,影响良率,增加生产成本。
发明内容
本发明提供了一种阵列基板、显示面板及显示装置,上述阵列基板既能够在生产线上使薄膜晶体管特性测试设备自动监控显示区内的薄膜晶体管的特性,避免发生品质风险,又不会影响产品良率。
为达到上述目的,本发明提供以下技术方案:
一种阵列基板,包括衬底基板,所述衬底基板形成有显示区以及位于所述显示区之外的测试区;
所述显示区设置有多条栅线、多条数据线以及阵列分布的多个像素单元,每个所述像素单元内设置有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与其所在像素单元对应的栅线电连接,所述薄膜晶体管的源极与其所在像素单元对应的数据线电连接,所述薄膜晶体管的漏极与其所在像素单元内的像素电极电连接;所述显示区还设置有用于测试待测试像素单元中的薄膜晶体管特性的测试线,所述测试线与所述待测试像素单元中的像素电极电连接;
所述测试区设置有第一测试电极、第二测试电极以及第三测试电极,所述第一测试电极与所述测试线通过引线电连接,所述第二测试电极与所述待测试像素单元对应的栅线通过引线电连接,所述第三测试电极与所述待测试像素单元对应的数据线通过引线电连接。
上述阵列基板中,衬底基板包括显示区和测试区,显示区上设置有用于测试待测试像素单元中的薄膜晶体管特性的测试线,测试线与待测试像素单元中的像素电极电连接,测试区设置有第一测试电极、第二测试电极以及第三测试电极,第一测试电极与测试线通过引线电连接,第二测试电极与待测试像素单元对应的栅线通过引线电连接,所述第三测试电极与待测试像素单元对应的数据线通过引线电连接。上述阵列基板在进行薄膜晶体管特性测试时,薄膜晶体管特性测试设备的探针与第一测试电极、第二测试电极以及第三测试电极相接触,能够测试位于显示区内的待测试像素单元内的薄膜晶体管的特性,即该阵列基板结构能够在生产线上使得薄膜晶体管特性测试设备自动监控阵列基板显示区内的薄膜晶体管的特性,使得能够针对显示区内薄膜晶体管的特性及时预警,避免发生品质风险,并且不会造成阵列基板报废,影响良率。
可选地,所述测试线为至少一条,且每条所述测试线平行于所述栅线设置。
可选地,每条所述测试线与预设的一行像素单元中的像素电极电连接,所述第一测试电极与所述测试线电连接,所述第二测试电极与所述预设的一行像素单元对应的栅线电连接,所述第三测试电极与至少一条数据线电连接。
可选地,所述测试线与所述栅线同层设置。
可选地,所述测试线单独一层设置,且所述测试线在所述衬底基板上的正投影位于一条所述栅线在所述衬底基板上的正投影之内。
可选地,所述测试线为至少一条,且每条所述测试线平行于所述数据线设置。
可选地,每条所述测试线与预设的一列像素单元中的像素电极电连接,所述第一测试电极与所述测试线电连接,所述第二测试电极与至少一条栅线电连接,所述第三测试电极与所述预设一列像素单元对应的数据线电连接。
可选地,所述测试线与所述数据线同层设置。
可选地,所述测试线单独一层设置,且所述测试线在所述衬底基板上的正投影位于一条所述数据线在所述衬底基板上的正投影之内。
可选地,所述测试线的材料为金属。
本发明还提供一种显示面板,包括上述技术方案中提供的任意一种阵列基板。
本发明还提供一种显示装置,包括上述技术方案提供的显示面板。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图;
图2为本发明实施例提供的一种阵列基板的结构示意图;
图3为本发明实施例提供的一种阵列基板的结构示意图;
图4为本发明实施例提供的一种阵列基板的机构示意图。
图标:
A-显示区;B-测试区;
1-栅线;2-数据线;3-像素单元;31、311-薄膜晶体管;32-像素电极;4-测试线;51-第一测试电极;52-第二测试电极;53-第三测试电极。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,本发明提供一种阵列基板,包括衬底基板,衬底基板形成有显示区A以及位于显示区A之外的测试区B;
显示区A设置有多条栅线1、多条数据线2以及阵列分布的多个像素单元3,每个像素单元3内设置有薄膜晶体管31和像素电极32,薄膜晶体管31的栅极与其所在像素单元3对应的栅线1电连接,薄膜晶体管31的源极与其所在像素单元3对应的数据线2电连接,薄膜晶体管31的漏极与其所在像素单元3内的像素电极32电连接;显示区A还设置有用于测试待测试像素单元3中的薄膜晶体管311特性的测试线4,测试线4与待测试像素单元3中的像素电极32电连接;
测试区B设置有第一测试电极51、第二测试电极52以及第三测试电极53,第一测试电极51与测试线4通过引线电连接,第二测试电极52与待测试像素单元3对应的栅线1通过引线电连接,第三测试电极53与待测试像素单元3对应的数据线2通过引线电连接。
本发明实施例提供的阵列基板中,衬底基板包括显示区A和测试区B,显示区A上设置有用于测试待测试像素单元3中的薄膜晶体管311特性的测试线4,测试线4与待测试像素单元3中的像素电极32电连接,测试区B设置有第一测试电极51、第二测试电极52以及第三测试电极53,第一测试电极51与测试线4通过引线电连接,第二测试电极52与待测试像素单元3对应的栅线1通过引线电连接,所述第三测试电极53与待测试像素单元3对应的数据线2通过引线电连接。上述阵列基板在进行薄膜晶体管特性测试时,薄膜晶体管特性测试设备的探针与第一测试电极51、第二测试电极52以及第三测试电极53相接触,能够测试位于显示区A内的待测试像素单元3内的薄膜晶体管311的特性,即该阵列基板结构能够在生产线上使得薄膜晶体管特性测试设备自动监控阵列基板显示区A内的薄膜晶体管的特性,使得能够针对显示区A内薄膜晶体管的特性及时预警,避免发生品质风险,并且不会造成阵列基板报废,影响良率。
需要说明的是,测试区B上的第一测试电极51、第二测试电极52以及第三测试电极53的排列位置按照薄膜晶体管特性测试设备的探针的要求规律排列。
具体地,阵列基板的常规制作流程包括:在衬底基板上形成栅线1和薄膜晶体管31的栅极;形成栅线绝缘层;在栅线绝缘层上形成薄膜晶体管31的有源层和层间绝缘层;在层间绝缘层上形成数据线2和薄膜晶体管31的源漏极;形成钝化层;在钝化层上制作过孔;在钝化层上形成像素电极32,像素电极32通过过孔与漏极电连接。
上述发明实施例提供的阵列基板中,可选地,测试线4为至少一条,且每条4测试线平行于栅线1设置。每条测试线4可以与一个像素电极32电连接,也可以与多个像素电极32电连接,在这里不做限制。并且,在显示区A内需要测试的待测试像素单元3可以为一个也可以为多个,在这里不做限制。
具体地,如图1和图2所示,每条测试线4可以与预设的一行像素单元3中的像素电极32电连接,第一测试电极51与测试线4电连接,第二测试电极52与预设的一行像素单元3对应的栅线1电连接,第三测试电极53与至少一条数据线2电连接。此结构的阵列基板中薄膜晶体管特性测试设备能够测试的显示区A内的薄膜晶体管为同时与第二测试电极52连接的栅线1和第三测试电极53连接的数据线2电连接的薄膜晶体管311。
具体地,如图1所示,测试线4可以与栅线1同层设置,其中,测试线4图形在像素电极32下方可以设置有过孔pad,测试线4图形的过孔pad通过过孔与像素电极32电连接,能够实现测试显示区A内的薄膜晶体管的特性,且制作工艺简单。
具体地,如图2所示,测试线4也可单独一层设置,且测试线4在衬底基板上的正投影位于一条栅线1在衬底基板上的正投影之内,使得能够测试显示区A内的薄膜晶体管的特性,并且测试线4排布与栅线1重合,不影响显示面板的开口率。具体地,测试线4可以形成于钝化层上,在测试线4上再形成第二钝化层,在第二钝化层上形成像素电极32,其中,测试线4图形在像素电极32下方可以设置有过孔pad,在第二钝化层上形成过孔,测试线4图形的过孔pad通过过孔与像素电极32电连接。
上述发明实施例提供的阵列基板中,测试线4为至少一条,且每条测试线4平行于数据线2设置。每条测试线4可以与一个像素电极32电连接,也可以与多个像素电极32电连接,在这里不做限制。并且,在显示区A内需要测试的待测试像素单元3可以为一个也可以为多个,在这里不做限制。
具体地,如图3和图4所示,每条测试线4与预设的一列像素单元3中的像素电极32电连接,第一测试电极51与测试线4电连接,第二测试电极52与至少一条栅线1电连接,第三测试电极53与预设一列像素单元3对应的数据线2电连接。此结构的阵列基板中薄膜晶体管特性测试设备能够测试的显示区A内的薄膜晶体管为同时与第二测试电极52连接的栅线1和第三测试电极53连接的数据线2电连接的薄膜晶体管311。
具体地,如图3所示,测试线4可以与数据线2同层设置,其中,测试线4图形在像素电极32下方可以设置有过孔pad,测试线4图形的过孔pad通过过孔与像素电极32电连接,能够实现测试显示区A内的薄膜晶体管的特性,且制作工艺简单。
具体地,如图3所示,测试线4也可以单独一层设置,且测试线4在衬底基板上的正投影位于一条数据线2在衬底基板上的正投影之内,使得能够测试显示区A内的薄膜晶体管的特性,并且测试线4排布与数据线2重合,不影响显示面板的开口率。具体地,测试线4可以形成于钝化层上,在测试线4上再形成第二钝化层,在第二钝化层上形成像素电极32,其中,测试线4图形在像素电极32下方可以设置有过孔pad,在第二钝化层上形成过孔,测试线4图形的过孔pad通过过孔与像素电极32电连接。
具体地,测试线4的材料可以为金属,利于导电。
需要说明的是,上述阵列基板适用于各种显示模式,包括TN、VA、ADS等;并且适用于各种显示技术,包括a-si、IGZO、LTPS等。
本发明实施例还提供一种显示面板,包括上述技术方案中提供的任意一种阵列基板。
本发明实施例还提供一种显示装置,包括上述技术方案提供的显示面板。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种阵列基板,其特征在于,包括衬底基板,所述衬底基板形成有显示区以及位于所述显示区之外的测试区;
所述显示区设置有多条栅线、多条数据线以及阵列分布的多个像素单元,每个所述像素单元内设置有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与其所在像素单元对应的栅线电连接,所述薄膜晶体管的源极与其所在像素单元对应的数据线电连接,所述薄膜晶体管的漏极与其所在像素单元内的像素电极电连接;多个所述像素单元中包括至少一个待测试像素单元,所述显示区还设置有用于测试待测试像素单元中的薄膜晶体管特性的测试线,所述测试线与所述待测试像素单元中的像素电极电连接;
所述测试区设置有第一测试电极、第二测试电极以及第三测试电极,所述第一测试电极与所述测试线通过引线电连接,所述第二测试电极与所述待测试像素单元对应的栅线通过引线电连接,所述第三测试电极与所述待测试像素单元对应的数据线通过引线电连接;其中,
所述测试线的图形包括与所述待测试像素单元中的像素电极对应的过孔焊盘,所述过孔焊盘通过过孔与所述待测试像素单元中的像素电极电连接;
在显示区内需要测试的待测试像素单元为多个。
2.根据权利要求1所述的阵列基板,其特征在于,所述测试线为至少一条,且每条所述测试线平行于所述栅线设置。
3.根据权利要求2所述的阵列基板,其特征在于,每条所述测试线与预设的一行像素单元中的像素电极电连接,所述第一测试电极与所述测试线电连接,所述第二测试电极与所述预设的一行像素单元对应的栅线电连接,所述第三测试电极与至少一条数据线电连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述测试线与所述栅线同层设置。
5.根据权利要求3所述的阵列基板,其特征在于,所述测试线单独一层设置,且所述测试线在所述衬底基板上的正投影位于一条所述栅线在所述衬底基板上的正投影之内。
6.根据权利要求1所述的阵列基板,其特征在于,所述测试线为至少一条,且每条所述测试线平行于所述数据线设置。
7.根据权利要求6所述的阵列基板,其特征在于,每条所述测试线与预设的一列像素单元中的像素电极电连接,所述第一测试电极与所述测试线电连接,所述第二测试电极与至少一条栅线电连接,所述第三测试电极与所述预设一列像素单元对应的数据线电连接。
8.根据权利要求7所述的阵列基板,其特征在于,所述测试线与所述数据线同层设置。
9.根据权利要求7所述的阵列基板,其特征在于,所述测试线单独一层设置,且所述测试线在所述衬底基板上的正投影位于一条所述数据线在所述衬底基板上的正投影之内。
10.根据权利要求1所述的阵列基板,其特征在于,所述测试线的材料为金属。
11.一种显示面板,其特征在于,包括如权利要求1-10任一项所述的阵列基板。
12.一种显示装置,其特征在于,包括如权利要求11所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302547.XA CN109839767B (zh) | 2019-04-16 | 2019-04-16 | 一种阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302547.XA CN109839767B (zh) | 2019-04-16 | 2019-04-16 | 一种阵列基板、显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109839767A CN109839767A (zh) | 2019-06-04 |
CN109839767B true CN109839767B (zh) | 2023-03-10 |
Family
ID=66887105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910302547.XA Active CN109839767B (zh) | 2019-04-16 | 2019-04-16 | 一种阵列基板、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109839767B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444117B (zh) * | 2019-07-24 | 2021-09-28 | 苏州清越光电科技股份有限公司 | 封装基板及显示面板的制备方法 |
CN111508369B (zh) | 2020-05-19 | 2022-07-15 | 云谷(固安)科技有限公司 | 显示面板和显示装置 |
CN113763849A (zh) * | 2021-09-06 | 2021-12-07 | 惠州华星光电显示有限公司 | 测试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1729503A (zh) * | 2002-12-19 | 2006-02-01 | 皇家飞利浦电子股份有限公司 | 基于显示区域外的多个测量像素上的测量结果、具有dc电压补偿的有源矩阵显示装置 |
CN101236338A (zh) * | 2006-11-29 | 2008-08-06 | 三星电子株式会社 | 阵列基板和具有该阵列基板的显示面板 |
CN102541335A (zh) * | 2010-12-30 | 2012-07-04 | 上海天马微电子有限公司 | 触摸显示装置 |
-
2019
- 2019-04-16 CN CN201910302547.XA patent/CN109839767B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1729503A (zh) * | 2002-12-19 | 2006-02-01 | 皇家飞利浦电子股份有限公司 | 基于显示区域外的多个测量像素上的测量结果、具有dc电压补偿的有源矩阵显示装置 |
CN101236338A (zh) * | 2006-11-29 | 2008-08-06 | 三星电子株式会社 | 阵列基板和具有该阵列基板的显示面板 |
CN102541335A (zh) * | 2010-12-30 | 2012-07-04 | 上海天马微电子有限公司 | 触摸显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109839767A (zh) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109839767B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN105206601B (zh) | 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法 | |
CN110137154B (zh) | 一种测试结构、基板及其制造方法 | |
US20160146880A1 (en) | Display substrate, its testing method and its manufacturing method | |
CN105527769A (zh) | 液晶显示面板及其制作方法 | |
CN106771726B (zh) | 测试组件及其监控显示面板电性特性的方法、显示面板 | |
CN101833200A (zh) | 水平电场型液晶显示装置及制造方法 | |
WO2014146349A1 (zh) | 阵列基板及显示装置 | |
CN101677094B (zh) | Tft性能测试装置及其制造方法和tft性能测试方法 | |
WO2014015636A1 (zh) | 阵列基板及其制备方法、显示装置 | |
WO2014012306A1 (zh) | 晶体管特性测试结构及采用该结构的测试方法 | |
CN105259722A (zh) | 一种测试元件组及其制作方法、阵列基板及显示装置 | |
CN107123655B (zh) | 一种阵列基板及其制备方法、检测方法和显示装置 | |
WO2019127847A1 (zh) | 显示面板及其制作方法、显示装置 | |
CN106960805B (zh) | 应用于显示面板的晶体管电性测量方法及装置 | |
CN109087873B (zh) | 一种检测基板、检测装置以及检测设备 | |
KR20080062881A (ko) | 액정표시장치 및 그 검사방법 | |
CN100389451C (zh) | 一种像素结构及其检修方法与制造方法 | |
CN103885259B (zh) | 阵列基板及其制造方法、显示面板 | |
CN104090393A (zh) | 一种液晶盒晶体管电性测试方法 | |
CN108461506A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN205121122U (zh) | 一种测试元件组、阵列基板及显示装置 | |
CN109785745B (zh) | 显示装置及其修补检测方法 | |
KR101601903B1 (ko) | 프로브 핀의 컨텍 성능 개선을 위한 진동수단을 갖는 평판 디스플레이용 전기적 특성 시험 장치 | |
JPH0394223A (ja) | アクティブマトリクス表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |