CN113763849A - 测试方法 - Google Patents
测试方法 Download PDFInfo
- Publication number
- CN113763849A CN113763849A CN202111039954.XA CN202111039954A CN113763849A CN 113763849 A CN113763849 A CN 113763849A CN 202111039954 A CN202111039954 A CN 202111039954A CN 113763849 A CN113763849 A CN 113763849A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- electrode
- pixel electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 claims abstract description 153
- 239000000523 sample Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 238000003491 array Methods 0.000 claims description 2
- 238000003698 laser cutting Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 20
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种测试方法，其中，根据本公开提供的测试方法，在对像素驱动单元中的第一薄膜晶体管的电学特性进行测试之前，切断所述第一薄膜晶体管的漏极与数据信号端之间的连接，能够消除第二薄膜晶体管、第三薄膜晶体管、数据信号端对第一薄膜晶体管的电学特性的测试的影响，以获取第一薄膜晶体管更加真实的电学特性。
Description
技术领域
本公开涉及显示技术领域，尤其是涉及一种测试方法。
背景技术
随着互联网技术和移动通信技术的飞速发展，世界进入全新的“信息时代”，信息内容日益丰富多彩，作为信息产业的重要构成部分，显示技术在信息技术的发展过程中一直起着十分重要的作用。如今，各式各样的显示设备出现在人们日常生活和工作的多个领域中，液晶显示技术作为已经成熟的第二代显示技术，在新一代显示技术日趋完善的过程中，也在精益求精，以将画质更加优良并且性能更加稳定可靠的液晶显示(Liquid-Crystal-Display，LCD)设备提供给用户。
在LCD产品的像素驱动电路设计过程中，TFT(Thin-Film-Transistor，薄膜晶体管)的数量及尺寸根据产品的性能需求确定，对于有宽视角需求的LCD产品，通常设计有主像素(main-pixel)和辅像素(sub-pixel)，分别由相应的像素驱动电路单元中的main-TFT和sub-TFT来驱动，同时，像素驱动电路单元中还会设计一个第三薄膜晶体管，用来拉低sub-pixel的电压，以增强main-pixel的亮度。
TFT的电学特性是衡量TFT-LCD产品性能的一个重要指标。测量TFT的电流-电压曲线(I-V曲线)可以了解TFT的电学特性。然而，在对第三薄膜晶体管的电学特性进行测试的过程中，第三薄膜晶体管的漏极会通过处于开启状态的sub-pixel与数据信号端(data-line)相连，由于此时的数据信号端处于悬空(floating)状态，导致测得的第三薄膜晶体管的电流-电压曲线并不能真实地反映出第三薄膜晶体管的电学特性。
发明内容
本公开提供了一种测试方法，采用该测试方法对像素驱动单元中的待测薄膜晶体管进行测试时，能够消除其他薄膜晶体管或信号端对待测薄膜晶体管电学特性的影响。
一方面，本公开提供了一种测试方法，用于测量像素驱动单元中第一薄膜晶体管的电学特性，其特征在于，所述测试方法包括：
切断所述第一薄膜晶体管的漏极与数据信号端之间的物理电连接通路；
将第一信号发送探针与所述第一薄膜晶体管的栅极电连接，将第二信号发送探针与所述第一薄膜晶体管的源极电连接，将信号接收探针与所述第一薄膜晶体管的漏极电连接；
分别对所述第一信号发送探针和所述第二信号发送探针施加预设电压，以控制所述第一薄膜晶体管的源极和漏极导通，并根据所述信号接收探针所接收的信号测量所述第一薄膜晶体管的电学特性。
在本公开的一些实施例中，所述像素驱动单元还包括第二薄膜晶体管、第三薄膜晶体管、主像素电极、辅像素电极和公共电极；
所述第二薄膜晶体管的源极与所述数据信号端电连接，所述第二薄膜晶体管的漏极与所述主像素电极电连接；
所述第三薄膜晶体管的源极与所述数据信号端电连接，所述第三薄膜晶体管的漏极与所述辅像素电极电连接；
所述第一薄膜晶体管的源极与所述公共电极电连接，所述第一薄膜晶体管的漏极与所述辅像素电极电连接，并且，在所述第三薄膜晶体管的源极与漏极导通时，所述第一薄膜晶体管的漏极与所述数据信号端电连接。
在本公开的一些实施例中，在所述第二薄膜晶体管和所述第三薄膜晶体管为导通状态时，所述主像素电极和所述辅像素电极分别通过所述第二薄膜晶体管和所述第三薄膜晶体管获取数据驱动信号，以驱动对应的像素单元进行显示。
在本公开的一些实施例中，在所述第一薄膜晶体管为导通状态时，所述公共电极通过所述第一薄膜晶体管拉低所述辅像素电极的电位，以降低对应的像素单元的显示亮度。
在本公开的一些实施例中，所述切断所述第一薄膜晶体管的漏极与数据信号端之间的连接，包括：
切断所述第三薄膜晶体管的漏极与所述辅像素电极之间的电连接，以使所述第一薄膜晶体管的漏极与所述数据信号端之间的物理电连接通路被切断。
在本公开的一些实施例中，多个所述像素驱动单元阵列设置于一阵列基板的衬底基板上；
所述阵列基板在每个所述像素驱动单元对应的区域包括叠层设置于所述衬底基板一侧的第一导电层、第一绝缘层、有源层、第二导电层、第二绝缘层、第三导电层；
所述第一导电层用于分别形成所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管的栅极；
所述有源层用于与所述第一绝缘层和所述第一导电层分别形成所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管的沟道；
所述第三导电层用于分别形成所述主像素电极、所述辅像素电极和所述公共电极。
在本公开的一些实施例中，所述第二导电层分别用于将所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极连接至数据信号端，并通过第一过孔将所述第二薄膜晶体管的漏极连接至所述主像素电极，通过第二过孔将所述第三薄膜晶体管的漏极连接至所述辅像素电极；
所述第二导电层还用于通过第三过孔将所述第一薄膜晶体管的源极连接至所述公共电极，通过第四过孔将所述第一薄膜晶体管的漏极连接至所述辅像素电极。
在本公开的一些实施例中，所述辅像素电极与所述第三薄膜晶体管的漏极之间通过所述第二导电层形成电连接。
在本公开的一些实施例中，所述切断所述第一薄膜晶体管的漏极与数据信号端之间的物理电连接通路的步骤包括：通过镭射切割的方式切断用于在所述辅像素电极与所述第三薄膜晶体管的漏极之间形成电连接的第二导电层。
上述任一实施例中的方法，所述电学特性包括所述第一薄膜晶体管在所述预设电压下的漏电流。
相较于现有技术，本公开提供的测试方法能够消除像素驱动单元中其他薄膜晶体管或信号端对被测薄膜晶体管电学特性的影响。具体地，在对本公开提供的像素驱动单元中的第一薄膜晶体管的电学特性进行测试之前，切断所述第一薄膜晶体管的漏极与数据信号端之间的连接，能够消除第二薄膜晶体管、第三薄膜晶体管、数据信号端对第一薄膜晶体管的电学特性的测试的影响，以获取第一薄膜晶体管更加真实的电学特性。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开一实施例提供的像素驱动单元的平面结构示意图。
图2是本公开一实施例提供的像素驱动单元的又一平面结构示意图。
图3是与图1和图2中的像素驱动电路相对应的等效电路图。
图4是采用本公开的测试方法所得到的待测薄膜晶体管的测试结果示意图。
图5是本公开一实施例提供的阵列基板的局部膜层结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。在本公开中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
一方面，本公开提供了一种测试方法，该测试方法至少适用于如图1至图3中所示的像素驱动单元。
为了在能够清楚地描述本公开提供的测试方法的特征，首先对图1至图3中所示的像素驱动结构进行说明。其中，图1和图2为该像素驱动单元的平面结构示意图，图3为与图1和图2对应的等效电路图。
图1至图3所示，本公开一实施例提供的像素驱动单元包括：第一薄膜晶体管101、第二薄膜晶体管102、第三薄膜晶体管103、主像素电极、辅像素电极、公共电极(share-bar)等。其中，第二薄膜晶体管102和第三薄膜晶体管103分别对应于主像素电极和辅像素电极。
具体地，第一薄膜晶体管101、第二薄膜晶体管102、第三薄膜晶体管103的栅极与相同的栅极控制端，以通过栅线(gate-line)接收同一栅极控制信号，该栅极控制信号用于控制薄膜晶体管是否开启，即薄膜晶体管的源极和漏极是否导通。
进一步地，第二薄膜晶体管102的源极与数据信号端连接，以通过数据线(data-line)获取数据驱动信号，第二薄膜晶体管102的漏极与主像素电极连接。第三薄膜晶体管103的源极与数据信号端连接，以通过数据线(data-line)获取数据驱动信号，第三薄膜晶体管103的漏极与辅像素电极连接。
在栅极控制信号的作用下，当在第二薄膜晶体管102和第三薄膜晶体管103处于开启状态时，主像素电极和辅像素电极分别通过第二薄膜晶体管102和第三薄膜晶体管103获取数据驱动信号，进而驱动与像素驱动单元相对应的像素单元显示与所接收的数据驱动信号相对应的画面。
进一步地，第一薄膜晶体管101的源极与公共电极连接，第一薄膜晶体管101的漏极与辅像素电极连接，在栅极控制信号的作用下，当第一薄膜晶体管101处于开启状态时，公共电极能够拉低辅像素电极的电位，以增强主像素电极对应的主像素单元的显示亮度。
可见，像素驱动单元中薄膜晶体管的电学特性影响着显示装置的显示品质。因此，有必要对像素驱动单元中的薄膜晶体管的电学特性进行测试，其中，薄膜晶体管的电流-电压曲线(I-V曲线)能够反映出其电学特性。然而，在测量第一薄膜晶体管101的I-V曲线时，第一薄膜晶体管101、第二薄膜晶体管102、第三薄膜晶体管103受同一栅极控制信号控制同时开启，第一薄膜晶体管101的漏极实质上是通过辅像素电极、第三薄膜晶体管103源极与数据信号端连接的，而第二晶体管和第三薄膜晶体管103的源极相互连通，测试过程中数据信号端处于悬空(floating)状态，因此，在第二薄膜晶体管102、第三薄膜晶体管103、数据信号端的影响下，测得的I-V曲线无法真实地反映出第一薄膜晶体管101的电学特性。
为解决这一问题，本公开提供了一种测试方法，在对第一薄膜晶体管101的电学特性进行测试之前，切断第一薄膜晶体管101的漏极与数据信号端的连接。
请参与图2，根据本公开一实施例提供的像素驱动单元的结构，选择图1中直线AB处为切断位置，以切断第三薄膜晶体管103的漏极与辅像素电极之间的连接。
在本公开的一些实施例中，可以采用镭射(激光)的方式切断第三薄膜晶体管103的漏极与辅像素电极之间的连接。
进一步地，在测量第一薄膜晶体管101的I-V曲线时，将第一信号发送探针与第一薄膜晶体管101的栅极连接，将第二信号发送探针与公共电极连接，将第一信号接收探针与辅像素电极连接。随后，分别对第一信号发送探针和第二信号发送探针施加预设的电压，以控制第一薄膜晶体管101的源极和漏极导通，并根据第一信号接收探针所接收的信号生成I-V曲线，进而获取第一薄膜晶体管101的电学特性。
如此，在对第一薄膜晶体管101的电学特性进行测试的过程中，由于第一薄膜晶体管101与第二薄膜晶体管102、第三薄膜晶体管103或数据信号端的连接已经断开，因此，获得的测试结果能够真实地反映出第一薄膜晶体管101的电学特性。
请参阅图4，图4为采用本公开提供的方法测得的第一薄膜晶体管101的电压-电流曲线，可见，切断第一薄膜晶体管101的漏极与数据信号端的连接后，第一薄膜晶体管101的I_OFF(漏电流)明显降低。
现对本公开测试方法所适用像素驱动单元的膜层结构进行介绍。
在本公开的一些实施例中，显示装置的阵列基板的衬底基板上设置有多个前述的像素驱动单元。
请参阅图5，阵列基板在每个像素驱动单元对应的位置包括叠层设置于衬底基板501一侧的第一导电层502、第一绝缘层503、有源层504、第二导电层505、第二绝缘层506、第三导电层507等。
在本公开的一些实施例中，第一导电层502用于形成薄膜晶体管的栅极，有源层504用于与第一绝缘层503和第一导电层502分别形成薄膜晶体管的沟道，第三导电层507用于所述多个电极。
请结合地参阅图2，第二导电层505还分别用于将第二薄膜晶体管102的源极、第三薄膜晶体管103的源极连接至数据信号端，进而通过数据线获取数据驱动信号。第二导电层505还用于通过第一过孔将第二薄膜晶体管102的漏极连接至主像素电极，通过第二过孔将第三薄膜晶体管103的漏极连接至辅像素电极。
进一步地，所述第二导电层505还用于通过第三过孔将所述第一薄膜晶体管101的源极连接至所述公共电极，通过第四过孔将所述第一薄膜晶体管101的漏极连接至所述辅像素电极。
其中，第一过孔、第二过孔、第三过孔、第四过孔均为贯通孔并形成于第二绝缘层506，以在制备第三导电层507时，第三导电层507的材料能够通过各个过孔与第二导电层505直接接触。
因此，在采用本公开提供的测试方法对第一薄膜晶体管101的电学特性进行测试之前，切断的是用于连接辅像素电极与第三薄膜晶体管103的漏极的第二导电层505。
以上对本公开实施例所提供的测试方法、阵列基板及显示装置进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本公开的方法及其核心思想；同时，对于本领域的技术人员，依据本公开的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本公开的限制。
Claims (10)
1.一种测试方法，用于测量像素驱动单元中第一薄膜晶体管的电学特性，其特征在于，所述测试方法包括：
切断所述第一薄膜晶体管的漏极与数据信号端之间的物理电连接通路；
将第一信号发送探针与所述第一薄膜晶体管的栅极电连接，将第二信号发送探针与所述第一薄膜晶体管的源极电连接，将信号接收探针与所述第一薄膜晶体管的漏极电连接；
分别对所述第一信号发送探针和所述第二信号发送探针施加预设电压，以控制所述第一薄膜晶体管的源极和漏极导通，并根据所述信号接收探针所接收的信号测量所述第一薄膜晶体管的电学特性。
2.根据权利要求1所述的方法，其特征在于，所述像素驱动单元还包括第二薄膜晶体管、第三薄膜晶体管、主像素电极、辅像素电极和公共电极；
所述第二薄膜晶体管的源极与所述数据信号端电连接，所述第二薄膜晶体管的漏极与所述主像素电极电连接；
所述第三薄膜晶体管的源极与所述数据信号端电连接，所述第三薄膜晶体管的漏极与所述辅像素电极电连接；
所述第一薄膜晶体管的源极与所述公共电极电连接，所述第一薄膜晶体管的漏极与所述辅像素电极电连接，并且，在所述第三薄膜晶体管的源极与漏极导通时，所述第一薄膜晶体管的漏极与所述数据信号端电连接。
3.根据权利要求2所述的方法，其特征在于，在所述第二薄膜晶体管和所述第三薄膜晶体管为导通状态时，所述主像素电极和所述辅像素电极分别通过所述第二薄膜晶体管和所述第三薄膜晶体管获取数据驱动信号，以驱动对应的像素单元进行显示。
4.根据权利要求3所述的方法，其特征在于，在所述第一薄膜晶体管为导通状态时，所述公共电极通过所述第一薄膜晶体管拉低所述辅像素电极的电位，以降低对应的像素单元的显示亮度。
5.根据权利要求2所述的方法，其特征在于，所述切断所述第一薄膜晶体管的漏极与数据信号端之间的连接，包括：
切断所述第三薄膜晶体管的漏极与所述辅像素电极之间的电连接，以使所述第一薄膜晶体管的漏极与所述数据信号端之间的物理电连接通路被切断。
6.根据权利要求5所述的方法，其特征在于，多个所述像素驱动单元阵列设置于一阵列基板的衬底基板上；
所述阵列基板在每个所述像素驱动单元对应的区域包括叠层设置于所述衬底基板一侧的第一导电层、第一绝缘层、有源层、第二导电层、第二绝缘层、第三导电层；
所述第一导电层用于分别形成所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管的栅极；
所述有源层用于与所述第一绝缘层和所述第一导电层分别形成所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管的沟道；
所述第三导电层用于分别形成所述主像素电极、所述辅像素电极和所述公共电极。
7.根据权利要求6所述的方法，其特征在于，所述第二导电层分别用于将所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极连接至数据信号端，并通过第一过孔将所述第二薄膜晶体管的漏极连接至所述主像素电极，通过第二过孔将所述第三薄膜晶体管的漏极连接至所述辅像素电极；
所述第二导电层还用于通过第三过孔将所述第一薄膜晶体管的源极连接至所述公共电极，通过第四过孔将所述第一薄膜晶体管的漏极连接至所述辅像素电极。
8.根据权利要求7所述的方法，其特征在于，所述辅像素电极与所述第三薄膜晶体管的漏极之间通过所述第二导电层形成电连接。
9.根据权利要求8所述的方法，其特征在于，所述切断所述第一薄膜晶体管的漏极与数据信号端之间的物理电连接通路的步骤包括：通过镭射切割的方式切断用于在所述辅像素电极与所述第三薄膜晶体管的漏极之间形成电连接的第二导电层。
10.根据权利要求1至9中任一项所述的方法，其特征在于，所述电学特性包括所述第一薄膜晶体管在所述预设电压下的漏电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111039954.XA CN113763849A (zh) | 2021-09-06 | 2021-09-06 | 测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111039954.XA CN113763849A (zh) | 2021-09-06 | 2021-09-06 | 测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113763849A true CN113763849A (zh) | 2021-12-07 |
Family
ID=78793236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111039954.XA Pending CN113763849A (zh) | 2021-09-06 | 2021-09-06 | 测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113763849A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0526734A2 (en) * | 1991-07-04 | 1993-02-10 | Advantest Corporation | Noncontact probe and active matrix array inspection apparatus using the same |
| CN107884693A (zh) * | 2017-11-06 | 2018-04-06 | 武汉华星光电半导体显示技术有限公司 | 电气特性测试方法 |
| CN108417507A (zh) * | 2018-03-13 | 2018-08-17 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及阵列基板的测量方法 |
| CN109839767A (zh) * | 2019-04-16 | 2019-06-04 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN111176041A (zh) * | 2020-02-21 | 2020-05-19 | Tcl华星光电技术有限公司 | 像素结构及像素电路 |
-
2021
- 2021-09-06 CN CN202111039954.XA patent/CN113763849A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0526734A2 (en) * | 1991-07-04 | 1993-02-10 | Advantest Corporation | Noncontact probe and active matrix array inspection apparatus using the same |
| CN107884693A (zh) * | 2017-11-06 | 2018-04-06 | 武汉华星光电半导体显示技术有限公司 | 电气特性测试方法 |
| CN108417507A (zh) * | 2018-03-13 | 2018-08-17 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及阵列基板的测量方法 |
| CN109839767A (zh) * | 2019-04-16 | 2019-06-04 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN111176041A (zh) * | 2020-02-21 | 2020-05-19 | Tcl华星光电技术有限公司 | 像素结构及像素电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298995B1 (ko) | 액정 표시 장치 및 그 검사 방법 | |
| KR101783953B1 (ko) | 표시 장치 및 그 검사 방법 | |
| CN1332246C (zh) | 显示板 | |
| US8305542B2 (en) | Thin film transistor array substrate with improved test terminals | |
| CN102944959B (zh) | 阵列基板、其制作方法、其测试方法及显示装置 | |
| JP2002162914A (ja) | 画素暗点化方法 | |
| KR20040062161A (ko) | 다수의 어레이셀을 포함하는 표시장치용 기판 및 이의제조방법 | |
| US20190227370A1 (en) | Liquid crystal display panel and display device | |
| CN105469731A (zh) | 阵列基板、电学老化方法、显示装置及其制作方法 | |
| CN104503174A (zh) | Goa电路模块及其测试方法、显示面板和显示装置 | |
| US11264442B2 (en) | Flat panel display including plurality of pads | |
| CN110827730A (zh) | 一种检测ltpsamoled显示基板像素区晶体管特性的电路与方法 | |
| CN106647082A (zh) | 一种测试阵列基板的栅极线的线路及方法 | |
| CN111190312A (zh) | 一种阵列基板及阵列基板的电学特性的测量方法 | |
| CN101458405B (zh) | 液晶显示面板及其测试方法 | |
| CN108594553B (zh) | 一种阵列基板、其修复方法及显示装置 | |
| CN108198863B (zh) | 一种薄膜晶体管及其维修方法、阵列基板和显示装置 | |
| US20130335655A1 (en) | Substrate and Manufacturing Method of Panel Display Device and Corresponding Liquid Crystal Display Panel | |
| CN113763849A (zh) | 测试方法 | |
| US10396100B2 (en) | Array substrate, display panel and pixel patching method | |
| CN114167652B (zh) | 显示面板以及移动终端 | |
| US9761729B2 (en) | TFT switch and method for manufacturing the same | |
| JP3591713B2 (ja) | 液晶表示装置及びその検査方法 | |
| CN106896607A (zh) | 一种阵列基板及显示装置 | |
| CN204331239U (zh) | Goa电路模块、显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211207 |