KR20020041749A - 화소 암점화 방법 - Google Patents

화소 암점화 방법 Download PDF

Info

Publication number
KR20020041749A
KR20020041749A KR1020010073246A KR20010073246A KR20020041749A KR 20020041749 A KR20020041749 A KR 20020041749A KR 1020010073246 A KR1020010073246 A KR 1020010073246A KR 20010073246 A KR20010073246 A KR 20010073246A KR 20020041749 A KR20020041749 A KR 20020041749A
Authority
KR
South Korea
Prior art keywords
pixel
contact
electrode
pixel electrode
tft
Prior art date
Application number
KR1020010073246A
Other languages
English (en)
Other versions
KR100611697B1 (ko
Inventor
마쯔우라요시아끼
세가와야스오
도꾸나가마사히꼬
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR20020041749A publication Critical patent/KR20020041749A/ko
Application granted granted Critical
Publication of KR100611697B1 publication Critical patent/KR100611697B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 불량 화소의 암점화(暗点化)를 확실하게 행하는데 그 목적이 있다. 본 발명에 따르면, 다결정 실리콘층(20)과 화소 전극(28)과의 접속을 행하는 콘택트(26)의 주위를 레이저로 절단하여 절단 영역(50)을 형성한다. 이러한 절단 영역(50)에 의해서, 콘택트(26) 주변의 다결정 실리콘층(20)도 절단된다. 이에 따라서, TFT(24)와 화소 전극(28) 및 보조 용량 전극(32)이 분리되어 확실하게 암점화가 행해진다.

Description

화소 암점화 방법{METHOD FOR BLACKENING PIXEL}
본 발명은, 화소 마다에 설치된 박막 트랜지스터에 의해, 대응하는 화소 전극의 전압의 인가를 제어하는 표시 장치에서의 불량 화소를 암점화하는 화소 암점화 방법에 관한 것이다.
종래에, 평판 디스플레이로서 액정 디스플레이(LCD)가 있고, 저소비 전력, 박형(薄型) 등의 이점이 있기 때문에 각종 전기 기기의 표시 장치로서 널리 이용되고 있다.
이러한 LCD로서, 매트릭스 형상으로 배치된 각 화소에 대응하여 박막 트랜지스터(TFT)를 설치하고, 이러한 박막 트랜지스터의 온오프로 대응 화소의 표시를 제어하는 액티브 매트릭스형이 대부분을 차지하고 있다.
하지만, 이와 같은 액티브 매트릭스형의 LCD에서는 제조 공정에서 박막 트랜지스터에 문제, 예를 들면, 리크 전류의 발생이 있으면 그 화소의 표시가 불능 상태로 된다. 또한, 보조 용량 전극과 보조 용량 라인의 단락에 의해서도, 그 화소의 표시가 불능 상태로 된다. 따라서, 한 화소 단위로 불량(점결함)이 발생한다.
이와 같은, 한 화소 단위의 불량의 경우, 그 점이 암점(흑)이면 눈에 띄지 않지만, 그 점이 휘점(백)이면 주위 화소가 흑표시인 경우 등에서 심하게 눈에 띄는 문제가 있다. 이 때문에, 불량 화소에 대해서 암점화할 필요가 있다.
TN(Twisted Nematic) LCD에서 주류를 이루는 통상의 노말리 화이트 모드(normally white mode)의 LCD에서는, 동작 불량의 화소에 대해서 액정에 상시 온 전압을 인가하여 표시를 흑으로 할 필요가 있다. 이 때문에, TFT와 화소 전극간의 접속을 절단함과 함께, 인가 전압을 유지하는 보조 용량의 양전극을 단락시키고, 화소 전극에 상시 전압을 인가한다.
한편, 디스플레이의 대형화에 수반하여 표시의 넓은 시야각화가 요구되며, 표시의 시야각 의존성이 작은 수직 배향형 LCD의 개발이 진행되고 있다. 이러한 수직 배향형 LCD는 노말리 블랙 모드(normally black mode)의 표시로 된다. 그래서, 이러한 노말리 블랙 모드의 LCD에서도, 점결함을 적절히 복원할 필요가 있다.
본 발명은, 노말리 블랙의 LCD에서 동작 불량의 화소에 대해서 효과적으로 암점화하는 방법을 제공하는 것을 목적으로 한다.
도 1은 실시 형태의 구성을 도시한 평면도.
도 2는 등가 회로를 도시한 도면.
도 3은 도1에서의 A-A' 단면도.
도 4는 다른 실시 형태의 구성을 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 데이터 라인
12: 게이트 라인
20: 다결정 실리콘층
22: 게이트 전극
24: 박막 트랜지스터(TFT)
26: 콘택트
28: 화소 전극
30: 액정
32: 보조 용량 전극
34: 보조 용량 라인(SC 라인)
36: 보조 용량
40: 유리 기판
42: 게이트 절연막
44: 층간 절연층
46: 평탄화 절연층
50: 절단 영역
본 발명은, 화소 마다에 설치된 박막 트랜지스터에 의해, 대응하는 화소 전극으로의 전압의 인가를 제어하는 표시 장치에서의 불량 화소를 암점화하는 화소 암점화 방법에 있어서, 상기 박막 트랜지스터의 전극과 화소 전극을 접속하는 콘택트의 근방에서 화소 전극의 일부를 레이저로 절단하여 콘택트와 화소 전극을 분리하고, 대응 화소를 암점화하는 것을 특징으로 한다.
이와 같이, 본 발명에서는, 콘택트와 화소 전극을 접속하는 부분을 레이저로 절단한다. 따라서, 화소 전극을 확실하게 오픈 상태로 할 수 있고, 화소 전극에 전압이 인가되는 것을 방지하여 그 화소를 암점화할 수 있다.
또한, 상기 콘택트의 근방의 상기 박막 트랜지스터의 전극을 레이저로 절단하여 콘택트와 박막 트랜지스터측도 분리하는 것이 바람직하다. 이와 같이, 콘텍트의 박막 트랜지스터측도 절단하여 콘택트를 완전히 전기적으로 격리시킴으로써 콘택트를 통하는 화소 전극으로의 전압 인가를 보다 확실하게 방지할 수 있다. 또한, 보조 용량 라인과의 단락이 생기는 경우에서도, 보조 용량 라인의 전압이 박막 트랜지스터를 통하여 데이터 라인에 인가되는 것을 확실하게 방지할 수 있다.
또한, 상기 표시 장치는, 노말리 블랙 타입(normally black type)의 액정 표시 장치인 것이 바람직하다.
또한, 본 발명은 상술한 방법에 따라 암점화된 화소를 포함하는 액정 표시 장치인 것을 특징으로 한다. 이에 따라서, 화소 전극을 오픈 상태로 한 경우에 암점화가 가능하다.
이하, 본 발명의 실시 형태에 있어서, 도면에 기초하여 설명한다.
도 1은 본 발명에 관한 암점화를 행한 화소의 구조를 설명하는 평면도이다. 수직 방향의 데이터 라인(10)과, 수평 방향의 게이트 라인(12)이 각각 소정 간격을 두고서 복수 배치되고, 이들로 둘러싸인 영역이 하나의 화소로 되어 있다. 데이터라인(10)에는, 화소 상부의 데이터 라인(10)과 게이트 라인(12)의 교점 근방에서, 게이트 라인(12)에 평행하게 신장하는 다결정 실리콘층(20)의 일단이 접속되어 있다. 다결정 실리콘층(20)의 아래에는 게이트 라인(12)으로부터 돌출 형성된 게이트 전극(22)이 배치되어 있다. 이러한 예에서는, 게이트 전극(22)은 2개 형성되어 있고, 다결정 실리콘층(20)의 이들 게이트 전극(22)에 대응한 위치에는 불순물이 도핑되어 있지 않은 채널 영역이 설치되어 있으며, 더블 게이트형의 박막 트랜지스터(TFT)(24)가 형성되어 있다. 즉, 이러한 예에서는, TFT(24)는 N채널이고, 다결정 실리콘층(20)의 데이터 라인(10)측이 TFT(24)의 드레인, 반대측이 소스로 되어 있다. 또한, TFT(24)는 P채널형을 채용하여도 된다. 또한, 도면에서, TFT(24)에 해당하는 영역을 일점 쇄선의 사각으로 나타내고 있다.
TFT(24)의 소스는, 콘택트(26)를 통하여 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(28)에 접속되어 있다. 화소 전극(28)은, 도 1의 예에서는, TFT(24)가 형성되어 있는 영역을 제외하고, 데이터 라인(10)과 게이트 라인(12)으로 둘러싸인 화소 영역의 거의 전면에 걸쳐 형성되어 있다. 또한, 이러한 화소 전극(28)에 전압을 인가함으로써, 화소 전극(28)과 대향하는 공통 전극(도면에서는 지면(紙面)의 가까운쪽)간에 존재하는 액정에 전압이 인가되어 화소 마다의 표시가 제어된다.
또한, 다결정 실리콘층(20)의 소스의 앞은 화소 영역의 일부(도면에서는 화소 상부 영역)로 연장되고, 다결정 실리콘층(20)과 일체로 형성된 보조 용량 전극(32)으로 되어 있다. 보조 용량 전극(32)에 대향하는 위치(화소 전극(28)과반대측인 하층)에는 보조 용량 라인(SC 라인)(34)이 배치되고, 이 두개가 중첩한 부분에 보조 용량(36)이 구성되어 있다. 따라서, TFT(24)의 소스가 보조 용량(36)에 접속되게 된다.
도 2에 도 1의 구성에 대한 등가 회로를 나타낸다. 이와 같이, 데이터 라인(10)에는, TFT(24)를 통하여 보조 용량(36) 및 액정 화소(30)가 접속되어 있다. 또한, TFT(24)의 게이트에는 게이트 라인(12)이 접속되어 있다. 또한, 보조 용량(36)의 타단은 소정의 전압이 인가된 전원 라인에 접속되어 있다.
게이트 라인(12)에 High(하이) 레벨의 주사 신호가 인가되면, TFT(24)가 온되고, 그 경우에 데이터 라인(10)에 송출되고 있는 데이터 신호가 보조 용량(36)에 충전되어 대응된 전압이 화소 전극(28)을 통해서 액정(30)에 인가된다. 여기서, 본 실시 형태의 LCD는 수직 배향형 LCD이고, 액정은 전압이 인가되지 않은 상태에서는 광을 투과시키지 않고, 전압이 인가되는 상태에서는 광을 투과시키는 노말리 블랙(normally black: NB)의 액정이다. 여기서, 액정 화소(30)에 전압이 인가됨으로써 그 점이 휘점(백표시)으로 된다.
도 3에는, 도 1에서의 A-A' 단면이 도시되어 있다. 이와 같이, 유리 기판(40) 상의 소정의 영역에는, 게이트 전극(22) 및 보조 용량 라인(SC 라인)(34)이 형성되어 있다. 또한, 이들이 게이트 절연막(42)으로 덮이고, 그 위에 다결정 실리콘층(20)이 설치되어 있다. 이러한 다결정 실리콘층(20)의 위에는 층간 절연층(44)이 형성되어 있고, 또한 그 위에 상면을 평탄화하기 위한 평탄화 절연층(46)이 형성된다. 이러한 평탄화 절연층(46)과, 층간 절연층(44)을 관통할 수 있게 콘택홀을 형성하고, 이러한 콘택홀을 포함하는 평탄화 절연층(46)의 전면에 ITO막을 형성하여 패터닝함에 따라 도 1에 도시한 평면 형상에서 도 3과 같이 콘택트(26)를 통해서 대응하는 TFT(24)에 접속된 화소 전극(28)을 얻는다. 또한, 도시되어 있지 않지만, 화소 전극(28)을 포함하는 기판 전면에는 또한 수직 배향막이 형성된다. 또한, 공통 전극과 수직 배향막이 형성된 대향 기판을 이러한 TFT가 형성된 기판과 일정한 갭을 두고 부착시키고, 간극에 액정을 밀봉하여 LCD 셀 완성체를 얻는다.
또한, 본 실시 형태에서는, 결함이 발생한 화소에서 콘택트(26) 주위의 다결정 실리콘층(20)과, 화소 전극(28)이 레이저로 절단되고, 도 1에 도시한 절단 영역(50)이 형성되어 있다. 즉, 콘택트(26)는 화소 전극(28)의 상단에 가까운 다결정 실리콘층(20)과의 접속 부분(게이트 라인(12)에 가까운 부분)에 설치되어 있고, 콘택트(26)의 도면에서의 상측을 제외한 좌우 및 아래의 세 방면을 "コ"자 형상으로 절단함으로써 콘텍트(26)의 부분이 전기적으로 다른 부분으로부터 격리되어 있다. 또한, 이에 따라서 TFT(24)와 화소 전극(28) 및 보조 용량 전극(32)이 전기적으로 절단되어 있다. 이러한 절단 처리에는 YAG 레이저가 이용되고, LCD의 완성체의 불량 화소에 있어서 이러한 처리가 행해진다.
즉, LCD의 완성체에서 각 화소에 대한 표시 시험을 행한다. 이러한 시험에서, 불량 화소가 발견된 경우에는, 그 화소에 대하여 레이저 리페어(laser repair)에 의한 암점화의 처리를 행한다.
이러한 예에서는, 다결정 실리콘층(20)은 TFT(24)의 부분이 게이트 라인(12)으로부터의 게이트 전극(22)의 돌출 길이에 대응하는 비교적 좁은 띠 형상으로, 보조 용량 전극(32)으로 이루어지는 부분에서 면적이 넓게 확대된다. 따라서, 보조 용량 전극(32)은 TFT(24)가 존재하는 좌상의 장방형의 부분이 절취된 전체로서 "L"자 형상으로 되어 있다. 또한, 절취된 부분의 상층부에 띠 형상의 TFT(24)의 부분이 위치되어 있고, 다결정 실리콘층(20)은 전체로서 "コ"자 형상으로 되어 있다. 화소 전극(28)은 보조 용량 전극(32)과 TFT(24)의 경계 부분까지 연장되어 있고, 정확히 이러한 TFT(24)의 우측의 경계 부분에 콘택트(26)가 배치되어 있다. 따라서, 콘택트(26)의 도면에서 오른쪽 및 아래의 두 방면의 화소 전극(28) 및 보조 용량 전극(32)을 레이저로 절단함으로써 콘택트(26)와 화소 전극(28), 및 콘택트(26)와 보조 용량 전극(32)이 분리된다. 또한, 콘택트(26)의 도면에서의 좌측(TFT(24)측)의 다결정 실리콘층(20)을 레이저로 절단함으로써 콘택트(26)와 TFT(24)가 분리된다.
이와 같이, 콘택트(26)를 전기적으로 완전히 분리함으로써 화소 전극(28)을 확실하게 오픈 상태로 할 수 있고, 액정(30)에 전압을 인가하는 화소 전극(28)에 고전압이 인가되어 결함 화소가 상시 백표시로 되는 것을 확실하게 방지할 수 있다.
여기서, 콘텍트(26)의 TFT(24)측 또는 화소 전극(28)측 중 한쪽을 절단하여도 화소 전극(28)으로의 전압 인가를 방지할 수 있다. 그러나, TFT(24)측만의 절단의 경우, SC 라인(34)와 다결정 실리콘층(20)의 쇼트 등에 따른 휘점화의 경우에 효과가 없다. 따라서, 화소 전극(28)측의 절단 방향이 중요하다. 또한, 양쪽을 절단함으로써 한쪽의 절단 불량에서도 대응 화소를 통상 암점화할 수 있고, 절단불량에 따른 휘점화의 확률을 충분히 작게 할 수 있다.
또한, 본 실시 형태의 LCD의 TFT는, 이면 노광을 이용한 셀프 얼라인에 의해 형성된다. 즉, 다결정 실리콘층(20) 상에 레지스트를 퇴적한 상태에서, 유리 기판(40)측에서의 이면 노광으로 게이트 전극(22)이 존재하지 않는 부분의 레지스트를 노광하여 제거하고, 레지스트가 제거된 부분에 불순물을 도핑한다.
이 때문에, 이면 노광에 의해서 SC 라인(34)의 음으로 되는 부분도 게이트 전극(22)의 음의 부분(채널부)과 동일하게 레지스트가 잔류한다. 이 때문에, SC 라인(34)에 대향하는 부분의 보조 용량 전극(32)에는, 불순물의 도핑이 행해지지 않는다. 따라서, 보조 용량 전극(32)의 전기 저항은 비교적 크게 된다.
이 때문에, 보조 용량(36)에서의 보유 전하량을 충분한 것으로 하기 위해서, SC 라인(34)은 통상 전원 전압으로 설정된다. 그래서, SC 라인(34)과 다결정 실리콘층(20)이 단락된 경우에서, TFT(24)가 온되면 전원 전압이 데이터 라인(10)에 인가되고, 이에 따라 데이터 라인(10)에 접속되는 다른 화소 표시에 악영향을 미칠 가능성이 있다. 콘택트(26)의 TFT(24)측을 절단함으로써 이와 같은 사태의 발생을 확실하게 방지할 수 있다.
또한, 상술한 예에서는, TFT(24)는 직선 형상으로 연장된 다결정 실리콘층(20)의 아래쪽에 두개의 게이트 전극(22)이 돌출하는 더블 게이트, 버텀 게이트형(bottom gate type)으로 하였지만, TFT(24)는 이러한 구성에 한정되는 것은 아니고, 싱글 게이트형(single gate type)이여도 되며 다결정 실리콘층(20)의 쪽을 게이트 라인(12)이 타고 넘는 톱 게이트(top gate) 구성으로 하여도 된다.
또한, 도 4에 도시한 바와 같이, 화소 전극(28)은 TFT(24)의 위쪽도 포함하는 화소 영역의 전면에 설치되어도 된다. 이와 같은 구성에서는, 콘택트(26)의 하측 및 좌우 양측에서 화소 전극(28)이 콘택트(26)에 접속되어 있다. 따라서, 필히 콘택트(26)의 하측 및 좌우 양측에서 화소 전극(28)을 레이저로 절단하여 절단 영역(50)을 형성할 필요가 있다. 또한, 이러한 절단 영역(50)에서는 다결정 실리콘층(20)도 절단한다.
또한, TFT형의 LCD에는, 반사형 등 각종 유형이 있지만, 어느 쪽이든지 화소 전극(28)과 TFT(24)가 콘택트(26)를 통하여 접속된다. 이 때문에, 어떠한 유형의 LCD에서도, 노말리 블랙형이면, 본 실시 형태에서 콘택트(26)를 격리하는 방법에 의해 효과적인 암점화가 행해진다.
또한, LCD가 아니라 유기 EL(ELectroluminescence) 등의 EL 디스플레이에서도, 본 실시 형태의 구성을 채용할 수 있다. 이러한 경우, EL 소자의 양극(또는 음극)이 콘택트를 통하여 표시 제어용의 TFT에 접속되어 있다. 따라서, 이러한 양극(또는 음극)과 TFT를 접속하도록 콘택트를 전기적으로 격리함으로써 다이오드 구성의 EL의 양극-음극간으로의 전압 인가를 금지하여 그 화소의 암점화를 도모할 수 있다.
이상 설명한 바와 같이, 본 발명에서는, 콘택트와 화소 전극을 접속하는 부분을 레이저로 절단한다. 따라서, 화소 전극을 확실하게 오픈 상태로 할 수 있고, 화소 전극에 전압이 인가되는 것을 방지하여 그 화소를 암점화할 수 있다.

Claims (5)

  1. 화소 마다에 설치된 박막 트랜지스터에 의해, 대응하는 화소 전극으로의 전압의 인가를 제어하는 표시 장치에서의 불량 화소를 암점화(暗点化)하는 화소 암점화 방법에 있어서,
    상기 박막 트랜지스터의 전극과 화소 전극을 접속하는 콘택트의 근방에서 화소 전극의 일부를 레이저로 절단하여 콘텍트와 화소 전극을 분리하고, 대응 화소를 암점화하는 것을 특징으로 하는 화소 암점화 방법.
  2. 제1항에 있어서,
    상기 콘택트의 근방의 상기 박막 트랜지스터의 전극을 레이저로 절단하여 콘택트와 박막 트랜지스터도 분리하는 것을 특징으로 하는 화소 암점화 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 표시 장치는, 노말리 블랙 타입(normally black type)의 액정 표시 장치인 것을 특징으로 하는 화소 암점화 방법.
  4. 제1항 또는 제2항에 기재된 화소 암점화 방법에 의해서 암점화된 화소를 포함하는 액정 표시 장치.
  5. 제3항에 기재된 화소 암점화 방법에 의해서 암점화된 화소를 포함하는 액정 표시 장치.
KR1020010073246A 2000-11-28 2001-11-23 화소 암점화 방법 KR100611697B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00361001 2000-11-28
JP2000361001A JP4282219B2 (ja) 2000-11-28 2000-11-28 画素暗点化方法

Publications (2)

Publication Number Publication Date
KR20020041749A true KR20020041749A (ko) 2002-06-03
KR100611697B1 KR100611697B1 (ko) 2006-08-11

Family

ID=18832504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010073246A KR100611697B1 (ko) 2000-11-28 2001-11-23 화소 암점화 방법

Country Status (5)

Country Link
US (1) US6778233B2 (ko)
JP (1) JP4282219B2 (ko)
KR (1) KR100611697B1 (ko)
CN (1) CN1236345C (ko)
TW (1) TW594330B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665602B1 (ko) * 2003-09-11 2007-01-10 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 장치, 및 그의 제조 방법
KR100704817B1 (ko) * 2004-09-29 2007-04-10 샤프 가부시키가이샤 액정 패널 및 액정 표시 장치
KR101222995B1 (ko) * 2005-08-26 2013-01-18 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
TWI223569B (en) * 2002-03-20 2004-11-01 Sanyo Electric Co Method for reducing light quantity of organic EL panel and organic EL panel
JP4270891B2 (ja) * 2003-01-21 2009-06-03 三洋電機株式会社 Ｅｌ表示装置のレーザーリペア方法
JP4355476B2 (ja) * 2002-08-21 2009-11-04 奇美電子股▲ふん▼有限公司 Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法
WO2004084168A1 (en) * 2003-03-12 2004-09-30 Koninklijke Philips Electronics N.V. Light emissive active matrix display devices with optical feedback effective on the timing, to counteract ageing
KR100931681B1 (ko) * 2003-04-08 2009-12-14 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
CN1697187B (zh) * 2003-12-19 2011-05-04 株式会社半导体能源研究所 半导体集成电路、半导体器件和半导体集成电路的制造方法
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
JP2005252228A (ja) * 2004-02-05 2005-09-15 Sharp Corp 表示装置及びその製造方法
US7554260B2 (en) 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP5072227B2 (ja) * 2005-01-31 2012-11-14 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7924382B2 (en) * 2005-05-25 2011-04-12 Sharp Kabushiki Kaisha Liquid crystal display device substrate, method of manufacturing liquid crystal display device substrate, liquid crystal display device and method of manufacturing liquid crystal display device
JP2006330469A (ja) * 2005-05-27 2006-12-07 Fujifilm Holdings Corp 有機エレクトロルミネッセンス表示装置
JP4829534B2 (ja) * 2005-05-31 2011-12-07 シャープ株式会社 薄膜トランジスタマトリクス基板及びその欠陥修復方法
KR101182570B1 (ko) * 2005-06-30 2012-09-12 엘지디스플레이 주식회사 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법
KR20070005965A (ko) * 2005-07-05 2007-01-11 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP4637238B2 (ja) * 2006-03-27 2011-02-23 シャープ株式会社 液晶表示装置及びその製造方法
JP2009168832A (ja) * 2006-04-28 2009-07-30 Sharp Corp 液晶表示装置及びその製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
US8390654B2 (en) * 2007-08-30 2013-03-05 Sharp Kabushiki Kaisha Display and method for fabricating the same
TWI542931B (zh) 2010-08-11 2016-07-21 友達光電股份有限公司 畫素結構之修補方法、修補後之畫素結構以及畫素陣列
CN101969044A (zh) * 2010-08-25 2011-02-09 友达光电股份有限公司 画素结构的修补方法、修补后的画素结构以及画素数组
US8508835B2 (en) * 2010-11-02 2013-08-13 Creator Technology B.V. Display comprising an increased inter-pixel gap
KR102222901B1 (ko) * 2014-07-07 2021-03-04 엘지디스플레이 주식회사 유기발광 표시장치 구동 방법
CN107464525A (zh) * 2017-09-19 2017-12-12 武汉华星光电半导体显示技术有限公司 一种显示面板修补方法及显示面板
CN110764289B (zh) * 2019-10-29 2022-03-29 Tcl华星光电技术有限公司 液晶面板修补方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
JPH0786617B2 (ja) * 1989-03-28 1995-09-20 シャープ株式会社 アクティブマトリクス表示装置
JP3150365B2 (ja) * 1991-07-22 2001-03-26 株式会社東芝 液晶表示装置
JPH07199221A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JP3263250B2 (ja) * 1994-08-24 2002-03-04 株式会社東芝 液晶表示装置
KR0145901B1 (ko) * 1995-02-11 1998-09-15 김광호 화소결함을 복구할 수 있는 액정 디스플레이 소자 및 그 제조방법
JPH095786A (ja) * 1995-06-21 1997-01-10 Advanced Display:Kk Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
US6219113B1 (en) * 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
KR100440711B1 (ko) * 1997-02-27 2004-10-06 삼성전자주식회사 액정표시장치의하이픽셀을수리하는방법
KR19990024910A (ko) * 1997-09-09 1999-04-06 윤종용 화소 결함 제거 방법
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
JP4010698B2 (ja) * 1999-03-30 2007-11-21 三洋電機株式会社 液晶表示装置及びその欠陥修正方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665602B1 (ko) * 2003-09-11 2007-01-10 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 장치, 및 그의 제조 방법
US7242442B2 (en) 2003-09-11 2007-07-10 Sharp Kabushiki Kaisha Active matrix substrate, display apparatus, and method for producing the same
KR100704817B1 (ko) * 2004-09-29 2007-04-10 샤프 가부시키가이샤 액정 패널 및 액정 표시 장치
US7701520B2 (en) 2004-09-29 2010-04-20 Sharp Kabushiki Kaisha Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction
KR101222995B1 (ko) * 2005-08-26 2013-01-18 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US6778233B2 (en) 2004-08-17
TW594330B (en) 2004-06-21
CN1356680A (zh) 2002-07-03
CN1236345C (zh) 2006-01-11
US20020063844A1 (en) 2002-05-30
JP2002162914A (ja) 2002-06-07
JP4282219B2 (ja) 2009-06-17
KR100611697B1 (ko) 2006-08-11

Similar Documents

Publication Publication Date Title
KR100611697B1 (ko) 화소 암점화 방법
US5062690A (en) Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links
KR100501128B1 (ko) 각 화소에 보조 용량을 구비하는 액티브 매트릭스형 표시장치
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR100430773B1 (ko) 액티브 매트릭스형 액정표시장치
KR100930916B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
US20040263460A1 (en) Active matrix display device
US20040263724A1 (en) Thin film transistor array panel and method for repairing liquid crystal display including the same
US7098981B2 (en) Liquid crystal display device having particular electrode structure for repair of disconnected signal line
US20060027813A1 (en) Thin film transistor array panel and a liquid crystal display including the same
JP3454340B2 (ja) 液晶表示装置
US20040119900A1 (en) Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same
US6278502B1 (en) Pixel capacitor formed from multiple layers
US8174637B2 (en) Thin-film transistor substrate comprising a repair pattern
JP2007041432A (ja) 電気光学装置の製造方法
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
CN114967261A (zh) 阵列基板的修复方法、阵列基板及显示面板
US7342353B2 (en) Display device with insulation film and conductive layers arranged in periphery of the substrate
KR19980041088A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
KR0151876B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR101471144B1 (ko) 스토리지 전압의 검출 방법, 검출된 스토리지 전압을이용하는 표시 장치 및 이의 구동 방법
JP2004334061A (ja) 表示装置の表示回路、液晶表示装置、および表示装置の表示回路の制御方法
JP2004021087A (ja) 液晶表示装置およびその製造方法
JPH04278928A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050103

Effective date: 20060630

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee