KR0151876B1 - 액정표시장치용 박막 트랜지스터 및 그 제조방법 - Google Patents
액정표시장치용 박막 트랜지스터 및 그 제조방법Info
- Publication number
- KR0151876B1 KR0151876B1 KR1019940031941A KR19940031941A KR0151876B1 KR 0151876 B1 KR0151876 B1 KR 0151876B1 KR 1019940031941 A KR1019940031941 A KR 1019940031941A KR 19940031941 A KR19940031941 A KR 19940031941A KR 0151876 B1 KR0151876 B1 KR 0151876B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- thin film
- film transistor
- electrode
- gate electrodes
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 240000006833 Camellia sasanqua Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치용 박막 트랜지스터 및 그 제조방법에 관한것으로서, 다결정실리콘으로 형성되는 다중 게이트전극들중에서 소오스/드레인전극과 인접하는 양측단의 게이트전극과 게이트 라인의 사이에 전압 강하를 위한 저항체를 고농도 불순물 이온주입 공정시 이온주입을 방지하여 진성이나 저농도 다결정실리콘층이 되도록하여 형성하였으므로, 게이트전압이 저항체에 의해 강하되어 소오스/드레인전극에서 인가되는 전압에 의한 누설전류가 감소되어 소자동작의 신뢰성을 향상시킬 수 있다.
Description
제1도는 종래 기술에 따른 액정표시장치용 박막 트랜지스터를 설명하기 위한 레이아웃도.
제2도는 본 발명에 따른 액정표시장치용 박막 트랜지스터를 설명 하기 위한 레이아웃도.
* 도면의 주요부분에 대한 부호의 설명
1 : 투명기판 2 : 반도체층
3 : 게이트전극 4 : 고농도 불순물층
5 : 소오스전극 6 : 드레인전극
7 : 콘택홀 8 : 저항체
10 : 게이트라인 11 : 데이타라인
12 : 화소전극
본 발명은 액정표시장치(Liquid Crystal Display : 이하 LCD라 칭함)용 박막 트랜지스터(thin film transistor : 이하 TFT라 칭함) 및 그 제조방법에 관한 것으로서, 특히 다결정실리콘으로 형성되는 다중 게이트 전극에서 소오스/드레인전극측의 두개의 외곽 게이트전극과 게이트 라인과의 연결부위에 저항체를 형성하여 게이트 전압을 강하시켜 누절전류를 감소시켜 소자동작의 신뢰성을 향상시킬 수 있는 LCD용 TFT 및 그 제조방법에 관한 것이다.
평판표시장치(flat pannel display)의 일종인 LCD는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 장치로서, 종래 음극선과(Cathode Ray Tube)에 비해 소비전력이 낮고, 부피가 작으며, 대형화 및 고정세화가 가능하여 널리 사용되고 있다.
일반적으로 LCD는 화소전극이 형성되어 스위칭 소자와 연결되어 있는 하측 액정기판과 공통전극이 형성되어 있는 상측 액정기판의 사이에 액정이 밀봉되어 있는 형태로 구성된다.
종래 LCD의 제조방법을 살펴보면 다음과 같다.
먼저, 석영재질의 투명기판상에 인듐. 틴. 옥사이드(indum thin oxide ; 이하 ITO라 칭함)로된 화소전극과 투명전극 패턴을 형성하고, 상기 투명 전극 패턴의 단락을 방지하기 위한 보호막과 액정을 배열시키기 위한 배향막을 순차적으로 형성한다.
그다음 상기 배향막에 방향성을 주기 위하여 원통형의 코아에 천이 감겨있는 러빙 롤을 사용하여 배향마에 일정한 방향성을 갖는 골들을 형성하는 러빙을 실시하여 하측 액정기판을 완성한다.
그후, 공통전극을 갖는 상측 액정기판을 형성한 후, 상기 상·하측 액정기판을 일정한 셀겝을 갖도록 스페이서 및 실패턴을 형성하여 봉합시키고, 셀겝에 액정을 주입한 후, 밀봉하여 LCD를 완성한다.
상기와 같은 통상의 LCD는 사용되는 액정이 종류나 구동 방법등에 의해 티. 엔(Twisted Nematic), 에스. 티. 엔(Super Twisted Nematic), 강유전성(Ferrolectric) 및 TFT LCD등으로 구분된다.
여기서 TFT를 화소 동작의 스위칭 소자로 사용하는 TFT LCD는 다른 종류의 LCD에 비해 응답속도가 빠르고, 넓은 시야각을 가지며, 대화면화, 고정세화 및 고화질화가 가능하여 휴대용 TV나 랩탑 PC등에 널리 사용되고 있다.
이러한 TFT의 구조는 크게 반도체층 패턴인 활성층의 위치에 따라 구별할 수 있다. 즉 반도체층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 분리되어 있는 스테거드(staggered)형과 반도체층의 일면에 게이트 전극과 소오스/드레인 전극이 형성되어 있는 코플라나(coplanar)형으로 나눈다.
그러나 상기의 TFT LCD는 화소의 일측에 TFT 소자를 형성하여야하고 소자를 동작시키기 위하여 게이트 버스 및 데이타 버스선을 배치하여야 하므로 화소의 개구율이 떨어지는 문제점이 있다.
제1도는 종래 기술에 따른 LCD용 TFT를 설명하기 위한 레이아웃도로서, 게이트전극에 반도체층의 상측에 형성되는 탑 게이트형의 예이다.
먼저, 석영재질의 투명기판(1)상에 채널이 되는 직사각 형상의 반도체층(2) 패턴이 비정질 또는 다결정실리콘으로 형성되어 있으며, 상기 구조의 전표면에 산화막으로된 게이트절연막(도시되지 않음)이 형성되어 있다.
또한 상기 반도체층(2) 패턴 중앙 부분의 채널로 예정되어 있는 부분상 측의 게이트 절연막상에 고농도로 불순물이 포함된 다결정실리콘층 패턴으로된 삼중 게이트 전극(3)이 형성되어 있으며, 상기 게이트전극(3)의 일측은 투명기판(1)에 대해 가로 방향으로 연장되어있는 게이트라인(10)과 연결되어 있다.
상기 삼중 게이트전극(2) 하부 양측의 반도체층(2) 패턴에 N+고농도 불순물층(4)이 형성되어있으며, 상기 구조의 전표면에 펄드산화막(도시되지 않음)이 형성되어 있다.
또한 상기 양측의 고농도 불순물층(4)을 콘택홀(7)이 노출시키고 있으며, 각측의 고농도 불순물층(4)과 접촉되는 소오스전국(5) 및 드레인전극(6)이 각각 형성되어 있고, 상기 소오스전극(5) 및 드레인전극(6)은 각각 세로 방향으로 연장되어 있는 데이타 라인(11) 및 투명전극으로된 화소전극(12)과 연결된다.
상기와 같은 종래의 다중 게이트전극을 구비하는 LCD용 TFT는 다결정 실리콘층 게이트의 단점인 그레인 바운더리에 의한 누설전류 증가를 방지하기 위하여 게이트전극에 인가되는 전장을 분산시키기 위한 구조이다.
그러나, 상기와 같은 삼증 게이트전극도 소오스/드레인전극에 인가되는 전압과 게이트 전압에 의해 양측의 게이트전극에는 다량의 전장이 인가되어 누설전류의 원인이 되므로 소자 동작의 신뢰성을 떨어뜨리는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 다결정실리콘 다중 게이트전극의 양측단의 게이트전극에서 게이트 라인과 접하는 부분에 저항체를 구비하여 양측의 게이트 전극에 인가되는 전장에 비례하는 누설전류를 감소시켜 소자 동작의 신뢰성을 향상시킬 수 있는 LCD용 TFT를 제공함에 있다.
본 발명의 다른 목적은 다결정실리콘 다중 게이트전극에의 불순물 주입시 다중 게이트전극들중에서 양측의 게이트 전극들의 게이트 라인과 접하는 부분에는 이온주입이 되지 않도록하여 저농도 또는 진성(intrinsic) 다결정실리콘층이 되도록하여 저항을 증가시켜 양측 게이트 전극에 인가되는 전압을 감소시켜 누설전류 발생을 방지하여 소자동작의 신뢰성을 향상시킬 수 있는 LCD용 TFT의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 LCD용 TFT의 특징은, 투명기판상에 형성되어 있는 반도체층 패턴과, 상기 구조의 전표면에 형성되어있는 게이트절연막과, 상기 반도체 패턴에서 채널로 예정되어 있는 부분들 상측의 게이트절연막상에 형성되어 있으며, 일측이 게이트라인과 접촉되는 다중 게이트전극과, 상기 다중 게이트전극들 중에서 양측의 게이트 전극과 게이트 라인의 사이에 형성되어 있는 저항체들과, 상기 다중 게이트전극들 양측 하부의 반도체층 패턴에 형성되어 있는 고농도 불순물층과, 상기 고농도 불순물층의 일측과 접촉되어 데이타 라인과 연결되는 소오스 전극과, 상기 고농도 불순물층의 타측과 접촉되어 회소전극과 연결되는 드레인전극을 구비함에 있다.
다른 목적을 달성하기 위한, 본 발명에 따른 LCD용 TFT 제조방법의 특징은 투명기판상에 반도체층 패턴을 형성하는 공정과, 상기 구조의 전표면에 게이트절연막을 형성하는 공정과, 상기 반도체층 패턴의 상측을 가로지르는 다중 게이트전극들을 형성하는 공정과, 상기 게이트 전극 양측 하부의 반도체층 패턴에 고농도 불순물층을 형성하는 공정과, 상기 다중 게이트전극에 불순물 이온을 주입하되 양측단에 위치한 게이트전극에서 게이트 라인과의 사이에는 이온주입이 되지 않은 저항체를 형성하는 공정과, 상기 구조의 전표면에 필드 산화마을 형성하는 공정과, 상기 양단의 고농도 불순물층을 노출시키는 고정과, 상기 노출되어 있는 고농도 불순물층과 접촉되는 소오스/드레인전극을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 LCD용 TFT 및 그 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 LCD용 TFT를 설명하기 위한 레이아웃도로서, 구조 및 제조 방법을 동시에 설명한다.
먼저, 석영이나, 유리등 투명재질의 투명기판(1)상에 예정된 폭을 갖는 직사각 형상의 비정질 또는 다결정실리콘으로된 반도체층(2) 패턴을 형성하고, 상기 구조의 전표면에 산화막 재질의 게이트절연막(도시되지 않음)을 형성한다.
그다음 상기 반도체층(2) 패턴 중앙부분의 게이트절연막상에 삼중 게이트전극(3)을 형성한다. 이때 상기 게이트전극(3)은 가로 방향으로 연장되어 있는 게이트라인(10)과 일측이 접촉되어 있으며, 진성 또는 저농도의 불순물이 포함되어 있다.
그후, 상기 게이트전극(3) 양측 하부의 반도체층(2) 패턴에 N 또는 P형 불순물을 이온주입하여 고농도 불순물층(4)을 형성한다. 이때 상기 게이트전극(3)에는 이온주입이 되지 않도록 한다.
그다음 상기 삼중 게이트전극(3)중에서 양측의 게이트전극(3)들과 상기 게이트 라인(10)과의 사이를 가리는 감광막패턴(도시되지 않음)을 형성하고, 이를 마스크로 게이트전극(3) 및 게이트 라인(10)에 N 또는 P형 불순물을 고농도로 이온주입하여 저항을 감소시킨다.
그후, 상기 감광막패턴을 제거하면 상기 양측 게이트전극(3)과 게이트 라인(10)의 사이에 불순물을 포함되지 않은 진성이나 불순물이 저농도로 포함되어 있는 저항체(8)가 형성된다.
그다음 상기 구조의 전표면에 필드산화막(도시되지 않음)을 형성하고, 상기 양측의 고농도 불순물층(4) 일부표면상의 필드산화막과 게이트산화막을 순차적으로 제거하여 고농도 불순물층(4)을 노출시키는 콘택홀(7)들을 형성한다. 그후, 상기 노출되어 있는 양측 고농도 불순물층(4)과 접촉되는 소오스 및 드레인전극(5), (6)을 형성하며, 상기 소오스전극(5)은 가로방향으로 연장되어 있는 데이타라인(11)과 연결되고, 상기 드레인전극(6)은 ITO 등의 화소전극(12)과 연결된다.
상기와 같이 삼중 게이트전극(3)은 양측단이 게이트전극(3)에서 저항체(8)를 통하여 게이트전압이 강하므로 전장의 변화가 원만하게 이루어져 누설전류가 감소된다.
상기에서는 삼중 게이트전극을 예로들었으나, 더많은 다중 게이트전극의 경우에도 양측단의 게이트전극에만 저항체를 형성하면, 본 발명의 사상에 따른 누설전류 감소효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 LCD용 TFT는 다결정실리콘으로 형성되는 다중 게이트전극들중에서 소오스/드레인전극과 인접하는 양측단의 게이트전극과 게이트 라인의 사이에 전압 강하를 위한 저항체를 고농도 불순물 이온주입 공정시 이온주입을 방지하여 진성이나 저농도 다결정실리콘층이 되도록하여 형성하였으므로, 게이트전압이 저항체에 의해 강하되어 소오스/드레인전극에서 인가되는 전압에 의한 누설전류가 감소되어 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (8)
- 투명기판상에 형성되어 있는 반도체층 패턴과, 상기 구조의 전표면에 형성되어 있는 게이트절연막과, 상기 반도체 패턴에서 채널로 예정되어 있는 부분들 상측의 게이트절연막상에 형성되어 있으며, 일측이 게이트라인과 접촉되는 다중 게이트전극과, 상기 다중 게이트전극들 중에서 양단측의 게이트 전극과 게이트 라인의 사이에 형성되어 있는 저항체들과, 상기 다중 게이트전극들 양측 하부의 반도체층 패턴에 형성되어 있는 고농도 불순물층과, 상기 고농도 불순물층의 일측과 접촉되어 데이타 라인과 연결되는 소오스 전극과, 상기 고농도 불순물층의 타측과 접촉되어 화소전극과 연결되는 드레인 전극을 구비하는 액정표시장치용 박막 트랜지스터.
- 제1항에 있어서, 상기 투명기판이 석영 또는 유리재질로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
- 제1항에 있어서, 상기 반도체층 패턴을 다결정실리콘으로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
- 제1항에 있어서, 상기 게이트전극을 진성이나 저농도 불순물을 포함하는 다결정실리콘 층으로 형성하는 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
- 제1항에 있어서, 상기 소오스 및 드레인전극이 Ti, Cr 또는 A1들중 어느 하나로 형성되는 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
- 제1항에 있어서, 상기 게이트절연막이 산화막으로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
- 제1항에 있어서, 상기 고농도 불순물층이 N 또는 P형인 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
- 투명기판상에 반드시 반도체층 패턴을 형성하는 공정과, 상기 구조의 전표면에 게이트절연막을 형성하는 공정과, 상기 반도체층 패턴의 상측을 가로지르는 다중 게이트전극들을 형성하는 공정과, 상기 게이트전극 양측 하부의 반도체층 패턴에 고농도 불순물층을 형성하는 고정과, 상기 다중 게이트전극에 불순물 이온을 주입하되 양측단에 위치한 게이트전극에서 게이트 라인과의 사이에는 이온주입이 되지 않은 저항체를 형성하는 공정과, 상기 구조이 전표면에 필드 산화막을 형성하는 공정과, 상기 양단의 고농도 불순물층을 노출시키는 공정과, 상기 노출되어 있는 고농도 불순물층과 접촉되는 소오스/드레인전극을 형성하는 공정을 구비하는 액정표시장치용 박막 트랜지스터의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031941A KR0151876B1 (ko) | 1994-11-30 | 1994-11-30 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| EP95930048A EP0741911A1 (en) | 1994-11-30 | 1995-08-31 | Thin film transistor for liquid crystal display and method for fabricating the same |
| PCT/KR1995/000112 WO1996017385A1 (en) | 1994-11-30 | 1995-08-31 | Thin film transistor for liquid crystal display and method for fabricating the same |
| JP8518610A JP2835471B2 (ja) | 1994-11-30 | 1995-08-31 | 液晶表示装置用薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031941A KR0151876B1 (ko) | 1994-11-30 | 1994-11-30 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019778A KR960019778A (ko) | 1996-06-17 |
| KR0151876B1 true KR0151876B1 (ko) | 1998-10-01 |
Family
ID=19399623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940031941A KR0151876B1 (ko) | 1994-11-30 | 1994-11-30 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0741911A1 (ko) |
| JP (1) | JP2835471B2 (ko) |
| KR (1) | KR0151876B1 (ko) |
| WO (1) | WO1996017385A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358083B (en) | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Thin-film transistor and its manufacturing method |
| GB2358084B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Semiconductor transistor |
| GB2358082B (en) * | 2000-01-07 | 2003-11-12 | Seiko Epson Corp | Semiconductor transistor |
| KR100769433B1 (ko) * | 2006-12-04 | 2007-10-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229873A (ja) * | 1986-03-29 | 1987-10-08 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| US5179345A (en) * | 1989-12-13 | 1993-01-12 | International Business Machines Corporation | Method and apparatus for analog testing |
| WO1995015370A1 (en) * | 1993-12-03 | 1995-06-08 | Monsanto Company | Granular alkali metal nitrilotriacetate |
-
1994
- 1994-11-30 KR KR1019940031941A patent/KR0151876B1/ko not_active IP Right Cessation
-
1995
- 1995-08-31 EP EP95930048A patent/EP0741911A1/en not_active Withdrawn
- 1995-08-31 WO PCT/KR1995/000112 patent/WO1996017385A1/en not_active Application Discontinuation
- 1995-08-31 JP JP8518610A patent/JP2835471B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996017385A1 (en) | 1996-06-06 |
| EP0741911A1 (en) | 1996-11-13 |
| JP2835471B2 (ja) | 1998-12-14 |
| KR960019778A (ko) | 1996-06-17 |
| JPH09502056A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7110063B2 (en) | Liquid crystal display and method of manufacturing the same | |
| KR100278814B1 (ko) | 액티브매트릭스형 액정표시장치 | |
| KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US5610737A (en) | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon | |
| JP2003149675A (ja) | 液晶表示装置 | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| US7709850B2 (en) | Pixel structure and fabrication method thereof | |
| EP3246749B1 (en) | Liquid crystal display | |
| CN114415434A (zh) | 阵列基板及显示面板 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| US6521474B2 (en) | Manufacturing method for reflection type liquid crystal display | |
| KR0151876B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| US20030174267A1 (en) | Reflective electrooptic device and electronic apparatus | |
| JP2916606B2 (ja) | 表示装置 | |
| US6812493B2 (en) | Thin-film semiconductor element and method of producing same | |
| KR0174032B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR0174034B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル | |
| KR0174031B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| JP3394802B2 (ja) | アレイ基板およびこれを用いた表示装置、その製造方法 | |
| KR19980041088A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR0151877B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR20020056115A (ko) | 액정표시장치용 액정패널 및 그의 제조방법 | |
| KR0146253B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| KR0146252B1 (ko) | 액정표시장치용 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050513 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |