JP2916606B2

JP2916606B2 - 表示装置

Info

Publication number: JP2916606B2
Application number: JP32369490A
Authority: JP
Inventors: 舜平山崎; 晃間瀬
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1990-11-26
Filing date: 1990-11-26
Publication date: 1999-07-05
Anticipated expiration: 2014-07-05
Also published as: JPH04190329A

Description

【発明の詳細な説明】「発明の利用分野」本発明は、アクティブ型表示装置、特にアクティブ型
液晶表示装置に関するもので、それぞれの画素に相補型
にＰチャネル型およびＮチャネル型の２つの薄膜型絶縁
ゲイト電界効果トランジスタ（以下TFTという）を設け
てピクセルを構成せしめたものである。また、それを補
償するため、画素または／および相補型の薄膜トランジ
スタ（以下C/TFTという）を２つまたはそれ以上とした
ものである。

「従来の技術」従来、TFTを用いたアクティブ型の液晶表示装置が知
られている。この場合、TFTにはアモルファスまたは多
結晶構造の半導体を用い、１つの画素にＰまたはＮ型の
いずれか一方の導電型のみのTFTを用いたものである。
即ち、一般にはＮチャネル型TFT（NTFTという）を画素
に直列に連結している。その代表例を第１図に示す。

第１図において、液晶（12）を有し、それに直列に連
結してNTFT（11）を設け、これをマトリクス配列せしめ
た。一般には640×480または1260×960と多くするが、
この図面ではそれと同じ意味で単純に２×２のマトリク
ス配列をさせた。このそれぞれの画素に対し周辺回路
（16），（17）より電圧を加え、所定の画素を選択的に
オンとし、他の画素をオフとした。するとこのTFT（1
1）のオン、オフ特性が一般に良好な場合、コントラス
トの大きい液晶表示装置を作ることができる。しかし、
実際にかかる液晶表示装置を製造してみると、TFTの出
力即ち液晶にとっての入力（液晶電位という）の電圧V
_LC（10）は、しばしば“1"（High）となるべき時に“1"
（High）にならず、また、逆に“0"（Low）となるべき
時に“0"（Low）にならない。液晶（12）はその動作に
おいて本来絶縁性であり、また、TFTがオフの時に液晶
電位（V_LC）は浮いた状態になる。この液晶（12）は等
価的にキャパシタであるため、そこに蓄積された電荷に
よりV_LCが決められる。この電荷は液晶がR_LCで比較的小
さい抵抗となったり、ゴミ、イオン性不純物の存在によ
りリークしたり、またTFTのゲイト絶縁膜のピンホール
によりR_GS（15）が生じた場合にはそこから電荷がも
れ、V_LCは中途半端な状態になってしまう。このため１
つのパネル中に20万〜500万個の画素を有する液晶表示
装置においては、高い歩留まりを成就することができな
い。特に液晶（12）は一般にはTN（ツイステッドネマテ
ィック）液晶が用いられる。その液晶の配向のためにそ
れぞれの電極上にラビングした配向膜を設ける。このラ
ビング工程のため発生する静電気により弱い絶縁破壊が
起こり、隣の画素との間または隣の導線との間でリーク
したり、またゲイト絶縁膜が弱く、リークをしたりして
しまう。

アクティブ型の液晶表示装置においては、液晶電位を
１フレームの間はたえず初期値と同じ値として所定のレ
ベルを保つことがきわめて重要である。しかし実際は不
良が多く、必ずしも成就しないのが実情である。

また液晶材料が強誘電性液晶であると、注入電流を大
きく必要とする。このためにはTFTを大きくして電流マ
ージンを大きくとらなければならないという欠点があ
る。

「発明の目的」本発明はこのような問題を解決し、より電流マージン
を大とする、即ち応答速度を大とする。また各ピクセル
における画素の電位、即ち液晶電位V_LCが“1",“0"に充
分安定して固定され、１フレーム中にそのレベルがドリ
フトしないようにしたものである。

「発明の構成」本発明は、アクティブ型表示装置、特にアクティブ型
液晶表示装置におけるそれぞれのピクセルの一方の画素
を構成する電極、例えば透明導電膜の電極に相補型のTF
Tの出力端を連結せしめたものである。即ちマトリクス
配列したすべての画素にＰチャネル型のTFT（以下PTFT
という）とNTFTとを相補型（以下C/TFTという）として
連結し、それぞれのピクセルの１つを構成せしめたもの
である。

１つの画素に２つまたはそれ以上のC/TFTを連結して
１つのピクセルを構成せしめてもよい。さらに１つのピ
クセルを２つまたはそれ以上に分割し、それぞれにC/TF
Tを１つまたは複数個連結してもよい。

本発明の代表例を第２図、第３図、第４図に回路図と
して示す。実際のパターンレイアウト（配置図）の例を
それぞれに対応して第６図、第７図、第８図に示す。

第２図の２×２のマトリクスの例においてPTFTとNTFT
とのゲイトを互いに連結し、さらにＹ軸方向の線Ｙ線と
いう）V_GG（22）、またはＶ_GG′（22′）に連結した。
またC/TFTの共通出力端を液晶（12）に連結している。P
TFTの入力端（V_DD側）をＸ軸方向向の線Ｘ線という）V
_DD（18）,V_DD′（18′）に連結し、NTFTの入力端（V_SS
側）をVss（19）,Vss′（19′）に連結させている。す
るとV_DD（18）,V_GG（22）が“1"の時液晶電位（V_LC）
（10）は“0"となり、またV_DD（18）が“1"、V_GG（22）
が“0"の時、液晶電位（10）は“1"となる。そして液晶
（12）の画素（12）は反対の電極（23）（一般には接地
電位（13））に対して“1"となるとき、オンとなる。逆
に液晶電位（10）が“0"のとき液晶はオフとなる。

かくの如く液晶電位（V_LC）（10）はV_DD（18）、また
はV_SS（19）のいずれかに固定させ得るため、フローテ
ィングとなることがない。

第３図の例において、Ｘ線V_DD（18）,Vss（19）,
V_DD′（18′）,Vss（19′）に対し、Ｙ線はV_GG（22）,V
_GG′（22′）を第１のC/TFTを構成するPTFT（21）,NTFT
（11），第２のC/TFTを構成するPTFT（21′）,NTFT（1
1′）を共通してV_GG（22）に連結せしめた。またその２
つのC/TFTの出力を共通にして１つの液晶（12）の一方
の電極である画素（33）に連結させている。かくする
と、２つのPTFTまたは２つのNTFTのいずれか一方がショ
ートしてもレーザ光照射で破壊させ冗長度をもたせたC/
TFTを有せしめる。

第４図は１つのピクセル（34）において、２つの画素
（33），（33′）とそのそれぞれに対応してC/TFTを２
つ設けたものである。２つのC/TFTのゲイト電極を共通
とせしめ、第１の入力を行う。またそれぞれのC/TFTの
それぞれのPTFTおよびそれぞれのNTFTの入力をV_DD（1
8）,Vss（19）に連結したものである。かくすることに
より、１つのピクセルの２つの画素のうち一方がTFTの
不良等により非動作となっても、他方が動作するため、
マトリクス構成動作において不良が目立ちにくいという
特長を有する。

以下に実施例に基づき、本発明を示す。

「実施例１」この実施例は実施例２、３、４および５を構成せしめ
るためのもので第９図を用いて示す。

ガラス基板にC/TFTを作らんとした時の製造工程を第
９図（Ａ）〜（Ｆ）に基づき示す。

第９図（Ａ）において、NOガラス（日本電気硝子
製）、LE−30（HOYA製造）、バイコール7913（コーニン
グ製）等の700℃以下、例えば約600℃の熱処理に耐え得
る石英ガラス等の高価でないガラス上にマグネトロンRF
（高周波）スパッタ法を用いてブロッキング層（36）と
しての酸化珪素膜を1000〜3000Åの厚さに作製した。

プロセス条件は酸素100％雰囲気、成膜温度150℃、出
力400〜800W、圧力0.5Paとした。ターゲットに石英また
は単結晶シリコンを用いた成膜速度は30〜100Å／分で
あった。

この上にシリコン膜をLPCVD（減圧気相）法、スパッ
タ法またはプラズマCVD法により形成した。

減圧気相法で形成する場合、結晶化温度よりも100〜2
00℃低い450〜550℃、例えば530℃でジシラン（Si₂H₆）
またはトリシラン（Si₃H₈）をCVD装置に供給して成膜し
た。反応炉内圧力は30〜300Paとした。成膜速度は50〜2
50Å／分であった。NTFTとPTFTとのスレッシュホールド
電圧（Vth）を概略同一に制御するため、ホウ素をジボ
ランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜
中に添加してもよい。

スパッタ法で行う場合、スパッタ前の背圧を１×10^-5
Pa以下とし、単結晶シリコンをターゲットとして、アル
ゴンに水素を20〜80％混入した雰囲気で行った。例えば
アルゴン20％、水素80％とした。成膜温度は150℃、周
波数は13.56MHz、スパッタ出力は400〜800Wとした。圧
力は0.5Paであった。

プラズマCVD法により珪素膜を作製する場合、温度は
例えば300℃とし、モノシラン（SiH₄）またはジシラン
（Si₂H₆）を用いた。これらをPCVD装置内に導入し、13.
56MHzの高周波電力を加えて成膜した。

これらの方法によって形成された被膜は、酸素が５×
10²¹cm^-3以下であることが好ましい。この酸素濃度が高
いと、結晶化させにくく、熱アニール温度を高くまたは
熱アニール時間を長くしなければならない。また少なす
ぎると、バックライトによりオフ状態のリーク電流が増
加してしまう。そのため４×10¹⁹〜４×10²¹cm^-3の範囲
とした。水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3
として比較すると１原子％であった。

本発明において、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を７×10²⁰cm^-3以下、好
ましくは７×10¹⁹cm^-3以下とし、ピクセル構成するTFT
のチャネル形成領域のみに酸素をイオン注入法により５
×10¹⁹〜５×10²¹cm^-3となるように添加してもよい。

その時周辺回路を構成するTFTには光照射がなされな
いため、この酸素の混入をより少なくし、より大きいキ
ャリア移動度を有せしめることは、高周波動作をさせる
ためる有効である。

かくして、アモルファス状態の珪素膜を500〜5000
Å、例えば1500Åの厚さに作製の後、450〜700℃の温度
にて12〜70時間非酸化物雰囲気にて中温の加熱処理し
た。例えば窒素または水素雰囲気にて600℃の温度で保
持した。

珪素膜の下の基板表面にアモルファス構造の酸素珪素
膜が形成されているため、この熱処理で特定の核が存在
せず、全体が均一に加熱アニールされる。即ち、成膜時
はアモルファス構造を有し、また水素は単に混入してい
るのみである。

アニールにより、珪素膜はアモルファス構造から秩序
性の高い状態に移り、一部は結晶状態を呈する。特にシ
リコンの成膜時に比較的秩序の高い領域は特に結晶化を
して結晶状態となろうとする。しかしこれらの領域間に
存在する珪素により互いの結合がなされるため、珪素同
志は互いにひっぱりあう。レーザラマン分光により測定
すると単結晶の珪素のピーク522cm^-1より低周波側にシ
フトしたピークが観察される。それの見掛け上の粒径は
半値巾から計算すると、50〜500Åとマイクロクリスタ
ルのようになっているが、実際はこの結晶性の高い領域
は多数あってクラスタ構造を有し、各クラスタ間は互い
に珪素同志で結合（アンカリング）がされたセミアモル
ファス構造の被膜を形成させることができた。

結果として、被膜は実質的にグレインバウンダリ（GB
という）がないといってもよい状態を呈する。キャリア
は各クラスタ間をアンカリングされた個所を通じ互いに
容易に移動し得るため、いわゆるGBの明確に存在する多
結晶珪素よりも高いキャリア移動度となる。即ちホール
移動度（μｈ）＝10〜200cm²/Vsec、電子移動度（μ
ｅ）＝15〜300cm²/Vsecが得られる。

他方、上記の如き中温でのアニールではなく、900〜1
200℃の高温アニールにより被膜を多結晶化すると、核
からの固相成長により被膜中の不純物の偏析がおきて、
GBには酸素、炭素、窒素等の不純物が多くなり、結晶中
の移動度は大きいが、GBでのバリア（障壁）を作ってそ
こでのキャリアの移動を阻害してしまう。結果として10
cm²/Vsec以上の移動度がなかなか得られないのが実情で
ある。

即ち、本発明の実施例ではかくの如き理由により、セ
ミアモルファスまたはセミクリスタル構造を有するシリ
コン半導体を用いている。

第９図（Ａ）において、珪素膜を第１のフォントマス
クにてフォトエッチングを施し、PTFT用の領域（21）
（チャネル巾20μｍ）を図面の右側に、NTFT用の領域
（11）を左側に作製した。

この上に酸化珪素膜をゲイト絶縁膜として500〜2000
Å例えば1000Åの厚さに形成した。これはブロッキング
層としての酸化珪素膜の作製と同一条件とした。この成
膜中に弗素を少量添加し、ナトリウムイオンの固定化を
させてもよい。

この後、この上側にリンが１〜10×10²⁰cm^-3の濃度に
入ったシリコン膜またはこのシリコン膜とその上にモリ
ブデン（Mo）、タングステン（Ｗ）,MoSi₂またはWSi₂と
の多層膜を形成した。これを第２のフォトマスクにて
パターニングして第９図（Ｂ）を得た。PTFT用のゲイト
電極（４）,NTFT用のゲイト電極（４′）を形成した。
例えばチャネル長10μｍ、ゲイト電極としてリンドープ
珪素を0.2μｍ、その上にモリブデンを0.3μｍの厚さに
形成した。

第９図（Ｃ）において、フォトレジスト（31′）をフ
ォトマスクを用いて形成し、PTFT用のソース（５），
ドレイン（６）に対し、ホウ素を１×10¹⁵cm^-2のドーズ
量をイオン注入法により添加した。

次に第９図（Ｄ）の如く、フォトレジスト（31）をフ
ォトマスクを用いて形成した。NTFT用のソース
（５′）、ドレイン（６′）としてリンを１×10¹⁵cm^-2
の量、イオン注入法により添加した。

これらはゲイト絶縁膜（３）を通じて行った。しかし
第６図（Ｂ）において、ゲイト電極（４），（４′）を
マスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。

次に、600℃にて10〜50時間再び加熱アニールを行っ
た。PTFTのソース（５），ドレイン（６）,NTFTのソー
ス（５′），ドレイン（６′）を不純物を活性化して
P⁺、N⁺として作製した。

またゲイト電極（４），（４′）下にはチャネル形成
領域（７），（７′）がセミアモルファス半導体として
形成されている。

かくすると、セルフアライン方式でありながらも、70
0℃以上にすべての工程で温度を加えることがなくC/TFT
を作ることができる。そのため、基板材料として、石英
等の高価な基板を用いなくてもよく、本発明の大画素の
液晶表示装置にきわめて適したプロセスである。

熱アニールは第９図（Ａ），（Ｄ）で２回行った。し
かし第９図（Ａ）のアニールは求める特性により省略
し、双方を第９図（Ｄ）のアニールにより兼ね製造時間
の短縮を図ってもよい。第９図（Ｅ）において、層間絶
縁物（８）として前記したスパッタ法により酸化珪素膜
を形成した。この酸化珪素膜の形成はLPCVD法、光CVD
法、常圧CVD（TEOS−オゾン）法を用いてもよい。例え
ば0.2〜0.6μｍの厚さに形成し、その後、フォトマスク
を用いて電極用の窓（32）を形成した。

さらにこれら全体にアルミニウムをスパッタ法により
形成し、リード（９），（９′）およびコンタクト（2
9），（29′）をフォトマスクを用いて作製した。

表面を平坦化用有機樹脂（39）例えば透光性ポリイミ
ド樹脂を塗布形成し、再度の電極穴あけをフォトマスク
にて行った。

第９図（Ｆ）に示す如く２つのTFTを相補とし、かつ
その出力端を液晶装置の一方の画素の電極を透明電極と
してそれに連結するため、スパッタ法によりITO（イン
ジューム・スズ酸化膜）を形成した。それをフォトマス
クによりエッチングし、電極（33）を構成させた。こ
のITOは室温〜150℃で成膜し、200〜400℃の酸素または
大気中のアニールにより成就した。

かくの如くにしてPTFT（21）とNTFT（11）と透明導電
膜の電極（33）とを同一ガラス基板（１）上に作製し
た。

かかるTFTの特性を略記する。

移動度（μcm²/Vs） Vth（Ｖ） PTFT 20 −5.9 NTFT 40 ＋5.0 かかる半導体を用いることにより、一般に不可能とさ
れていたTFTでも大きな移動度を作ることができた。そ
のため、初めて第２図、第３図、第４図に示した液晶表
示装置用の各ピクセルに相補型TFTを構成させるアクテ
ィブ型液晶表示装置を作ることができた。また周辺回路
もオンガラス化（同一基板上に同様のTFTの製造プロセ
スで形成する方法）が可能となった。

「実施例２」第６図（Ａ）に第２図に示した実施例を示す。Ｘ線と
してV_DD（18）、V_SS（19）、V_DD′（18′）、V_SS′（1
9′）を形成した。なおＹ線としてV_GG（22）、V_GG′（2
2′）を形成した。

図面（Ａ）は平面図であるが、そのＡ−Ａ′の縦断面
図を第６図（Ｂ）に示す。またＢ−Ｂ′の縦断面図を第
６図（Ｃ）に示す。

PTFT（21）をＸ線V_DD（18）とＹ線V_GG（22）との交差
部に設け、V_DD（18）とV_GG′（23）との交差部にも他の
画素用のPTFT（21A）が同様に設けられている。NTFT（1
1）はV_SS（19）とV_GG（22）との交差部に設けられてい
る。V_DD′（18′）とV_GG（22）との交差部の下側には、
他の画素用のPTFTが設けられている。C/TFTを用いたマ
トリクス構成を有せしめた。

PTFT（21）は、ソース（５）の入力端のコンタクト
（32）を介しＸ線V_DD（18）に連結され、ゲイト（４）
は多層形成がなされたＹ線V_GG（22）に連結されてい
る。ドレイン（６）の出力端はコンタクト（29）を介し
て画素の電極（33）に連結している。

他方、NTFT（11）はソース（５′）の入力端がコンタ
クト（32′）を介してＸ線V_SS（19）に連結され、ゲイ
ト（４′）はＹ線V_GG（22）に、ドレイン（６′）の出
力端はコンタクト（29′）を介して画素（33）に連結し
ている。かくして２本のＸ線（18），（19）に挟まれた
間（内側）に、透明導電膜よりなる画素（33）とC/TFT
とにより１つのピクセルを構成せしめた。かかる構造を
左右、上下に繰り返すことにより、２×２のマトリクス
の１つの例またはそれを拡大した640×480、1280×960
といった大画素の液晶表示装置を作ることが可能となっ
た。

第６図（Ｂ），（Ｃ）は第９図（Ｆ）に番号が対応し
ている。

ここでの特長は、１つの画素に２つのTFTが相補構成
をして設けられていること、画素（33）は液晶電位V_LC
を有するが、それは、PTFTがオンでありNTFTがオフか、
またはPTFTがオフでありNTFTがオンか、のいずれのレベ
ルに固定されることである。

その動作を第５図を用いて略記する。

液晶（12）を挟む一対の電極（33），（23）におい
て、他方の電極（23）を接地電位（13）とし、それに対
してPTFT（21）の入力端が連結したV_DD（19）を例えば
＋10V、NTFT（11）の入力端が連結したVss（18）を例え
ば−10Vとすると、V_IC（10）は＋10Vまたは−10Vと固定
となる。第１図に示された従来公知のNTFTのみを用いた
液晶装置に比べ、V_ICはフローティングとならず、一定
の電位を有する。即ちV_DD（18）、Vss（19）、接地（1
3）と３種類の電位を設定することができ、制御要素が
１つ増えたことがわかる。

また第６図で明らかな如く、制御要素のVssが新たに
増えても、Vssの配線がＸ線として１本増えるのみであ
り、液晶装置における開口率（全面積（34）に対する実
際に表示する液晶の面積（33）の割合）に関しては、従
来の第１図の１つのみの導電型をもつTFTを各画素に連
結した場合に比べて大きくは減少せず、それほど不利に
ならない。

第６図において、V_GG（22）の配線を考えてみると、
オーバーライン配線（上側配線）としてのアルミニウム
配線（41）、ゲイト電極と同じ材料によるアンダーライ
ン配線（43）（下側配線）およびそれらのコンタクト
（42）を用いることにより、Ｘ線、Ｙ線の交差部での多
層配線のために新たなフォトマスク数を増やす必要がな
くなっている。

第６図において、それら透明導電膜上に配向膜、配向
処理を施し、さらにこの基板と他方の液晶の電極（第５
図（23））を有する基板との間に一定の間隔をあけて公
知の方法により互いに配設をした。そしてその間に液晶
を注入または配線して完成させた。

液晶材料にTN液晶を用いるならば、その間隔を約10μ
ｍ程度とし、透明導電膜双方に配向膜をラビング処理し
て形成させる必要がある。

また液晶材料にFLC（強誘電性）液晶を用いる場合
は、動作電圧を±20Vとし、セルの間隔を1.5〜3.5μｍ
例えば2.3μｍとし、反対電極（第４図）（34）上にの
み配向膜を設けラビング処理を施せばよい。

分散型液晶またはポリマー液晶を用いる場合には、配
向膜は不用であり、スイッチング速度を大とするため、
動作電圧は±10〜±15Vとし、セル間隔は１〜10μｍと
薄くした。

特に分散型液晶を用いる場合には、偏光板も不用のた
め、反射型としても、また透過型としても光量を大きく
することができる。そしてその液晶はスレッシュホール
ドがないため、本発明のC/TFTに示す如く、明確なスレ
ッシュホールド電圧が規定されるC/TFT型とすることに
より、大きなコントラストとクロストーク（隣の画素と
の悪干渉）を除くことができた。

「実施例３」この実施例は第３図および第７図に対応したものであ
る。

この図面より明らかな如く、Ｙ線のV_GG（22）を中央
に配設し、Ｘ線のV_DD（18）、Vss（19）に挟まれた部分
を１つのピクセル（34）としている。１つのピクセルは
１つの透明導電膜の画素電極（33）および２つのPTFT
（21），（21′）、２つのNTFT（11），（11′）よりな
る２つのC/TFTに連結させている。

ゲイト電極はすべてV_GG（22）に連結され、２つのPTF
T（21），（21′）はV_DD（18）に、また２つのNTFTの
（11），（11′）はVss（19）に連結されている。これ
ら２つのPTFTの一方またはNTFTの一方が不良であった場
合、その不良のTFTをレーザ光照射で破壊させることに
より、冗長性をもたせた。

このため、画素を構成する透明導電膜（33）は４つの
TFTのソース、ドレインを覆うことのないように設け
た。

その他は実施例２と同じであり、このC/TFTは実施例
１を用いた。

「実施例４」この実施例は第４図および第８図に対応するものであ
る。１つのピクセルが２つのC/TFTと２つの画素よりな
っている。即ちPTFT（21）、NTFT（11）よりなるC/TFT
の出力と連結した液晶（12）の画素電極（33）と、他の
PTFT（21′）とNTFT（11′）よりなるC/TFTの出力に連
結した液晶（12′）の画素電極（33′）とが１つのピク
セル（34）を構成している。画素（33）と（33′）とが
１つのピクセルを構成する合わせた画素（33）に対応す
る。

かくすると、たとえ一方の画素が動作しなくなって
も、他方の画素が動作をし、カラー化をした時、非動作
のピクセルが発生する確率を下げることができた。

その他、ここに記載されていないことは実施例１、２
に記されたことと同様である。

「実施例５」実施例２、３および４においては、Y_DDにPTFTの入力
端を、またVssにNTFTの入力端を連結した。この実施例
においては、逆に、V_DD側にNTFTの入力端を、Vss側にPT
FTの入力端を連結した。するとその出力であるV_LCはV_GG
と同相（V_GGが“1"の時V_LCは“1"となり、V_GGが“0"の
時V_LCは“0"となる）とすることができる。出力電位はV
_GG−Vthで与えられる。かくするとV_GGをV_DDより大にし
なければならない欠点はあるが、ゲイト電極とV_LCとの
間で多少のリークをあってもあまり気にしなくてもよい
という特長を有する。

かかる場合、第６図、第７図および第８図において、
PTFT（21）とNTFT（11）とは互いに逆に設ければよい。
即ち第５図においても同様にPTFTとNTFTとを互いに逆に
設ければよい。そのため、実施例２、３、４における製
造工程はまったく同じとして作ることができる。

「発明の効果」本発明は相補型のTFTをマトリクス化された各画素に
連結することにより、１）しきい値の明確化２）スイッチング速度の増加３）動作マージンの拡大４）不良TFTが一部にあってもその補償をある程度行う
ことができる５）作製に必要なフォトマスク数はNTFTのみの従来例に
比べて第９図（Ｃ）および（Ｄ）のフォトマスク、
と２回多くなるのみである６）キャリアの移動度がアモルファス珪素を用いた場合
に比べ10倍以上も大きいため、TFTの大きさを小さくで
き、１つのピクセル内に２つのTFTをつけても開口率の
減少をほとんど伴わないという多くの特長を有する。

そのため、これまでのNTFTのみを用いるアクティブTF
T液晶装置に比べて、数段の製造歩留まりと画面の鮮や
かさを成就できるようになった。

本発明においてかかるC/TFTに対し、半導体としてセ
ミアモルファスまたはセミクリスタルを用いた。しかし
同じ目的のために可能であるならば他の結晶構造の半導
体を用いてもよい。またセルフアライン型のC/TFTによ
り高速処理を行った。しかしイオン注入法を用いずに非
セルフアライン方式によりTFTを作ってもよい。またス
タがー型でなく逆スタがー型のTFTであってもよいこと
はいうまでもない。

本発明における表示媒体としては、透過型の液晶表示
装置または反射型の液晶表示装置として用い得る。また
液晶材料としては前記したTN液晶、FLC液晶、分散型液
晶、ポリマ型液晶を用い得る。

またゲストホスト型、誘電異方性型のネマチック液晶
にイオン性ドーパントを添加して電界を印加することに
よってネマチック液晶としコレステリック液晶との混合
体に電界を印加して、ネマチック相とコレステリック相
との間で相変化を生じさせ、透明ないし白濁の表示を実
現する相転移液晶を用いることもできる。また液晶以外
では、例えば染料で着色した有機溶媒中にこれと色の異
なる顔料粒子を分散させた、いわゆる電気泳動表示用分
散系を用いることもできることを付記する。

【図面の簡単な説明】

第１図は従来のアクティブ型TFT（薄膜型トランジス
タ）を用いた液晶装置を示す。第２図、第３図および第４図は本発明の相補型TFTを用
いたアクティブ型液晶装置の回路図を示す。第５図は相補型TFTの動作を示す図面である。第６図は第２図に対応した液晶表示装置の一方の基板の
平面図（Ａ）、縦断面図（Ｂ），（Ｃ）を示す。第７図は第３図に対応した液晶表示装置の一方の基板の
図面である。第８図は第４図に対応した液晶表示装置の一方の基板の
図面である。第９図は本発明の液晶装置に用いた相補型TFTの作製方
法を示す。（１）……ガラス基板（２），（2'）……シリコン半導体（３）……ゲイト絶縁膜（４），（4'）……ゲイト電極（５），（5'）……ソース（６），（6'）……ドレイン（７），（7'）……チャネル形成領域（10）……液晶電位（V_LC）（11）（11'）（11A），（11'A），（11B），（11'B）
……Ｎチャネル型薄膜トランジスタ（NTFT）（12），（12'），（12A），（12'A），（12B），（12'
B）……液晶（14），（15）……リークをさせる抵抗（16），（17）……周辺回路（18），（18'）……V_DD（Ｘ線の１つ）（19），（19'）……V_SS（Ｘ線の１つ）（21），（21'），（21A），（21'A），（21B），（21'
B）……Ｐチャネル型薄膜トランジスタ（PTFT）（22），（22'）……V_GG、V_GG'（Ｙ線）（23），（33），（33'），（33A），（33'A），（33
B），（33'B）……透明電極で作られた画素（34）……ピクセル（36）……ブロッキング層〜……フォトマスクを用いたプロセス

Claims

(57)【特許請求の範囲】

【請求項１】１対の基板と、前記１対の基板間に挟まれた液晶と、前記１対の基板の一方の基板の内面に形成された画素電
極と、前記画素電極に連結された薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための周辺回路
とを有し、前記薄膜トランジスタは、ソース、ドレインおよびチャ
ネル領域を含む半導体を有し、前記半導体は、酸素濃度が５×10²¹cm^-3以下のアモルフ
ァス構造の半導体を450〜700℃で熱アニールする工程を
経て形成され、電子移動度が15〜300cm²/Vsecまたはホ
ール移動度が10〜200cm²/Vsecであることを特徴とする
表示装置。
【請求項２】画素がマトリクス状に配置されていること
を特徴とする特許請求の範囲第１項記載の表示装置。
【請求項３】薄膜トランジスタの電子移動度が15〜300c
m²/Vsecの範囲であるＮチャネル型トランジスタを有す
ることを特徴とする特許請求の範囲第１項記載の表示装
置。
【請求項４】薄膜トランジスタのホール移動度が10〜20
0cm²/Vsecの範囲であるＰチャネル型トランジスタを有
することを特徴とする特許請求の範囲第１項記載の表示
装置。
【請求項５】薄膜トランジスタの電子移動度が15〜300c
m²/Vsecの範囲であるＮチャネル型トランジスタと、ホ
ール移動度が10〜200cm²/Vsecの範囲であるＰチャネル
型トランジスタとを有することを特徴とする特許請求の
範囲第１項記載の表示装置。
【請求項６】１対の基板と、前記１対の基板間に挟まれた液晶と、前記１対の基板の一方の基板の内面に形成された画素電
極と、前記画素電極に連結された薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための周辺回路
とを有し、前記薄膜トランジスタは、酸素濃度が５×10²¹cm^-3以下
のアモルファス構造の半導体を450〜700℃で熱アニール
する工程を経て形成されたセミアモルファス構造の半導
体を有することを特徴とする表示装置。
【請求項７】１対の基板と、前記１対の基板間に挟まれた液晶と、前記１対の基板の一方の基板の内面に形成された画素電
極と、前記画素電極に連結された薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための周辺回路
とを有し、前記薄膜トランジスタの、ソースおよびドレインの半導
体の結晶性が、チャネル形成領域の結晶性よりも良好で
あることを特徴とする表示装置。
【請求項８】対をなす第１および第２の基板と、前記基板の第１の基板の内面に形成された画素電極と、前記第１の基板上に形成された複数のＸ軸方向のＸ線
と、前記第１の基板上に形成され、前記Ｘ軸方向に直角なＹ
軸方向の複数のＹ線と、前記Ｘ線とＹ線の交差する部分に設けられた、トランジ
スタを通して、前記画素電極に信号を供給する周辺回路
と、を有し、前記トランジスタは、酸素濃度が５×10²¹cm^-3以下のア
モルファス構造の半導体を450〜700℃で熱アニールする
工程を経て形成されたセミアモルファス構造の半導体層
を有することを特徴とする表示装置。
【請求項９】画素電極に対向して、第２の基板の内面
に、裏面電極が形成されたことを特徴とする特許請求の
範囲第８項記載の表示装置。
【請求項１０】１対の基板と、前記１対の基板間に挟まれた液晶と、前記１対の基板の一方の基板の内面に形成された画素電
極と、前記画素電極に連結された薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための周辺回路
とを有し、前記薄膜トランジスタは、ソース、ドレインおよびチャ
ネル領域を含む半導体を有し、前記半導体は、酸素濃度が５×10²¹cm^-3以下のアモルフ
ァス構造の半導体を450〜700℃で熱アニールする工程を
経て形成され、電子移動度が15〜300cm²/Vsecまたはホ
ール移動度が10〜200cm²/Vsecであることを特徴とする
表示装置。