JP2835471B2 - 液晶表示装置用薄膜トランジスタおよびその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタおよびその製造方法Info
- Publication number
- JP2835471B2 JP2835471B2 JP8518610A JP51861096A JP2835471B2 JP 2835471 B2 JP2835471 B2 JP 2835471B2 JP 8518610 A JP8518610 A JP 8518610A JP 51861096 A JP51861096 A JP 51861096A JP 2835471 B2 JP2835471 B2 JP 2835471B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor layer
- thin film
- forming
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は液晶表示装置（Liquid Crystal Display;以
下LCDと称する）用薄膜トランジスタ（Thin Film Trans
istor;以下TFTと称する）およびその製造方法に関す
る。より特定的には、本発明は多重ゲート電極の最も外
側の両端とゲートラインとの接続部分において抵抗体を
形成してゲート電圧を降下させ、漏洩電流を低減させて
素子動作の信頼性を向上させることに関する。
下LCDと称する）用薄膜トランジスタ（Thin Film Trans
istor;以下TFTと称する）およびその製造方法に関す
る。より特定的には、本発明は多重ゲート電極の最も外
側の両端とゲートラインとの接続部分において抵抗体を
形成してゲート電圧を降下させ、漏洩電流を低減させて
素子動作の信頼性を向上させることに関する。
背景技術 平板表示装置（flat panel display）の１種であるLC
Dは、液体の流動性と結晶の光学的性質を兼ねる液晶に
電界を加えて光学的異方性を変換させることにより動作
する装置であり、陰極線管（Cathode Ray Tube）に比べ
消費電力が小さく嵩が小さいので、陰極線管では事実上
実現できない大型化および高品位化が施されたスクリー
ンを形成することが可能であり、陰極線管に代わって広
く用いられている。
Dは、液体の流動性と結晶の光学的性質を兼ねる液晶に
電界を加えて光学的異方性を変換させることにより動作
する装置であり、陰極線管（Cathode Ray Tube）に比べ
消費電力が小さく嵩が小さいので、陰極線管では事実上
実現できない大型化および高品位化が施されたスクリー
ンを形成することが可能であり、陰極線管に代わって広
く用いられている。
LCDは、画素電極が形成されスイッチング素子と接続
される下側液晶基板と、共通電極が形成されている上側
液晶基板との間に液晶が挟まれた形態に構成される。
される下側液晶基板と、共通電極が形成されている上側
液晶基板との間に液晶が挟まれた形態に構成される。
LCDは一般的に以下のように製造される。まず、たと
えば石英材質の透明基板上にインジウム酸化第一錫（in
dium tin oxide;以下ITOと称する）からなる画素電極と
透明電極パターンとを形成し、透明電極パターンの短絡
を防止するための保護膜と液晶を整列させるための整列
膜とを順次形成する。その次に、円筒型のコアに布が巻
かれているラビングロール（rubbing role）を用いて整
列膜に一定の方向性を有する谷を形成するラビングを施
して下側液晶基板を完成する。共通電極を有する上側液
晶基板を形成した後、上、下側液晶基板を一定のセルギ
ャップを有するようスペーサおよびシールパターンを形
成して封止し、セルギャップに液晶を注入した後、封止
してLCDを完成する。
えば石英材質の透明基板上にインジウム酸化第一錫（in
dium tin oxide;以下ITOと称する）からなる画素電極と
透明電極パターンとを形成し、透明電極パターンの短絡
を防止するための保護膜と液晶を整列させるための整列
膜とを順次形成する。その次に、円筒型のコアに布が巻
かれているラビングロール（rubbing role）を用いて整
列膜に一定の方向性を有する谷を形成するラビングを施
して下側液晶基板を完成する。共通電極を有する上側液
晶基板を形成した後、上、下側液晶基板を一定のセルギ
ャップを有するようスペーサおよびシールパターンを形
成して封止し、セルギャップに液晶を注入した後、封止
してLCDを完成する。
このようなLCDは、使用する液晶の種類や動作方法に
より捩じれネマチック（TN:Twisted Nematic）、超捩じ
れネマチック（STN:Super Twisted Nematic）、強誘電
性、およびTFT LCDに分類される。
より捩じれネマチック（TN:Twisted Nematic）、超捩じ
れネマチック（STN:Super Twisted Nematic）、強誘電
性、およびTFT LCDに分類される。
TFTを画素動作のスイッチング素子として用いるTFT L
CDは他の種類のLCDに比べ応答速度が速く、広い観察角
を有し、大画面化、高品位化および高画質化が可能であ
るため携帯用テレビやラップトップパーソナルコンピュ
ータなどに広く用いられている。
CDは他の種類のLCDに比べ応答速度が速く、広い観察角
を有し、大画面化、高品位化および高画質化が可能であ
るため携帯用テレビやラップトップパーソナルコンピュ
ータなどに広く用いられている。
TFTの構造には２つあり、半導体層パターンである活
性層の位置により区別することができる。すなわち、半
導体層を間に置きゲート電極とソース／ドレイン電極が
分離されているスタガード（staggered）型と、半導体
層の１面にゲート電極とソース／ドレイン電極が形成さ
れているコプレーナ（coplanar）型とである。
性層の位置により区別することができる。すなわち、半
導体層を間に置きゲート電極とソース／ドレイン電極が
分離されているスタガード（staggered）型と、半導体
層の１面にゲート電極とソース／ドレイン電極が形成さ
れているコプレーナ（coplanar）型とである。
しかし、このTFT LCDは、画素の一部領域にTFT素子を
形成し素子を動作させるためゲートバスおよびデータバ
スラインを配置しなければならないので、画素の開口率
が低下する問題点を有する。
形成し素子を動作させるためゲートバスおよびデータバ
スラインを配置しなければならないので、画素の開口率
が低下する問題点を有する。
本発明の背景をよりよく理解するために従来のLCD用T
FTを図１を参照して説明する。図１は、従来技術による
LCD用TFTを説明するためのレイアウト図であり、ゲート
電極が半導体層のチャネルの上側に形成されるトップゲ
ート型を示す。
FTを図１を参照して説明する。図１は、従来技術による
LCD用TFTを説明するためのレイアウト図であり、ゲート
電極が半導体層のチャネルの上側に形成されるトップゲ
ート型を示す。
図１に示すように、トップゲート型TFTには、石英材
質の透明基板１にチャネルとして矩形状の半導体層パタ
ーン２が非晶質または多結晶シリコンで形成されてお
り、この半導体層パターン２を含む透明基板１の全表面
にたとえば酸化膜であるゲート絶縁膜（図示せず）が形
成されている。チャネルとなるように予め定められた半
導体層パターン２の部分の上側のゲート絶縁膜の領域
に、高濃度で不純物が含まれた多結晶シリコン層からな
る三重ゲート電極３が形成されており、ゲート電極の一
方の端部は透明基板１に対し水平方向に延在するゲート
ライン10と接続している。三重ゲート電極３と重ならな
い半導体層パターン２の領域にN+高濃度不純物層４が形
成されている。続いて、透明基板１上を覆うようにフィ
ールド酸化膜（図示せず）が形成される。コンタクトホ
ール７が形成されて高濃度N+不純物層４を部分的に露出
させる。次に、ソース電極５およびドレイン電極６を形
成して、コンタクトホール７を通して高濃度不純物層４
と接触させる。ソース電極５およびドレイン電極６はそ
れぞれ垂直方向に延在するデータラインおよび透明画素
電極12と接続される。
質の透明基板１にチャネルとして矩形状の半導体層パタ
ーン２が非晶質または多結晶シリコンで形成されてお
り、この半導体層パターン２を含む透明基板１の全表面
にたとえば酸化膜であるゲート絶縁膜（図示せず）が形
成されている。チャネルとなるように予め定められた半
導体層パターン２の部分の上側のゲート絶縁膜の領域
に、高濃度で不純物が含まれた多結晶シリコン層からな
る三重ゲート電極３が形成されており、ゲート電極の一
方の端部は透明基板１に対し水平方向に延在するゲート
ライン10と接続している。三重ゲート電極３と重ならな
い半導体層パターン２の領域にN+高濃度不純物層４が形
成されている。続いて、透明基板１上を覆うようにフィ
ールド酸化膜（図示せず）が形成される。コンタクトホ
ール７が形成されて高濃度N+不純物層４を部分的に露出
させる。次に、ソース電極５およびドレイン電極６を形
成して、コンタクトホール７を通して高濃度不純物層４
と接触させる。ソース電極５およびドレイン電極６はそ
れぞれ垂直方向に延在するデータラインおよび透明画素
電極12と接続される。
上記のような従来の多重ゲート電極を備えるLCD用TFT
は、多結晶シリコンゲートの欠陥である結晶粒界による
漏洩電力増加を防止するため、デート電極に印加する電
界を分散させることができる構造である。
は、多結晶シリコンゲートの欠陥である結晶粒界による
漏洩電力増加を防止するため、デート電極に印加する電
界を分散させることができる構造である。
しかしながら、三重ゲート電極を利用する従来の構造
においても、ソース／ドレイン電極に印加される電圧お
よびゲート電圧により多重ゲート電極の最も外側の２つ
には多量の電界が印加され漏洩電力の原因になるので、
素子動作の信頼性を低下させる問題点を有する。
においても、ソース／ドレイン電極に印加される電圧お
よびゲート電圧により多重ゲート電極の最も外側の２つ
には多量の電界が印加され漏洩電力の原因になるので、
素子動作の信頼性を低下させる問題点を有する。
発明の開示 本発明の主な目的は、多重ゲート電極の両側端のゲー
ト電極各々がゲートラインと接する部分に抵抗体を備
え、ゲート電極に印加する電圧による漏洩電流を減じて
素子動作の信頼性を向上させることができるLCD用TFTを
提供することにある。
ト電極各々がゲートラインと接する部分に抵抗体を備
え、ゲート電極に印加する電圧による漏洩電流を減じて
素子動作の信頼性を向上させることができるLCD用TFTを
提供することにある。
本発明の他の目的は、LCD用TFTの製造方法を提供する
ことにある。
ことにある。
本発明の一局面に従って、透明基板上に形成されてい
る半導体層パターンと、この半導体層パターンを含む透
明基板の全表面を覆うように形成されているゲート絶縁
膜と、半導体パターンでチャネルとして予め定められた
部分の上側のゲート絶縁膜上に形成されており一方の端
部がゲートラインと接触する多重ゲート電極と、多重ゲ
ート電極の両側端の各々とゲートラインとの間に形成さ
れている抵抗体と、多重ゲート電極と重ならずその外側
にある半導体層パターンにおいて形成される高濃度不純
物層と、一方の端部は高濃度不純物層の一方と接触し他
方の端部はデータラインと接続するソース電極と、一方
の端部は高濃度不純物層の他方と接触し他方の端部は画
素電極と接続するドレイン電極とを備えるLCD用TFTが提
供される。
る半導体層パターンと、この半導体層パターンを含む透
明基板の全表面を覆うように形成されているゲート絶縁
膜と、半導体パターンでチャネルとして予め定められた
部分の上側のゲート絶縁膜上に形成されており一方の端
部がゲートラインと接触する多重ゲート電極と、多重ゲ
ート電極の両側端の各々とゲートラインとの間に形成さ
れている抵抗体と、多重ゲート電極と重ならずその外側
にある半導体層パターンにおいて形成される高濃度不純
物層と、一方の端部は高濃度不純物層の一方と接触し他
方の端部はデータラインと接続するソース電極と、一方
の端部は高濃度不純物層の他方と接触し他方の端部は画
素電極と接続するドレイン電極とを備えるLCD用TFTが提
供される。
本発明の他の局面に従って、透明基板上に半導体層パ
ターンを形成する工程と、この半導体層パターンを含む
透明基板上を覆うようにゲート絶縁膜を形成する工程
と、ゲート絶縁膜上に、ゲートラインと、該ゲートライ
ンの一方の端部に接続されるとともに半導体層パターン
の上側を横切る多重ゲート電極とを形成する工程と、多
重ゲート電極と重なり合わない半導体層パターンの領域
に高濃度不純物層を形成する工程と、多重ゲート電極に
不純物を注入するが多重ゲート電極の両側端各々とゲー
トラインとの間には不純物が存在しないようにして抵抗
体を形成する工程と、上記工程により形成された構造の
透明基板上を覆うようにフィールド酸化膜を形成する工
程と、高濃度不純物層を部分的に露出させる工程と、露
出している高濃度不純物層を接触するソース／ドレイン
電極を形成する工程とを含むLCD用TFTの製造方法が提供
される。
ターンを形成する工程と、この半導体層パターンを含む
透明基板上を覆うようにゲート絶縁膜を形成する工程
と、ゲート絶縁膜上に、ゲートラインと、該ゲートライ
ンの一方の端部に接続されるとともに半導体層パターン
の上側を横切る多重ゲート電極とを形成する工程と、多
重ゲート電極と重なり合わない半導体層パターンの領域
に高濃度不純物層を形成する工程と、多重ゲート電極に
不純物を注入するが多重ゲート電極の両側端各々とゲー
トラインとの間には不純物が存在しないようにして抵抗
体を形成する工程と、上記工程により形成された構造の
透明基板上を覆うようにフィールド酸化膜を形成する工
程と、高濃度不純物層を部分的に露出させる工程と、露
出している高濃度不純物層を接触するソース／ドレイン
電極を形成する工程とを含むLCD用TFTの製造方法が提供
される。
図面の簡単な説明 本発明の上記の目的およびその他の利点は、添付の図
面を参照して本発明の好ましい実施例を詳細に説明する
ことにより明らかになるであろう。
面を参照して本発明の好ましい実施例を詳細に説明する
ことにより明らかになるであろう。
図１は、従来技術による液晶表示装置用薄膜トランジ
スタを説明するためのレイアウト図である。
スタを説明するためのレイアウト図である。
図２は、本発明による液晶表示装置用薄膜トランジス
タを説明するためのレイアウト図である。
タを説明するためのレイアウト図である。
発明の実施のための最良モード 図２は、本発明によるLCD用TFTを説明するためのレイ
アウト図であり、構造および製造方法を詳細に説明する
ものである。
アウト図であり、構造および製造方法を詳細に説明する
ものである。
まず、たとえば石英またはガラスの透明材質の基板上
に、予め定められた幅を有する矩形状の非晶質または多
結晶シリコンからなる半導体層パターンを形成し、この
半導体層パターンを含む透明基板上を覆うように酸化膜
材質のゲート絶縁膜（図示せず）を形成する。
に、予め定められた幅を有する矩形状の非晶質または多
結晶シリコンからなる半導体層パターンを形成し、この
半導体層パターンを含む透明基板上を覆うように酸化膜
材質のゲート絶縁膜（図示せず）を形成する。
次に、半導体層パターン２の中央部分と重なるゲート
絶縁膜の部分に三重ゲート電極３を形成する。この際、
ゲート電極３は垂直方向に延在するゲートライン10と一
方の端部が接触しており、真性であるかまたは低濃度と
不純物を含む。
絶縁膜の部分に三重ゲート電極３を形成する。この際、
ゲート電極３は垂直方向に延在するゲートライン10と一
方の端部が接触しており、真性であるかまたは低濃度と
不純物を含む。
その後、三重ゲート電極３と重ならない半導体層パタ
ーン２の領域にＮまたはＰ型イオンを注入して高濃度不
純物層４を形成する。この際、ゲート電極３にはイオン
が注入されないようにする。
ーン２の領域にＮまたはＰ型イオンを注入して高濃度不
純物層４を形成する。この際、ゲート電極３にはイオン
が注入されないようにする。
次に、三重ゲート電極３の並んだ３つのゲート電極の
うちの両端の２つの各々とゲートライン10との間の領域
に感光膜パターン（図示せず）を形成し、これをマスク
にしてゲート電極３およびゲートライン10にＮまたはＰ
型不純物を高濃度で注入して抵抗を低減させる。
うちの両端の２つの各々とゲートライン10との間の領域
に感光膜パターン（図示せず）を形成し、これをマスク
にしてゲート電極３およびゲートライン10にＮまたはＰ
型不純物を高濃度で注入して抵抗を低減させる。
感光膜パターンを除去すれば、感光膜パターンが形成
されていた領域には、真正であるかまたは低濃度不純物
を含む抵抗体８が形成される。
されていた領域には、真正であるかまたは低濃度不純物
を含む抵抗体８が形成される。
次に、透明基板１上を覆うようにフィールド酸化膜
（図示せず）を形成し、フィールド酸化膜およびゲート
酸化膜の予め定められた部分を順次除去して高濃度N+不
純物層を部分的に露出させるコンタクトホール７を形成
する。その後、コンタクトホール７を通して高濃度不純
物層４と接触するようにソースおよびドレイン電極５、
６を形成し、ソース電極５は垂直方向に延在するデータ
ライン11と接続され、ドレイン電極６はITOなどの画素
電極と接続する。
（図示せず）を形成し、フィールド酸化膜およびゲート
酸化膜の予め定められた部分を順次除去して高濃度N+不
純物層を部分的に露出させるコンタクトホール７を形成
する。その後、コンタクトホール７を通して高濃度不純
物層４と接触するようにソースおよびドレイン電極５、
６を形成し、ソース電極５は垂直方向に延在するデータ
ライン11と接続され、ドレイン電極６はITOなどの画素
電極と接続する。
上記のLCD用TFTでは、三重ゲート電極３の両側端では
抵抗体８を介しゲート電圧が降下させるため、電界の変
化が円滑になり漏洩電流が低減する。
抵抗体８を介しゲート電圧が降下させるため、電界の変
化が円滑になり漏洩電流が低減する。
本明細書では三重ゲート電極を例に挙げたが、三重よ
りも多い多重ゲート電極を備えたTFTの場合にも、本発
明に従って両側端のゲート電極にのみ抵抗体を形成すれ
ば、漏洩電流低減効果を得ることができる。
りも多い多重ゲート電極を備えたTFTの場合にも、本発
明に従って両側端のゲート電極にのみ抵抗体を形成すれ
ば、漏洩電流低減効果を得ることができる。
以上で説明したように、本発明によるTFT構造におい
てはゲート電圧が抵抗体により降下するため、ソース／
ドレイン電極で印加される電圧による漏洩電流を低減し
素子動作の信頼性を向上させることができる。
てはゲート電圧が抵抗体により降下するため、ソース／
ドレイン電極で印加される電圧による漏洩電流を低減し
素子動作の信頼性を向上させることができる。
本明細書において開示されている他の特徴、利点およ
び実施例は、前述の開示を読むことにより当業者には容
易に明らかになるであろう。この点において、本発明の
具体的な実施例が詳細に説明されているが、この実施例
の変形および修正例を、説明およびクレームされた本発
明の精神および範疇から逸脱することなく実行すること
ができる。
び実施例は、前述の開示を読むことにより当業者には容
易に明らかになるであろう。この点において、本発明の
具体的な実施例が詳細に説明されているが、この実施例
の変形および修正例を、説明およびクレームされた本発
明の精神および範疇から逸脱することなく実行すること
ができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム，テ・ゴン 大韓民国、630−520 キュンサンナム− ドゥ、マサン−シ、ヘウォン−ク、ハブ サン−ドン、265−１ (72)発明者 ソ，ヤン・ウー 大韓民国、560−070 ジュンラブク−ド ゥ、ジュンジュ−シ、ワンサン−ク、キ ョ−ドン、１・ガ、61−３ (72)発明者 ヨム，ソン・ミン 大韓民国、606−043 プサン、ヤンドゥ −ク、ヤンサン−ドン、３・ガ、125、 ７−２ (56)参考文献 特開 平６−265940（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500
Claims (8)
- 【請求項１】透明基板上に形成された半導体層パターン
と、 前記半導体層パターン表面を含む前記透明基板の全表面
に形成されたゲート絶縁膜と、 前記半導体層パターンのうちのチャネルとして予め定め
られた部分の上方に位置する前記ゲート絶縁膜上に形成
されるとともに、一方の端部がゲートラインと接触する
多重ゲート電極と、 前記多重ゲート電極の最も外側のもの各々とゲートライ
ンとの間に形成された抵抗体と、 前記多重ゲート電極とは重ならない領域の前記半導体層
パターンに形成された高濃度不純物層と、 一方の端部が前記高濃度不純物層の一方と接触し、他方
の端部がデータラインと接続するソース電極と、 一方の端部が前記高濃度不純物層の他方と接触し、他方
の端部が画素電極と接続するドレイン電極とを含む、液
晶表示装置用薄膜トランジスタ。 - 【請求項２】前記透明基板が石英またはガラスで形成さ
れた、請求項１に記載の液晶表示装置用薄膜トランジス
タ。 - 【請求項３】前記半導体層パターンが多結晶シリコンで
形成された、請求項１に記載の液晶表示装置用薄膜トラ
ンジスタ。 - 【請求項４】前記ゲート電極が高濃度不純物を含む多結
晶シリコンで形成された、請求項１に記載の液晶表示装
置用薄膜トランジスタ。 - 【請求項５】前記ソース電極および前記ドレイン電極
は、チタン、クロムおよびアルミニウムからなる群より
選択されるものでそれぞれ形成された、請求項１に記載
の液晶表示装置用薄膜トランジスタ。 - 【請求項６】前記ゲート絶縁膜が酸化膜で形成された、
請求項１に記載の液晶表示装置用薄膜トランジスタ。 - 【請求項７】前記高濃度不純物層がＮ型またはＰ型であ
る、請求項１に記載の液晶表示装置用薄膜トランジス
タ。 - 【請求項８】透明基板上に半導体層パターンを形成する
工程と、 前記半導体層パターンが形成された前記透明基板上全面
にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上に、ゲートラインと、該ゲートライ
ンの一方の端部に接続されるとともに前記半導体層パタ
ーンの上側を横切る多重ゲート電極とを形成する工程
と、 前記多重ゲート電極とは重ならない領域の前記半導体層
パターンに高濃度不純物層を形成する工程と、 前記多重ゲート電極の最も外側のもの各々と前記ゲート
ラインとの間の所定の領域に抵抗体が形成されるよう
に、該所定の領域をマスクで覆って不純物を注入する工
程と、 前記工程により形成された構造の前記透明基板上全面を
覆うように、フィールド酸化膜を形成する工程と、 前記高濃度不純物層を部分的に露出させる工程と、 前記高濃度不純物層の露出した部分と接触するソース電
極およびドレイン電極を形成する工程とを含む、液晶表
示装置用薄膜トランジスタの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994/31941 | 1994-11-30 | ||
| KR1019940031941A KR0151876B1 (ko) | 1994-11-30 | 1994-11-30 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| PCT/KR1995/000112 WO1996017385A1 (en) | 1994-11-30 | 1995-08-31 | Thin film transistor for liquid crystal display and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09502056A JPH09502056A (ja) | 1997-02-25 |
| JP2835471B2 true JP2835471B2 (ja) | 1998-12-14 |
Family
ID=19399623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8518610A Expired - Lifetime JP2835471B2 (ja) | 1994-11-30 | 1995-08-31 | 液晶表示装置用薄膜トランジスタおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0741911A1 (ja) |
| JP (1) | JP2835471B2 (ja) |
| KR (1) | KR0151876B1 (ja) |
| WO (1) | WO1996017385A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358083B (en) | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Thin-film transistor and its manufacturing method |
| GB2358082B (en) | 2000-01-07 | 2003-11-12 | Seiko Epson Corp | Semiconductor transistor |
| GB2358084B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Semiconductor transistor |
| KR100769433B1 (ko) * | 2006-12-04 | 2007-10-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229873A (ja) * | 1986-03-29 | 1987-10-08 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| US5179345A (en) * | 1989-12-13 | 1993-01-12 | International Business Machines Corporation | Method and apparatus for analog testing |
| EP0731832B1 (en) * | 1993-12-03 | 2001-09-05 | Solutia Inc. | Process for producing granular alkali metal nitrilotriacetate |
-
1994
- 1994-11-30 KR KR1019940031941A patent/KR0151876B1/ko not_active IP Right Cessation
-
1995
- 1995-08-31 JP JP8518610A patent/JP2835471B2/ja not_active Expired - Lifetime
- 1995-08-31 EP EP95930048A patent/EP0741911A1/en not_active Withdrawn
- 1995-08-31 WO PCT/KR1995/000112 patent/WO1996017385A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09502056A (ja) | 1997-02-25 |
| KR0151876B1 (ko) | 1998-10-01 |
| EP0741911A1 (en) | 1996-11-13 |
| KR960019778A (ko) | 1996-06-17 |
| WO1996017385A1 (en) | 1996-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8976328B2 (en) | Liquid crystal display device and method for fabricating the same | |
| TW550417B (en) | Liquid crystal display device | |
| US7227609B2 (en) | In-plane switching mode thin film transistor liquid crystal display device with wide viewing angle | |
| KR100930916B1 (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
| US8964153B2 (en) | In-plane switching mode liquid crystal display device and fabricating method thereof | |
| US20040095538A1 (en) | Multi-domain liquid crystal display device | |
| US20070252152A1 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
| US7385661B2 (en) | In-plane switching mode liquid crystal display device and method of manufacturing the same | |
| JPH10325959A (ja) | 表示装置 | |
| JP2835471B2 (ja) | 液晶表示装置用薄膜トランジスタおよびその製造方法 | |
| JP4166849B2 (ja) | 液晶表示素子の製造方法 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| US7646467B2 (en) | Method of fabricating liquid crystal display devices having various driving modes on a common substrate | |
| CN107390408B (zh) | 一种阵列基板、显示面板及其驱动方法 | |
| JP2004046123A (ja) | 液晶表示装置 | |
| JP2007057752A (ja) | 液晶装置 | |
| KR0174034B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR0151877B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| JP2001051298A (ja) | 液晶表示装置及びその製造方法 | |
| KR0146253B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| KR0174035B1 (ko) | 박막트랜지스터의 액정표시장치의 단위화소 | |
| KR0174032B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR0174031B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR0174033B1 (ko) | 박막트랜지스터 액정표시장치의 단위화소 | |
| KR0146249B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |