JP4166849B2 - 液晶表示素子の製造方法 - Google Patents
液晶表示素子の製造方法 Download PDFInfo
- Publication number
- JP4166849B2 JP4166849B2 JP25970797A JP25970797A JP4166849B2 JP 4166849 B2 JP4166849 B2 JP 4166849B2 JP 25970797 A JP25970797 A JP 25970797A JP 25970797 A JP25970797 A JP 25970797A JP 4166849 B2 JP4166849 B2 JP 4166849B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- forming
- crystal display
- light
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
- G02F1/133788—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by light irradiation, e.g. linearly polarised light photo-polymerisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/13373—Disclination line; Reverse tilt
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示素子に関するもので、特に光照射により配向方法を決定することにより、機械的なラビング（ｒｕｂｂｉｎｎｇ）によって遮光層近傍に発生するディスクリネーションを防止して画質が改善する液晶表示素子の製造方法に関するものである。
【０００２】
【従来の技術】
テレビやパソコンの表示装置に主として使用されているＣＲＴは大面積の画面を作ることができるという長所があるが、かかる大面積の画面を作るためには電子統と発光物質が塗布されたスクリーンとの距離が一定以上を保持しなければならないのでその嵩が大きくなる問題があった。従って、ＣＲＴは現在活発に研究されている壁掛用テレビ等に適用できないのみならず、近来に注目されている携帯用テレビやノートブックコンピューター等のように低消費電力を必要とし小型化を要求する電子製品にも適用することができなかった。
【０００３】
かかる表示装置の要求に応えてＬＣＤ（ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ），ＥＬＤ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ），ＶＦＤ（Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）のような様々の平板表示装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）が研究されているが、その中でもＬＣＤが様々の短所にも拘らず画質が優れ低電力を使用するという点で近来最も活発に研究されている。
【０００４】
かかるＬＣＤとしては単純マトリックス駆動方式ＬＣＤ（ＳＭＬＣＤ）とアクティブマトリックス駆動方式ＬＣＤ（ＡＭＬＣＤ）があるが、この中でもＡＭＬＣＤがそれぞれの画素を独立的に駆動させることにより、隣接画素のデータ信号による影響を最小化させてコントラスト比を高めながら走査線数を増加させることができるため、近来のＬＣＤに主として使用されている。
【０００５】
図１は上記ＡＭＬＣＤの平面図を示す図面であり、図面符号１，２はそれぞれゲート配線及びデータ配線を示す。上記ゲート配線１及びデータ配線２はマトリックス状に縦横に交叉して画素領域を定義し、上記画素領域内のゲート配線１とデータ配線２の交叉点に薄膜トランジスタ（ＴＦＴ）が形成されている。ＴＦＴのゲート電極３はゲート配線１に連結されソース／ドレイン電極４はデータ配線２に連結されて、液晶パネル外部に取り付けられたデータ配線駆動回路からデータ配線２に電圧が印加されるとＴＦＴが作動すると同時にデータ配線駆動回路からデータ配線２に印加される信号がＴＦＴを通して画素領域に形成された画素電極５に印加され所望の画像を得られることになる。
【０００６】
このとき、実際に画像が現れる領域は画素電極５が形成された画素領域である。従って、その外の領域、即ちゲート配線ｌとデータ配線２及びＴＦＴに光が漏洩されるのを防止するため遮光層６が必要になる。かかる遮光層６は一般的にカラーフィルター基板に形成されるが、この構造のＬＣＤには重大な短所がある。即ち、カラーフィルターとＴＦＴアレイ基板との貼り付けの際、カラーフィルター基板に形成された遮光層６がＴＦＴアレイ基板に形成されたゲート配線ｌ、データ配線２及びＴＦＴを正確に覆わないと、光がその領域に漏洩されて画質が低下する。その上、上記したように正確でない貼り付けによって光が漏洩されるのを防止するため遮光層６の幅を光が漏洩される領域より大きくしているので、遮光層６が画素電極５の一部と重なるようになる場合にはＬＣＤの開口率が低下する問題があった。そもそもカラーフィルター基板とＴＦＴアレイ基板を正確に貼り付けするということ自体が極めて難しいことである。
【０００７】
上記問題を解決するために提案される構造が、図２に示したように遮光層６がデータ配線１、データ配線２及びＴＦＴ上に直接形成された構造である。図面において、基板１０はＴＦＴアレイ基板であり、その上にゲート電極３及びゲート絶縁層ｌｌが形成されている。ゲート絶縁層１１上には半導体層１３が形成されており、その上にソース／ドレイン電極４が形成されている。画素領域には上記ソース／ドレィン電極４の一方と電気的に連結された状態で画素電極５が形成されており、その上に基板ｌ０全体にわたって保護膜１６が積層されている。
【０００８】
上記保護膜１６上のデータ配線１、データ配線２及びＴＦＴ領域に遮光層６が形成されており、その上に基板１０全体にわたって配向膜１８が形成されている。遮光層６がカラーフィルター基板に形成される構造の場合遮光層６にＣｒやＣｒ０ｘ等のような金属を使用することに対して、上記構造では黒色樹脂を使用する。従って、上記遮光層６がデータ配線１、データ配線２及びＴＦＴ上に直接形成されているため、光がこの領域に漏洩されるのを防止できることになる。かつ、上記構造のＬＣＤにおいても遮光層６が画素電極５の一部と重なるが、その重なる程度が小さいので、開口率が大きく向上される。
【０００９】
しかしながら、上記構造のＬＣＤでも次のような問題があった。液晶分子を配向するために基板１０をラビングするとき、図２に示したように高さＨの段差Ｈにより画素領域の段差近傍にはラビングされない領域が発生することになる。図２でラビングされない領域の幅はＬで表示されている。上記したようにラビングされない領域は液晶の注入時重大な欠陥をおこす。ラビングが施された領域では液晶分子がラビング方向に沿って一定の方向に配向する反面、ラビングが施されない領域では液晶分子が上記ラビング方向とは異なる方向に不規則に配向される。従って、ラビングが施された領域とラビングが施されない領域、即ち配向方向が決定された領域と配向方向が決定されない領域の境界線で光が漏洩されてディスクリネーションが発生する。かかるディスクリネーションは、例えば、黒色背景白表示モードで画面上に白線が生じる等のように画質を低下させる重要な要因として作用する。
【００１０】
上記問題を解決するため、ＩＢＭ社で図３のような構造のＬＣＤを提案した（米国特許第５，３４５，３２４号）。上記特許は図３に示したように従来の構造とは全ての構成が同一であり、ただ画素電極５に不透明な金属層１４が形成されているということだけがその差異点である。この金属層１４上には保護膜１６が積層されており、その上に遮光層６が形成されている。
【００１１】
従って、上記金属層１４が領域Ｌを通過する光を遮断することになり遮光層６の段差Ｈによるディスクリネーションが画面上に現れるのを除去する。しかし、上記構造のＬＣＤでは遮光層６の幅Ｌだけ光が透過する領域が少なくなるので、開口率が低下するという間題があった。
【００１２】
【発明が解決しようとする課題】
本発明は上記した点を鑑みてなされたもので、光照射により配向を決定して遮光層の段差によってディスクリネ一ションが発生するの防止することにより画質が向上された液晶表示素子の製造方法を提供することを目的とする。
【００１３】
本発明の他の目的は付近の画素電極まで配向方向を決定することにより、開口率が向上された液晶表示素子の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明による液晶表示素子の製造方法は、第１基板上に縦横に交差して画素領域を定める複数のゲート配線及びデータ配線を形成する段階と、画素領域内のゲート配線とデータ配線の交差点に薄膜トランジスタを形成する段階と、画素領域に画素電極を形成する段階と、基板全体に亘って保護膜を形成する段階と、保護膜上のゲート配線、データ配線及び薄膜トランジスタ領域に遮光層を形成する段階と、遮光層及び保護膜上に第１配向膜を形成する段階と、第２基板にカラーフィルタ層、対向電極、及び第２配向膜を形成する段階と、配向方向を決定するために、第１及び第２配向膜の各々に光を照射する段階と、第１及び第２基板の間に液晶を注入する段階とを備え、第１配向膜に光を照射する段階は、第１配向膜に偏光した光を照射し、光の偏光方向と垂直な方向に２つの対称のプレチルト方向が縮退して形成される段階を含み、第２配向膜に光を照射する段階は、第２配向膜に光を照射し、第１配向膜のプレチルト方向とは異なる方向の二つの対祢のプレチルト方向を生成する段階を含む。
【００１５】
薄膜トランジスタは基板上にゲート電極を形成する段階と、上記ゲート電極及び基板上にゲート絶縁膜を形成する段階と、上記ゲート絶縁膜上に半導体層を形成する段階と、上記半導体上にソース／ドレイン電極を形成する段階から構成される。
【００１６】
ソース／ドレイン電極の一方は画素電極と重なるように形成され電気的に接続される。
【００１７】
光の照射により配向方向が決定される光配向膜としてはポリシロキサン物質やＰＶＣＮ‐Ｆを使用する。
【００１８】
【発明の実施の形態】
発明の実施の形態１（参考発明）
以下、添付された図面を参照して本発明による液晶表示素子の製造方法を詳しく説明する。
【００１９】
図４は本発明による液晶表示素子の製造方法の第１実施の形態を示す図面で、先ず図４（ａ）に示したように基板１１０にスパッタリング方法でＣｒ，Ｍｏ，ＡｌまたはＴｉ等のような金属を積層した後、ホトエッチングしてゲート電極１０３及びデータ配線（図示せず）を形成する。次いでＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法でＳｉＮｘやＳｉＯｘ等を積層してゲート絶縁膜１１１を形成する。かつ、図面には示していないが、絶縁効果を高めるため上記ゲート電極１０３を陽極酸化して陽極酸化膜を形成することもできる。
【００２０】
その後、図４（ｂ）に示したように上記ゲート絶縁膜１１１上にＣＶＤ方法で非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）を積層し、エッチング（ｅｔｃｈｉｎｇ）して半導体層１１３を形成した後、Ｃｒ，ＴｉまたはＡｌ等のような金属をスパッタリング方法で積層した後、ホトエッチング（ｐｈｏｔｏｅｔｃｈｉｎｇ）して上記半導体層１１３上にソース／ドレイン電極１０４及びデータ配線（図示せず）を形成する。図面に示していないが、上記半導体層１１３上にｎ+非晶質シリコンを積層した後、エッチングしてオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）層であるｎ+層（図示せず）を形成する。なお、図面では半導体層１１３及びソース／ドレイン電極１０４を各々の積層及びエッチングにより形成したが、非晶質シリコン層及び金属層を連続積層した後、金属層をエッチングしてソース／ドレイン電極１０４を形成し、上記ソース／ドレイン電極１０４をマスク（ｍａｓｋ）に使用して非晶質シリコン層をエッチングすることも可能である。
【００２１】
この後、ゲート配線及びデータ配線により限定される画素領域にＩＴ０（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）等のような透明電極をスパッタリング方法で積層しエッチングすることにより、画素電極１０５は上記ソース／ドレイン電極１０４の一方と重なり、電気的に接続される。
【００２２】
その後、図４（ｃ）に示したようにＳｉＮｘやＳｉＯｘ等をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で積層して保護膜１１６を形成した後、黒色樹脂を塗布して遮光層１０６、即ちブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）を形成する。上記遮光層１０６は上記画素電極１０５の一部と重なるように形成され、光がゲート配線、データ配線及びＴＦＴに漏洩されるのを防止する。このとき遮光層１０６は高さＨの段差を有する。次いで、上記基板１１０全体に亘ってポリシロキサン（ｐｏｌｙｓｉｌｏｘａｎｅ）系物質やＰＶＣＮ−Ｆ（ｐｏｌｙｖｉｎｙｌｆｌｕｏｒｏｃｉｎｎａｍａｔｅ）のような光配向物質を塗布して配向膜１１８を形成した後、図４（ｄ）に示したように上記配向膜１１８に光を照射して配向方向を決定する。
【００２３】
この時光配向物質として使用されるポリシロキサン物質は光が照射されることによって配向膜１１８に発生するプレチルト角の大きさが次第に小さくなる傾向を現す。
【００２４】
かつ、配向膜１１８には偏光された光と非偏光された光が２回照射されるが、偏光された光の照射により配向膜１１８表面には光の偏光方向と垂直の方向に二つの対称のプレチルト方向が縮退されて生成される。この配向膜ｌｌ８に非偏光された光が照射されると、二つの対称のプレチルト方向のうち上記非偏光された光の照射方向と平行な方向のプレチルト方向のみが選択され、配向膜１１８表面には所望のプレチルト方向が生成される。このとき、上記光としては紫外線を使用する。
【００２５】
発明の実施の形態２（請求項に係る発明）
図５は本発明による液晶表示素子の製造方法の第２実施の形態を示す図面である。
【００２６】
第２実施の形態では１回の光照射後に、液晶を注入することにより配向方向を決定するものである。先ず、図５（ａ）〜図５（ｃ）に示したように、第１実施の形態と同様に第１基板２１０ａにゲート電極２０３及びデータ配線及び薄膜トランジスタを形成する。次いで、画素領域に画素電極２０５を形成した後、保護膜２１６を積層し、その上に遮光層２０６を形成する。そして、第ｌ基板２１０ａ全体に亘ってＰＶＣＮ−Ｆやポリシロキサン物質のような光配向物質を塗布して第１配向膜２１８ａを形成した後、図５（ｄ）に示したように偏光された光を１回照射する。この光の照射により第１配向膜２１８ａ表面には光の偏光方向と垂直の二つの対称のプレチルト方向が縮退されて生成される。この時にも、光として紫外線を使用する。
【００２７】
次いで、第２基板２１０ｂにカラーフィルター層２３７、対向電極２３５及び第２配向膜２１８ｂを形成した後光を照射すると、第１配向膜２１８ａのプレチルト方向とは異なる方向の二つの対祢のプレチルト方向が生成される。そして、上記第１基板２１０ａ及び第２基板２１０ｂを合着した後、両基板２１０ａ，２１０ｂの間に液晶を注入すると液晶の流れ効果（ｆｌｏｗｉｎｇ ｅｆｆｅｃｔ）により対称の二つのプレチルト方向のうち液晶が流れる方のプレチルト方向が選択される。このとき、対向電極２３５としては画素電極と同様にＩＴＯを使用する。なお、第１配向膜２１８ａ及び第２配向膜２１８ｂに光を照射して配向方向を決定するに替えて一方の基板のみに光を照射してプレチルト方向を決定した後、カイラルドパント（ｃｈｉｒａｌ ｄｏｐａｎｔ）が添加された液晶を両基板２１０ａ，２１０ｂの間に注入して配向方向を決定することも可能である。
【００２８】
【発明の効果】
本発明による液晶表示素子の製造方法は上記したようにデータ配線、データ配線及び薄膜トランジスタ上に黒色樹脂からなる遮光層が形成されているため、開口率が向上されるばかりでなく、ラビングを施すことなく、配向膜に光を照射したり液晶を注入して配向方向を決定するため、遮光層の段差にも拘わらず画素領域全体、即ち上記段差近傍にも配向方向が決定されるため画面にディスクリネーションが発生して画質が低下するのが防止される。その上、ラビング工程により配向方向が決定される場合、遮光層の段差近傍に発生するディスクリネーションが画面に現れるのを防止するための金属層が不要になるので開口率がさらに向上される。
【図面の簡単な説明】
【図１】従来の液晶表示素子の平面図。
【図２】図１のＡ−Ａ’線断面図。
【図３】従来の液晶表示素子の断面図。
【図４】本発明の第１実施の形態による液晶表示素子の製造工程を示す図面。
【図５】本発明の第２実施の形態による液晶表示素子の製造工程を示す図面。
【符号の説明】
１０３ ゲート電極
１０４、２０４ ソース／ドレイン電極
１０５、２０５ 画素電極
１０６、２０６ 遮光層
１１０、２１０ 基板
１１１、２１１ ゲート絶縁層
１１３、２１３ 半導体層
１１６、２１６ 保護膜
１１８、２１８ 配向膜
【発明の属する技術分野】
本発明は液晶表示素子に関するもので、特に光照射により配向方法を決定することにより、機械的なラビング（ｒｕｂｂｉｎｎｇ）によって遮光層近傍に発生するディスクリネーションを防止して画質が改善する液晶表示素子の製造方法に関するものである。
【０００２】
【従来の技術】
テレビやパソコンの表示装置に主として使用されているＣＲＴは大面積の画面を作ることができるという長所があるが、かかる大面積の画面を作るためには電子統と発光物質が塗布されたスクリーンとの距離が一定以上を保持しなければならないのでその嵩が大きくなる問題があった。従って、ＣＲＴは現在活発に研究されている壁掛用テレビ等に適用できないのみならず、近来に注目されている携帯用テレビやノートブックコンピューター等のように低消費電力を必要とし小型化を要求する電子製品にも適用することができなかった。
【０００３】
かかる表示装置の要求に応えてＬＣＤ（ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ），ＥＬＤ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ），ＶＦＤ（Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）のような様々の平板表示装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）が研究されているが、その中でもＬＣＤが様々の短所にも拘らず画質が優れ低電力を使用するという点で近来最も活発に研究されている。
【０００４】
かかるＬＣＤとしては単純マトリックス駆動方式ＬＣＤ（ＳＭＬＣＤ）とアクティブマトリックス駆動方式ＬＣＤ（ＡＭＬＣＤ）があるが、この中でもＡＭＬＣＤがそれぞれの画素を独立的に駆動させることにより、隣接画素のデータ信号による影響を最小化させてコントラスト比を高めながら走査線数を増加させることができるため、近来のＬＣＤに主として使用されている。
【０００５】
図１は上記ＡＭＬＣＤの平面図を示す図面であり、図面符号１，２はそれぞれゲート配線及びデータ配線を示す。上記ゲート配線１及びデータ配線２はマトリックス状に縦横に交叉して画素領域を定義し、上記画素領域内のゲート配線１とデータ配線２の交叉点に薄膜トランジスタ（ＴＦＴ）が形成されている。ＴＦＴのゲート電極３はゲート配線１に連結されソース／ドレイン電極４はデータ配線２に連結されて、液晶パネル外部に取り付けられたデータ配線駆動回路からデータ配線２に電圧が印加されるとＴＦＴが作動すると同時にデータ配線駆動回路からデータ配線２に印加される信号がＴＦＴを通して画素領域に形成された画素電極５に印加され所望の画像を得られることになる。
【０００６】
このとき、実際に画像が現れる領域は画素電極５が形成された画素領域である。従って、その外の領域、即ちゲート配線ｌとデータ配線２及びＴＦＴに光が漏洩されるのを防止するため遮光層６が必要になる。かかる遮光層６は一般的にカラーフィルター基板に形成されるが、この構造のＬＣＤには重大な短所がある。即ち、カラーフィルターとＴＦＴアレイ基板との貼り付けの際、カラーフィルター基板に形成された遮光層６がＴＦＴアレイ基板に形成されたゲート配線ｌ、データ配線２及びＴＦＴを正確に覆わないと、光がその領域に漏洩されて画質が低下する。その上、上記したように正確でない貼り付けによって光が漏洩されるのを防止するため遮光層６の幅を光が漏洩される領域より大きくしているので、遮光層６が画素電極５の一部と重なるようになる場合にはＬＣＤの開口率が低下する問題があった。そもそもカラーフィルター基板とＴＦＴアレイ基板を正確に貼り付けするということ自体が極めて難しいことである。
【０００７】
上記問題を解決するために提案される構造が、図２に示したように遮光層６がデータ配線１、データ配線２及びＴＦＴ上に直接形成された構造である。図面において、基板１０はＴＦＴアレイ基板であり、その上にゲート電極３及びゲート絶縁層ｌｌが形成されている。ゲート絶縁層１１上には半導体層１３が形成されており、その上にソース／ドレイン電極４が形成されている。画素領域には上記ソース／ドレィン電極４の一方と電気的に連結された状態で画素電極５が形成されており、その上に基板ｌ０全体にわたって保護膜１６が積層されている。
【０００８】
上記保護膜１６上のデータ配線１、データ配線２及びＴＦＴ領域に遮光層６が形成されており、その上に基板１０全体にわたって配向膜１８が形成されている。遮光層６がカラーフィルター基板に形成される構造の場合遮光層６にＣｒやＣｒ０ｘ等のような金属を使用することに対して、上記構造では黒色樹脂を使用する。従って、上記遮光層６がデータ配線１、データ配線２及びＴＦＴ上に直接形成されているため、光がこの領域に漏洩されるのを防止できることになる。かつ、上記構造のＬＣＤにおいても遮光層６が画素電極５の一部と重なるが、その重なる程度が小さいので、開口率が大きく向上される。
【０００９】
しかしながら、上記構造のＬＣＤでも次のような問題があった。液晶分子を配向するために基板１０をラビングするとき、図２に示したように高さＨの段差Ｈにより画素領域の段差近傍にはラビングされない領域が発生することになる。図２でラビングされない領域の幅はＬで表示されている。上記したようにラビングされない領域は液晶の注入時重大な欠陥をおこす。ラビングが施された領域では液晶分子がラビング方向に沿って一定の方向に配向する反面、ラビングが施されない領域では液晶分子が上記ラビング方向とは異なる方向に不規則に配向される。従って、ラビングが施された領域とラビングが施されない領域、即ち配向方向が決定された領域と配向方向が決定されない領域の境界線で光が漏洩されてディスクリネーションが発生する。かかるディスクリネーションは、例えば、黒色背景白表示モードで画面上に白線が生じる等のように画質を低下させる重要な要因として作用する。
【００１０】
上記問題を解決するため、ＩＢＭ社で図３のような構造のＬＣＤを提案した（米国特許第５，３４５，３２４号）。上記特許は図３に示したように従来の構造とは全ての構成が同一であり、ただ画素電極５に不透明な金属層１４が形成されているということだけがその差異点である。この金属層１４上には保護膜１６が積層されており、その上に遮光層６が形成されている。
【００１１】
従って、上記金属層１４が領域Ｌを通過する光を遮断することになり遮光層６の段差Ｈによるディスクリネーションが画面上に現れるのを除去する。しかし、上記構造のＬＣＤでは遮光層６の幅Ｌだけ光が透過する領域が少なくなるので、開口率が低下するという間題があった。
【００１２】
【発明が解決しようとする課題】
本発明は上記した点を鑑みてなされたもので、光照射により配向を決定して遮光層の段差によってディスクリネ一ションが発生するの防止することにより画質が向上された液晶表示素子の製造方法を提供することを目的とする。
【００１３】
本発明の他の目的は付近の画素電極まで配向方向を決定することにより、開口率が向上された液晶表示素子の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明による液晶表示素子の製造方法は、第１基板上に縦横に交差して画素領域を定める複数のゲート配線及びデータ配線を形成する段階と、画素領域内のゲート配線とデータ配線の交差点に薄膜トランジスタを形成する段階と、画素領域に画素電極を形成する段階と、基板全体に亘って保護膜を形成する段階と、保護膜上のゲート配線、データ配線及び薄膜トランジスタ領域に遮光層を形成する段階と、遮光層及び保護膜上に第１配向膜を形成する段階と、第２基板にカラーフィルタ層、対向電極、及び第２配向膜を形成する段階と、配向方向を決定するために、第１及び第２配向膜の各々に光を照射する段階と、第１及び第２基板の間に液晶を注入する段階とを備え、第１配向膜に光を照射する段階は、第１配向膜に偏光した光を照射し、光の偏光方向と垂直な方向に２つの対称のプレチルト方向が縮退して形成される段階を含み、第２配向膜に光を照射する段階は、第２配向膜に光を照射し、第１配向膜のプレチルト方向とは異なる方向の二つの対祢のプレチルト方向を生成する段階を含む。
【００１５】
薄膜トランジスタは基板上にゲート電極を形成する段階と、上記ゲート電極及び基板上にゲート絶縁膜を形成する段階と、上記ゲート絶縁膜上に半導体層を形成する段階と、上記半導体上にソース／ドレイン電極を形成する段階から構成される。
【００１６】
ソース／ドレイン電極の一方は画素電極と重なるように形成され電気的に接続される。
【００１７】
光の照射により配向方向が決定される光配向膜としてはポリシロキサン物質やＰＶＣＮ‐Ｆを使用する。
【００１８】
【発明の実施の形態】
発明の実施の形態１（参考発明）
以下、添付された図面を参照して本発明による液晶表示素子の製造方法を詳しく説明する。
【００１９】
図４は本発明による液晶表示素子の製造方法の第１実施の形態を示す図面で、先ず図４（ａ）に示したように基板１１０にスパッタリング方法でＣｒ，Ｍｏ，ＡｌまたはＴｉ等のような金属を積層した後、ホトエッチングしてゲート電極１０３及びデータ配線（図示せず）を形成する。次いでＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法でＳｉＮｘやＳｉＯｘ等を積層してゲート絶縁膜１１１を形成する。かつ、図面には示していないが、絶縁効果を高めるため上記ゲート電極１０３を陽極酸化して陽極酸化膜を形成することもできる。
【００２０】
その後、図４（ｂ）に示したように上記ゲート絶縁膜１１１上にＣＶＤ方法で非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）を積層し、エッチング（ｅｔｃｈｉｎｇ）して半導体層１１３を形成した後、Ｃｒ，ＴｉまたはＡｌ等のような金属をスパッタリング方法で積層した後、ホトエッチング（ｐｈｏｔｏｅｔｃｈｉｎｇ）して上記半導体層１１３上にソース／ドレイン電極１０４及びデータ配線（図示せず）を形成する。図面に示していないが、上記半導体層１１３上にｎ+非晶質シリコンを積層した後、エッチングしてオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）層であるｎ+層（図示せず）を形成する。なお、図面では半導体層１１３及びソース／ドレイン電極１０４を各々の積層及びエッチングにより形成したが、非晶質シリコン層及び金属層を連続積層した後、金属層をエッチングしてソース／ドレイン電極１０４を形成し、上記ソース／ドレイン電極１０４をマスク（ｍａｓｋ）に使用して非晶質シリコン層をエッチングすることも可能である。
【００２１】
この後、ゲート配線及びデータ配線により限定される画素領域にＩＴ０（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）等のような透明電極をスパッタリング方法で積層しエッチングすることにより、画素電極１０５は上記ソース／ドレイン電極１０４の一方と重なり、電気的に接続される。
【００２２】
その後、図４（ｃ）に示したようにＳｉＮｘやＳｉＯｘ等をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で積層して保護膜１１６を形成した後、黒色樹脂を塗布して遮光層１０６、即ちブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）を形成する。上記遮光層１０６は上記画素電極１０５の一部と重なるように形成され、光がゲート配線、データ配線及びＴＦＴに漏洩されるのを防止する。このとき遮光層１０６は高さＨの段差を有する。次いで、上記基板１１０全体に亘ってポリシロキサン（ｐｏｌｙｓｉｌｏｘａｎｅ）系物質やＰＶＣＮ−Ｆ（ｐｏｌｙｖｉｎｙｌｆｌｕｏｒｏｃｉｎｎａｍａｔｅ）のような光配向物質を塗布して配向膜１１８を形成した後、図４（ｄ）に示したように上記配向膜１１８に光を照射して配向方向を決定する。
【００２３】
この時光配向物質として使用されるポリシロキサン物質は光が照射されることによって配向膜１１８に発生するプレチルト角の大きさが次第に小さくなる傾向を現す。
【００２４】
かつ、配向膜１１８には偏光された光と非偏光された光が２回照射されるが、偏光された光の照射により配向膜１１８表面には光の偏光方向と垂直の方向に二つの対称のプレチルト方向が縮退されて生成される。この配向膜ｌｌ８に非偏光された光が照射されると、二つの対称のプレチルト方向のうち上記非偏光された光の照射方向と平行な方向のプレチルト方向のみが選択され、配向膜１１８表面には所望のプレチルト方向が生成される。このとき、上記光としては紫外線を使用する。
【００２５】
発明の実施の形態２（請求項に係る発明）
図５は本発明による液晶表示素子の製造方法の第２実施の形態を示す図面である。
【００２６】
第２実施の形態では１回の光照射後に、液晶を注入することにより配向方向を決定するものである。先ず、図５（ａ）〜図５（ｃ）に示したように、第１実施の形態と同様に第１基板２１０ａにゲート電極２０３及びデータ配線及び薄膜トランジスタを形成する。次いで、画素領域に画素電極２０５を形成した後、保護膜２１６を積層し、その上に遮光層２０６を形成する。そして、第ｌ基板２１０ａ全体に亘ってＰＶＣＮ−Ｆやポリシロキサン物質のような光配向物質を塗布して第１配向膜２１８ａを形成した後、図５（ｄ）に示したように偏光された光を１回照射する。この光の照射により第１配向膜２１８ａ表面には光の偏光方向と垂直の二つの対称のプレチルト方向が縮退されて生成される。この時にも、光として紫外線を使用する。
【００２７】
次いで、第２基板２１０ｂにカラーフィルター層２３７、対向電極２３５及び第２配向膜２１８ｂを形成した後光を照射すると、第１配向膜２１８ａのプレチルト方向とは異なる方向の二つの対祢のプレチルト方向が生成される。そして、上記第１基板２１０ａ及び第２基板２１０ｂを合着した後、両基板２１０ａ，２１０ｂの間に液晶を注入すると液晶の流れ効果（ｆｌｏｗｉｎｇ ｅｆｆｅｃｔ）により対称の二つのプレチルト方向のうち液晶が流れる方のプレチルト方向が選択される。このとき、対向電極２３５としては画素電極と同様にＩＴＯを使用する。なお、第１配向膜２１８ａ及び第２配向膜２１８ｂに光を照射して配向方向を決定するに替えて一方の基板のみに光を照射してプレチルト方向を決定した後、カイラルドパント（ｃｈｉｒａｌ ｄｏｐａｎｔ）が添加された液晶を両基板２１０ａ，２１０ｂの間に注入して配向方向を決定することも可能である。
【００２８】
【発明の効果】
本発明による液晶表示素子の製造方法は上記したようにデータ配線、データ配線及び薄膜トランジスタ上に黒色樹脂からなる遮光層が形成されているため、開口率が向上されるばかりでなく、ラビングを施すことなく、配向膜に光を照射したり液晶を注入して配向方向を決定するため、遮光層の段差にも拘わらず画素領域全体、即ち上記段差近傍にも配向方向が決定されるため画面にディスクリネーションが発生して画質が低下するのが防止される。その上、ラビング工程により配向方向が決定される場合、遮光層の段差近傍に発生するディスクリネーションが画面に現れるのを防止するための金属層が不要になるので開口率がさらに向上される。
【図面の簡単な説明】
【図１】従来の液晶表示素子の平面図。
【図２】図１のＡ−Ａ’線断面図。
【図３】従来の液晶表示素子の断面図。
【図４】本発明の第１実施の形態による液晶表示素子の製造工程を示す図面。
【図５】本発明の第２実施の形態による液晶表示素子の製造工程を示す図面。
【符号の説明】
１０３ ゲート電極
１０４、２０４ ソース／ドレイン電極
１０５、２０５ 画素電極
１０６、２０６ 遮光層
１１０、２１０ 基板
１１１、２１１ ゲート絶縁層
１１３、２１３ 半導体層
１１６、２１６ 保護膜
１１８、２１８ 配向膜
Claims (10)
- 第１基板上に縦横に交差して画素領域を定める複数のゲート配線及びデータ配線を形成する段階と、
上記画素領域内のゲート配線とデータ配線の交差点に薄膜トランジスタを形成する段階と、
上記画素領域に画素電極を形成する段階と、
上記基板全体に亘って保護膜を形成する段階と、
上記保護膜上のゲート配線、データ配線及び薄膜トランジスタ領域に遮光層を形成する段階と、
上記遮光層及び保護膜上に第１配向膜を形成する段階と、
第２基板にカラーフィルタ層、対向電極、及び第２配向膜を形成する段階と、
配向方向を決定するために、前記第１及び第２配向膜の各々に光を照射する段階と、
前記第１及び第２基板の間に液晶を注入する段階とを備え、
前記第１配向膜に光を照射する段階は、前記第１配向膜に偏光した光を照射し、光の偏光方向と垂直な方向に２つの対称のプレチルト方向が縮退して形成される段階を含み、
前記第２配向膜に光を照射する段階は、前記第２配向膜に光を照射し、前記第１配向膜のプレチルト方向とは異なる方向の二つの対祢のプレチルト方向を生成する段階を含むことを特徴とする液晶表示素子の製造方法。 - 請求項１記載の液晶表示素子の製造方法において、上記薄膜トランジスタを形成する段階が、
上記基板上にゲート電極を形成する段階と、
上記ゲート電極及び基板上にゲート絶縁層を形成する段階と、
上記ゲート絶縁層上に半導体を形成する段階と、
上記半導体層上にソース／ドレイン電極を形成する段階を含むことを特徴とする液晶表示素子の製造方法。 - 請求項２記載の液晶表示素子の製造方法において、
上記半導体層上にオーミックコンタクト層を形成する段階が含まれることを特徴とする液晶表示素子の製造方法。 - 請求項２記載の液晶表示素子の製造方法において、上記ゲート電極に陽極酸化膜を形成する段階が含まれることを特徴とする液晶表示素子の製造方法。
- 請求項１記載の液晶表示素子の製造方法において、上記画素電極がＩＴ０（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）であることを特徴とする液晶表示素子の製造方法。
- 請求項１記載の液晶表示素子の製造方法において、上記遮光層が黒色樹脂であることを特徴とする液晶表示素子の製造方法。
- 請求項１記載の液晶表示素子の製造方法において、上記第１または第２配向膜がＰＶＣＮ−Ｆ（ｐｏｌｙｖｉｎｙｌｆｌｕｏｒｏｃｉｎｎａｍａｔｅ）及びポリシロキサン系物質からなる一群から選択されることを特徴とする液晶表示素子の製造方法。
- 請求項７記載の液晶表示素子の製造方法において、上記配向膜のプレチルト角の大きさが、光の照射エネルギーが増加するにつれて減少することを特徴とする液晶表示素子の製造方法。
- 請求項１記載の液晶表示素子の製造方法において、上記光が紫外線であることを特徴とする液晶表示素子の製造方法。
- 請求項１記載の液晶表示素子の製造方法において、偏光された光と非偏光された光の照射が各々１回行われることを特徴とする液晶表示素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-43723 | 1996-10-02 | ||
| KR1019960043723A KR100244730B1 (ko) | 1996-10-02 | 1996-10-02 | 액정표시소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10206895A JPH10206895A (ja) | 1998-08-07 |
| JP4166849B2 true JP4166849B2 (ja) | 2008-10-15 |
Family
ID=19476097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25970797A Expired - Fee Related JP4166849B2 (ja) | 1996-10-02 | 1997-09-25 | 液晶表示素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5953584A (ja) |
| JP (1) | JP4166849B2 (ja) |
| KR (1) | KR100244730B1 (ja) |
| DE (1) | DE19743741B4 (ja) |
| FR (1) | FR2754072B1 (ja) |
| GB (1) | GB2318190B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190933B1 (en) * | 1993-06-30 | 2001-02-20 | The United States Of America As Represented By The Secretary Of The Navy | Ultra-high resolution liquid crystal display on silicon-on-sapphire |
| US6331473B1 (en) | 1998-12-29 | 2001-12-18 | Seiko Epson Corporation | SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same |
| KR100356832B1 (ko) * | 1999-04-23 | 2002-10-18 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정 표시 장치의 제조방법 |
| DE10213985A1 (de) | 2002-03-28 | 2003-10-09 | Heidelberger Druckmasch Ag | Auftragwalze mit einem Walzenmantel |
| US6936105B2 (en) * | 2002-03-28 | 2005-08-30 | Goss Contiweb B.V. | Applicator roller having a roller jacket, applicator roller and rotating element assembly, dryer, cooling roller stand and printing press having the applicator roller and method for coating a material web |
| KR101494315B1 (ko) * | 2008-08-12 | 2015-02-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| CN105204254B (zh) * | 2015-10-09 | 2019-01-04 | 深圳市华星光电技术有限公司 | 一种tft阵列基板、显示面板及其制作方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792574B2 (ja) * | 1988-12-21 | 1995-10-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置およびその製造方法 |
| JP2618520B2 (ja) * | 1990-08-09 | 1997-06-11 | シャープ株式会社 | アクティブマトリクス液晶表示装置の製造方法 |
| SG50596A1 (en) * | 1991-07-26 | 2001-01-16 | Rolic Ag | Photo-oriented polymer networks and method of their manufacture |
| DE59208605D1 (de) * | 1991-07-26 | 1997-07-17 | Hoffmann La Roche | Flüssigkristallanzeigezelle |
| JP2543286B2 (ja) * | 1992-04-22 | 1996-10-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JP2777056B2 (ja) * | 1993-05-20 | 1998-07-16 | エルジー電子株式会社 | 液晶セルの配向物質 |
| EP0632311B1 (en) * | 1993-06-29 | 1999-11-24 | Stanley Electric Co., Ltd. | Method of orienting liquid crystal molecules in a multi-domain liquid crystal display cell |
| JP3102970B2 (ja) * | 1993-07-28 | 2000-10-23 | シャープ株式会社 | 情報表示装置およびその製造方法 |
| KR970000356B1 (ko) * | 1993-09-18 | 1997-01-08 | 엘지전자 주식회사 | 액정표시소자(lcd)용 광 폴리머 배향막 형성방법 |
| KR0135162B1 (ko) * | 1994-01-07 | 1998-04-23 | 구자홍 | 폴리비닐 플루오로 신나메이트로 이루어진 광고분자 물질 및 이를 이용한 액정셀의 배향막 |
| GB9402516D0 (en) * | 1994-02-09 | 1994-03-30 | Secr Defence | Liquid crystal device alignment |
| JP3075917B2 (ja) * | 1994-05-27 | 2000-08-14 | シャープ株式会社 | 液晶表示装置、その製造方法およびその製造装置 |
| DE4420585A1 (de) * | 1994-06-13 | 1995-12-14 | Merck Patent Gmbh | Elektrooptisches System |
| TW344901B (en) * | 1995-02-15 | 1998-11-11 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| KR0181782B1 (ko) * | 1995-12-08 | 1999-05-01 | 구자홍 | 광을 이용한 벤드배향된 액정셀 제조방법 |
| KR0182876B1 (ko) * | 1996-01-09 | 1999-05-01 | 구자홍 | 액정셀의 프리틸트방향 제어방법 |
-
1996
- 1996-10-02 KR KR1019960043723A patent/KR100244730B1/ko not_active IP Right Cessation
-
1997
- 1997-09-25 JP JP25970797A patent/JP4166849B2/ja not_active Expired - Fee Related
- 1997-09-30 GB GB9720780A patent/GB2318190B/en not_active Expired - Lifetime
- 1997-10-01 FR FR9712212A patent/FR2754072B1/fr not_active Expired - Lifetime
- 1997-10-01 US US08/942,197 patent/US5953584A/en not_active Expired - Lifetime
- 1997-10-02 DE DE19743741A patent/DE19743741B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5953584A (en) | 1999-09-14 |
| DE19743741A1 (de) | 1998-04-16 |
| GB2318190B (en) | 1998-08-26 |
| JPH10206895A (ja) | 1998-08-07 |
| FR2754072B1 (fr) | 2002-07-19 |
| DE19743741B4 (de) | 2006-06-01 |
| GB9720780D0 (en) | 1997-12-03 |
| FR2754072A1 (fr) | 1998-04-03 |
| GB2318190A (en) | 1998-04-15 |
| KR19980025556A (ko) | 1998-07-15 |
| KR100244730B1 (ko) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100257370B1 (ko) | 횡전계방식액정표시장치 | |
| KR100257369B1 (ko) | 횡전계방식액정표시장치 | |
| US6335770B1 (en) | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode | |
| KR100313949B1 (ko) | 멀티도메인액정표시소자 | |
| JP4698031B2 (ja) | マルチドメイン液晶表示素子 | |
| US7349051B2 (en) | In plane switching mode liquid crystal display device having particular common lines | |
| US7834970B2 (en) | Multi-domain liquid crystal display device and method for manufacturing the same | |
| KR19990009891A (ko) | 횡전계방식 액정표시장치 | |
| JP4783798B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPS6254232A (ja) | 液晶装置 | |
| US7385661B2 (en) | In-plane switching mode liquid crystal display device and method of manufacturing the same | |
| US20040263752A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100257976B1 (ko) | 횡전계방식액정표시장치 | |
| US20100041174A1 (en) | Liquid crystal display panel and method for manufacturing the same | |
| US7079211B2 (en) | Multi-domain liquid crystal display compromising field induction windows having patterns different from each other in at least two of the pixel regions | |
| KR100269351B1 (ko) | 횡전계방식 액정표시장치 | |
| JP4166849B2 (ja) | 液晶表示素子の製造方法 | |
| KR100244537B1 (ko) | 액정표시소자 | |
| KR19980076705A (ko) | 액정표시장치 | |
| KR100251655B1 (ko) | 횡전계방식 액정표시장치 | |
| JP2858499B2 (ja) | 液晶素子の駆動方法 | |
| KR19990012990A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR100257862B1 (ko) | 횡전계방식액정표시장치 | |
| KR100841614B1 (ko) | 횡전계방식 액정표시소자 및 그 제조방법 | |
| KR19990030848A (ko) | 액정표시 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080709 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |