KR19990012990A - 횡전계방식 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명의 횡전계방식 액정표시장치에서는 게이트배선과 공통전극이 다른 층에 형성되어 게이트배선과 공통전극 사이에 단락이 발생하는 것이 방지된다. 게이트전극과 게이트배선은 Cr막이나 Mo/Al막으로 구성된다. 제조공정에 있어서도, 게이트전극 및 게이트배선 형성용 마스크, 반도체층 형성용 마스크, 소스/드레인전극 및 데이터전극 형성용 마스크, 패드오픈용 마스크, 공통전극 및 공통배선 형성용 마스크 등 총 5개의 마스크가 필요하게 되어 제조공정이 간단해 진다.

Description

횡전계방식 액정표시장치 및 그 제조방법

본 발명은 액정표시장치에 관한 것으로, 특히 개구율이 향상되고 공정이 간단한 횡전계방식 액정표시장치 및 그 제조방법에 관한 것이다.

고화질, 저전력의 평판표시장치(flat panel display device)로서 주로 사용되는 트위스트네마틱모드(twisted nematic mode) 액정표시장치(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.

따라서, 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각문제를 해결하는 횡전계방식 액정표시장치(in plane switching mode LCD)가 최근에 활발하게 연구되고 있다.

도 1은 상기한 횡전계방식 액정표시장치를 나타내는 도면이다. 도 1에 나타낸 바와 같이, 기판에는 종횡으로 게이트배선(1) 및 데이터배선(2)이 배열되어 있다. 이 게이트배선(1)과 데이터배선(2)에 의해 화소영역이 정의되는데, 실제의 액정패널은 수많은 화소영역으로 구성되어 있지만 도면에서는 설명의 편의를 위해 한 화소만을 나타낸다. 상기한 화소영역 내에는 게이트배선(1)과 평행한 공통배선(3)이 배열되어 있으며, 게이트배선(1)과 데이터배선(2)의 교차점에는 박막트랜지스터(thin film transistor)가 형성되어 있다. 화소영역 내에는 공통전극(9)과 데이터전극(8)이 데이터배선(2)과 대략 평행하게 배열되어 전압의 인가시 액정층 내에 기판의 표면과 평행한 횡전계를 인가한다.

도 2는 상기한 종래의 횡전계방식 액정표시장치의 제조방법을 나타내는 도면이다. 우선, 도 2(a)에 나타낸 바와 같이, 투명한 제1기판(10) 위에 게이트전극(5) 및 공통전극(9)을 형성한다. 이어서, 도 2(b)에 나타낸 바와 같이, 제1기판(10) 전체에 걸쳐서 게이트절연막(12)을 적층한 후, 활성층(15)과 오믹콘택층(16)을 형성한다. 도면에는 나타내지 않았지만, 상기한 활성층(15) 및 오믹콘택층(16)을 형성한 후, 액정패널의 패드(pad)를 오픈하여 상기한 게이트 게이트배선(1)과 데이터배선(2)을 외부의 구동회로와 접속시킨다. 그후, 도 2(c)에 나타낸 바와 같이, 상기한 오믹콘택층(16) 및 게이트절연막(12) 위에 소스/드레인전극(6) 및 데이터전극(8)을 형성하고 그 위에 보호막(20)을 적층한 후, 화소영역의 보호막(20)을 에칭한다. 또한, 도 2(d)에 나타낸 바와 같이, 제1기판(10) 전체에 걸쳐서 제1배향막(23a)을 도포한 후, 제2기판(11)에 차광층(28)을 형성한다. 차광층(28) 위에는 컬러필터층(29)을 형성하고 그 위에 제2배향막(23b)을 형성하며, 상기한 제1기판(10)과 제2기판(11) 사이로 액정을 주입하여 액정층(30)을 형성한다.

상기한 구조의 횡전계방식 액정표시장치에서는 도 1 및 도 2에 나타낸 바와 같이, 게이트배선(1), 게이트전극(5), 공통전극(9)이 동일한 층에 형성되기 때문에, 상기한 배선(1)과 전극(9)의 패터닝(patterning) 불량이나 이물질에 의해 게이트배선(1)과 공통전극(9) 사이에 단락이 발생하는 문제가 있었다. 또한, 화소영역의 보호막(20) 에칭시 에칭불균일에 의해 화면에 얼룩이 생기는 문제도 있었다. 제조공정에 있어서도, 횡전계에 의한 액정분자의 스위칭속도를 빠르게 하기 위해서는 Al이나 Al합금 등을 게이트전극(5)과 공통전극(9)을 형성해야만 하기 때문에, 상기한 전극(5, 9)을 양극산화하여 양극산화층을 형성하는 공정 및 IPT(In Process Test)공정이 필요하게 된다. 그러므로, 종래의 제조공정에서는 게이트전극(5) 및 공통전극(9) 형성용 마스크, 양극산화용 마스크, 반도체층 형성용 마스크, 패드오픈형 마스크, 소스/드레인전극 형성용 마스크, 보호막 에칭용 마스크, IPT 공정용 마스크 등 총 7개의 마스크가 필요하게 되어 공정이 대단히 복잡해져서, 그 결과 제조비용이 증가하는 요인이 된다.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 게이트배선과 공통전극을 다른 층에 형성하여 게이트배선과 공통전극 사이에 단락이 발생하는 것을 방지할 수 있는 횡전계방식 액정표시장치를 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은, 게이트전극과 게이트배선 형성시 양극산화공정 및 IPT공정을 제거함으로써 제조공정을 간단화시킨 횡전계방식 액정표시장치 제조방법을 제공하는 것이다.

상기한 목적을 달성하기 위해서, 본 발명에 따른 횡전계방식 액정표시장치는 제1기판 및 제2기판과, 상기한 제1기판 위에 종횡으로 배열되어 화소영역을 정의하는 게이트배선 및 데이터배선과, 상기한 게이트배선과 데이터배선의 교차부분에 형성된 박막트랜지스터와, 화소영역 내에 상기한 데이터배선과 동일층에 평행하게 배열된 데이터전극과, 상기한 제1기판 전체에 걸쳐 적층된 보호막과, 화소영역 내의 상기한 보호막 위에 데이터전극과 평행하게 배열된 공통전극과, 상기한 제1기판 전체에 걸쳐서 도포된 제1배향막과, 상기한 제2기판에 형성되어 게이트배선, 데이터배선, 박막트랜지스터, 공통배선 근처로 빛이 새는 것을 방지하는 차광층과, 상기한 차광층 위에 형성된 컬러필터층과, 상기한 컬러필터층 위에 도포된 제2배향막과, 상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된다.

게이트전극과 게이트배선은 Cr막이나 Mo/Al막으로 형성되어 양극산화공정이나 IPT공정이 필요없게 된다.

상기한 횡전계방식 액정표시장치를 제조하는 방법은 제1기판에 게이트배선, 데이터배선 및 박막트랜지스터를 형성하는 단계와, 상기한 제1기판 전체에 걸쳐서 보호막을 적층하는 단계와, 상기한 보호막 위에 공통전극 및 공통배선을 형성하는 단계와, 상기한 제1기판 전체에 걸쳐서 제1배향막을 도포하는 단계와, 제2기판에 차광층을 형성하는 단계와, 차광층 위에 컬러필터층을 형성하는 단계와, 상기한 컬러필터층 위에 제1배향막을 도포하는 단계와, 제1기판과 제2기판 사이로 액정을 주입하는 단계로 구성된다.

패드오픈공정은 보호막의 적층후에 이루어지는데, 게이트패드에서는 게이트절연막과 보호막이 에칭되며, 데이터패드에서는 보호막이 에칭된다.

도 1은, 종래의 횡전계방식 액정표시장치의 평면도.

도 2는, 종래의 횡전계방식 액정표시장치의 제조방법을 나타내는 도면.

도 3은, 본 발명에 따른 횡전계방식 액정표시장치의 제조방법을 나타내는 도면.

도 4(a)는, 본 발명에 따른 횡전계방식 액정표시장치의 게이트패드영역을 나타내는 도면.

도 4(b)는, 본 발명에 따른 횡전계방식 액정표시장치의 데이터패드영역을 나타내는 도면.

도 4(c)는, 본 발명에 따른 횡전계방식 액정표시장치의 공통배선 패드영역을 나타내는 도면.

- 도면의 주요부분에 대한 부호의 설명 -

101 : 게이트배선 102 : 데이터배선

105 : 게이트전극 106 : 소스/드레인전극

108 : 데이터전극 109 : 공통전극

110 : 기판 112 : 게이트절연막

115 : 반도체층 116 : 오믹콘택층

120 : 보호막 123a : 제1배향막

123b : 제2배향막 129 : 컬러필터층

130 : 액정층 135 : 게이트패드

136 : 데이터패드 137 : 공통배선패드

이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법을 상세히 설명한다.

우선, 도 3(a)에 나타낸 바와 같이, 제1기판(110) 위에 스퍼터링방법에 의해 적층된 Cr박막이나 Mo/Al박막을 에칭하여 게이트전극(105)을 형성한 후, 상기한 제1기판(110) 전체에 걸쳐서 SiOx나 SiNx 등과 같은 무기물을 CVD(chemical vapor deposition)방법으로 적층하여 약 4000Å의 게이트절연막(112)을 형성한다. 이때, 도면에는 표시하지 않았지만, 상기한 게이트전극(105)의 형성과 동시에 게이트배선을 형성한다. 종래와는 달리, 상기한 게이트전극(105)과 게이트배선이 Cr박막이나 Mo/Al박막으로 이루어져 있기 때문에, 양극산화공정과 IPT공정이 필요없게 된다. 이어서, 도 3(b)에 나타낸 바와 같이, 상기한 게이트절연막(112) 위에 비정질실리콘(a-Si)과 n⁺a-Si을 CVD방법으로 적층하고 한꺼번에 에칭하여 활성층(115) 및 오믹콘택층(116)을 형성한다. 이때, 상기한 바와 같이 a-Si과 n⁺a-Si을 연속 적층하고 에칭하여 활성층(115) 및 오믹콘택층(116)을 형성하는 것도 가능하지만, a-Si을 적층하고 에칭하여 활성층(115)을 형성한 후, 그 위에 n⁺a-Si을 다시 적층하고 에칭하여 오믹콘택층(116)을 형성하는 것도 물론 가능하다. 오믹콘택층(106)과 게이트절연막(108) 위에는 각각 소스/드레인전극(106)과 데이터전극(108)이 형성된다. 소스/드레인전극(106)과 데이터전극(108)은 스퍼터링방법에 의해 적층된 Cr막이나 Mo막과 같은 금속박막을 에칭하여 형성한다.

이어서, 상기한 제1기판(110) 전체에 걸쳐서 SiNx나 SiOx와 같은 무기물을 CVD방법으로 적층하여 약 3000Å의 보호막(120)을 형성한 후, 그 위에 공통전극(109)을 형성한다. 도면에는 나타내지 않았지만, 상기한 공통전극(109)의 형성시 보호막(120) 위에 상기한 공통전극(109)과 전기적으로 접속되는 공통배선을 형성한다. 공통전극(109)과 공통배선은 Al, Mo, Cr, AlTa 등과 같은 금속을 스퍼터링방법으로 적층하고 에칭하여 형성한다. 또한, 개구율(aperture ratio)을 향상시키기 위해 상기한 공통전극(109)과 공통배선(103)을 ITO(indium tin oxide)과 같은 투명한 금속으로 형성할 수도 있으며, 공통전극(109)은 보호막(120) 위에 형성하고 공통배선(103)은 게이트배선(101)과 동일한 층인 제1기판(110) 위에 형성할 수도 있다.

일반적으로, 액정패널의 외부에는 도 4(a)∼도 4(c)에 나타낸 바와 같이, 외부구동회로와 상기한 게이트배선, 데이터배선 및 공통배선을 전기적으로 접속시키는 패드가 형성되어 있다. 게이트패드(135), 데이터패드(136) 및 공통배선패드(137)는 각각 게이트전극(105), 소스/드레인전극(106) 및 데이터전극(108)과 동시에 형성된다. 따라서, 게이트절연막(112)과 보호막(120)의 적층에 의해 게이트패드(135) 위에는 게이트절연막(112)과 보호막(120)이 적층되어 있으며, 데이터패드(136) 위에는 보호막(120)이 적층되어 있다. 또한, 공통배선패드(137)는 보호막(120) 위에 형성되어 있다. 상기한 각 패드(135, 136, 137)를 외부구동회로와 접속시키려면, 상기한 패드를 외부로 오픈시켜야만 한다. 이러한 패드의 오픈은 보호막(120)의 적층 후 실시된다. 도면에 나타낸 바와 같이, 게이트패드(135) 영역에서는 약 7000Å의 게이트절연막(112)과 보호막(120)이 에칭되며, 데이터패드(136) 영역에서는 약 3000Å의 보호막(120)만이 에칭된다.

상기한 보호막(120) 및 공통전극(109) 위에는 도 3(d)에 나타낸 바와 같이, 폴리이미드(polyimide)나 광배향성 물질로 이루어진 제1배향막(123a)이 도포된다. 폴리이미드로 이루어진 배향막(123a)은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. 이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.

이어서, 제2기판(111) 위에 Cr이나 CrO 등의 금속을 스퍼터링방법으로 적층하고 에칭하여 박막트랜지스터, 게이트배선, 데이터배선, 공통배선 근처로 빛이 새는 것을 방지하는 블랙매트릭스(128)를 형성한다. 상기한 블랙매트릭스(128)와 제2기판(111) 위에는 R, G, B가 화소마다 반복하는 컬러필터층(129)이 형성되며, 그 위에 제2배향막(123b)이 도포된다. 제2배향막(123b)은 상기한 제1배향막(123b)과 마찬가지로 폴리이미드나 광반응성 물질로 이루어진다. 그 후, 진공상태에서 상기한 제1기판(110) 및 제2기판(111) 사이로 액정을 주입하여 액정층(130)을 형성한다.

상기한 제조방법에 의해 제조된 횡전계방식 액정표시장치에 있어서는 도 3(d)에 나타낸 바와 같이, 게이트전극(105)과 게이트배선이 제1기판(110) 위에 형성되고 공통전극(109)과 공통배선이 보호막(120) 위에 형성되기 때문에, 상기한 게이트배선과 공통전극(109) 사이에 단락이 발생하지 않게 된다.

또한, 제조공정에 있어서도, 게이트전극 및 게이트배선의 양극산화공정과 IPT공정이 필요없게 되어, 게이트전극(105) 및 게이트배선 형성용 마스크, 반도체층 형성용 마스크, 소스/드레인전극 및 데이터전극 형성용 마스크, 패드오픈용 마스크, 공통전극(109) 및 공통배선 형성용 마스크 등 총 5개의 마스크가 사용되기 때문에 제조공정이 간단해 진다.

본 발명의 횡전계방식 액정표시장치는 공통전극이 게이트배선과 다른 층에 형성되기 때문에, 상기한 공통전극과 게이트배선 사이에 단락이 발생하지 않게 된다. 또한, 화소영역의 보호막을 에칭하지 않기 때문에, 보호막의 에칭불균일에 의한 얼룩이 발생하지 않게 되어 화질이 향상된다. 제조공정시 사용되는 마스크의 수도 총 5개로 대폭 감소하여 수율이 향상되고 제조비용이 절감된 액정표시장치를 얻을 수 있게 된다.

Claims (19)

1. 제1기판 및 제2기판과;

   상기한 제1기판 위에 배치된 2중의 금속막으로 구성된 게이트배선과;

   상기한 게이트배선과 교차하여 화소영역을 정의하는 데이터배선과;

   상기한 게이트배선 및 데이터배선의 교차부분에 형성된 박막트랜지스터와;

   상기한 화소영역 내에 배열된 제1전극과;

   화소영역 내의 게이트배선과 다른 층에 상기한 제1전극과 평행하게 배열된 제2전극과;

   상기한 제1기판 및 제2기판 사이에 형성된 액정층으로 구성된 횡전계방식 액정표시장치.
2. 제1항에 있어서, 상기한 제1전극이 데이터전극이고 제2전극이 공통전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
3. 제1항에 있어서, 상기한 게이트전극이 Mo/Al막으로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
4. 제1항에 있어서, 상기한 제2전극이 상기한 게이트배선과 동일한 금속으로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
5. 제1항에 있어서, 상기한 박막트랜지스터가,

   상기한 제1기판 위에 형성된 게이트전극과;

   상기한 게이트전극 위에 형성된 게이트절연막과;

   상기한 게이트절연막 위에 형성된 반도체층과;

   상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
6. 제5항에 있어서, 상기한 게이트절연막이 제1기판 전체에 걸쳐서 적층된 것을 특징으로 하는 횡전계방식 액정표시장치.
7. 제6항에 있어서, 상기한 제1전극이 게이트절연막 위에 형성된 것을 특징으로 하는 횡전계방식 액정표시장치.
8. 제1항에 있어서, 상기한 제1기판 전체에 걸쳐서 형성된 보호막을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
9. 제8항에 있어서, 상기한 제2전극이 보호막 위에 형성된 것을 특징으로 하는 횡전계방식 액정표시장치.
10. 제1항에 있어서, 상기한 제2전극이 Al, Mo, Cr, AlTa로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 횡전계방식 액정표시장치.
11. 제1항에 있어서, 상기한 제2전극이 투명한 금속으로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
12. 제11항에 있어서, 상기한 투명한 금속이 ITO(indium tin oxide)인 것을 특징으로 하는 횡전계방식 액정표시장치.
13. 기판을 준비하는 단계와;

    상기한 기판 위에 게이트배선, 데이터배선, 박막트랜지스터 및 제1전극을 형성하는 단계와;

    상기한 기판 전체에 걸쳐서 보호막을 도포하는 단계와;

    상기한 보호막 위에 제2전극을 형성하는 단계로 구성된 횡전계방식 액정표시장치 제조방법.
14. 제13항에 있어서, 상기한 박막트랜지스터를 형성하는 단계가,

    상기한 기판 위에 게이트전극을 형성하는 단계와;

    상기한 게이트전극 위에 게이트절연막을 적층하는 단계와;

    상기한 게이트절연막 위에 활성층 및 오믹콘택층을 형성하는 단계와;

    상기한 오믹콘택층 위에 소스/드레인전극을 형성하는 단계로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치 제조방법.
15. 제14항에 있어서, 상기한 활성층 및 오믹콘택층을 형성하는 단계가,

    비정질실리콘층을 적층하고 에칭하는 단계와;

    상기한 비정질실리콘층 위에 불순물 비정질실리콘층을 형성하고 에칭하는 단계로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치 제조방법.
16. 제14항에 있어서, 상기한 활성층 및 오믹콘택층을 형성하는 단계가,

    비정질실리콘과 불순물 비정질실리콘을 연속적층하는 단계와;

    상기한 비정질실리콘과 불순물 비정질실리콘을 한꺼번에 에칭하는 단계로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치 제조방법.
17. 제13항에 있어서,

    상기한 제1기판 전체에 걸쳐서 제1배향막을 도포하는 단계와;

    상기한 제2기판에 차광층을 형성하는 단계와;

    상기한 제2기판 전체에 걸쳐서 제2배향막을 형성하는 단계와;

    상기한 제1기판과 제2기판 사이로 액정을 주입하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치 제조방법.
18. 제13항에 있어서, 게이트패드영역, 데이터패드영역, 공통배선패드영역을 오픈하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치 제조방법.
19. 제18항에 있어서, 게이트패드영역에서는 게이트절연막과 보호막이 에칭되고 데이터패드영역에서는 게이트절연막이 에칭되는 것을 특징으로 하는 횡전계방식 액정표시장치 제조방법.