JPH09502056A - 液晶表示装置用薄膜トランジスタおよびその製造方法 - Google Patents

液晶表示装置用薄膜トランジスタおよびその製造方法

Info

Publication number
JPH09502056A
JPH09502056A JP8518610A JP51861096A JPH09502056A JP H09502056 A JPH09502056 A JP H09502056A JP 8518610 A JP8518610 A JP 8518610A JP 51861096 A JP51861096 A JP 51861096A JP H09502056 A JPH09502056 A JP H09502056A
Authority
JP
Japan
Prior art keywords
gate
thin film
film transistor
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8518610A
Other languages
English (en)
Other versions
JP2835471B2 (ja
Inventor
ハン,ソン・ヨン
ナム,ドン・ヒュン
キム,テ・ゴン
ソ,ヤン・ウー
ヨム,ソン・ミン
Original Assignee
オリオン・エレクトリック・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリオン・エレクトリック・カンパニー・リミテッド filed Critical オリオン・エレクトリック・カンパニー・リミテッド
Publication of JPH09502056A publication Critical patent/JPH09502056A/ja
Application granted granted Critical
Publication of JP2835471B2 publication Critical patent/JP2835471B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 液晶表示装置用薄膜トランジスタおよびその製造方法は、多結晶シリコンからなる多重ゲート電極のうちそれぞれソース/ドレイン電極と近接する最も外側にあるもの各々と、ゲートラインとの間に抵抗体を形成することを特徴とする。この抵抗体により、その電極の最も外側のものとゲートラインとの間の電圧を低減できる。抵抗体はそのものが多結晶シリコンであるか、または不純物が低濃度で注入されたものである。抵抗体によりゲート電圧が大幅に減じられるため、ソース/ドレイン電極に印加される電圧による漏洩電流を大きく減少させ、素子の信頼性を向上させることができる。

Description

【発明の詳細な説明】 液晶表示装置用薄膜トランジスタおよびその製造方法 技術分野 本発明は液晶表示装置(Liquid Crystal Display;以下LCDと称する)用薄 膜トランジスタ(Thin Film Transistor;以下TFTと称する)およびその製造 方法に関する。より特定的には、本発明は多重ゲート電極の最も外側の両端とゲ ートラインとの接続部分において抵抗体を形成してゲート電圧を降下させ、漏洩 電流を低減させて素子動作の信頼性を向上させることに関する。 背景技術 平板表示装置(flat panel display)の1種であるLCDは、液体の流動性と 結晶の光学的性質を兼ねる液晶に電界を加えて光学的異方性を変換させることに より動作する装置であり、陰極線管(Cathode Ray Tube)に比べ消費電力が小さ く嵩が小さいので、陰極線管では事実上実現できない大型化および高品位化が施 されたスクリーンを形成することが可能であり、陰極線管に代わって広く用いら れている。 LCDは、画素電極が形成されスイッチング素子と接続される下側液晶基板と 、共通電極が形成されている上側液晶基板との間に液晶が挟まれた形態に構成さ れる。 LCDは一般的に以下のように製造される。まず、たとえば石英材質の透明基 板上にインジウム酸化第一錫(indium tin oxide;以下ITOと称する)からな る画素電極と 透明電極パターンとを形成し、透明電極パターンの短絡を防止するための保護膜 と液晶を整列させるための整列膜とを順次形成する。その次に、円筒型のコアに 布が巻かれているラビングロール(rubbing role)を用いて整列膜に一定の方向 性を有する谷を形成するラビングを施して下側液晶基板を完成する。共通電極を 有する上側液晶基板を形成した後、上、下側液晶基板を一定のセルギャップを有 するようスペーサおよびシールパターンを形成して封止し、セルギャップに液晶 を注入した後、封止してLCDを完成する。 このようなLCDは、使用する液晶の種類や動作方法により捩じれネマチック (TN:Twisted Nematic)、超捩じれネマチック(STN:Super Twisted Nem atic)、強誘電性、およびTFT LCDに分類される。 TFTを画素動作のスイッチング素子として用いるTFT LCDは他の種類 のLCDに比べ応答速度が速く、広い観察角を有し、大画面化、高品位化および 高画質化が可能であるため携帯用テレビやラップトップパーソナルコンピュータ などに広く用いられている。 TFTの構造には2つあり、半導体層パターンである活性層の位置により区別 することができる。すなわち、半導体層を間に置きゲート電極とソース/ドレイ ン電極が分離されているスタガード(staggered)型と、半導体層の1面にゲー ト電極とソース/ドレイン電極が形成されているコ プレーナ(coplanar)型とである。 しかし、このTFT LCDは、画素の一部領域にTFT素子を形成し素子を 動作させるためゲートバスおよびデータバスラインを配置しなければならないの で、画素の開口率が低下する問題点を有する。 本発明の背景をよりよく理解するために従来のLCD用TFTを図1を参照し て説明する。図1は、従来技術によるLCD用TFTを説明するためのレイアウ ト図であり、ゲート電極が半導体層のチャネルの上側に形成されるトップゲート 型を示す。 図1に示すように、トップゲート型TFTには、石英材質の透明基板1にチャ ネルとして矩形状の半導体層パターン2が非晶質または多結晶シリコンで形成さ れており、結果生じる構造の全表面にたとえば酸化膜であるゲート絶縁膜(図示 せず)が形成されている。チャネルとなるように予め定められた半導体層パター ン2の部分の上側のゲート絶縁膜の領域に、高濃度で不純物が含まれた多結晶シ リコン層からなる三重ゲート電極3が形成されており、ゲート電極の一方の端部 は透明基板1に対し水平方向に延在するゲートライン10と接続している。三重 ゲート電極3と重ならない半導体層パターン2の領域にN+高濃度不純物層4が 形成されている。続いて、結果生じる構造にブランケットフィールド酸化膜(図 示せず)が形成される。コンタクトホール7が形成されて高濃度N+不純物層4 を部分的 に露出させる。次に、ソース電極5およびドレイン電極6を形成して、コンタク トホール7を通して高濃度不純物層4と接触させる。ソース電極5およびドレイ ン電極6はそれぞれ垂直方向に延在するデータラインおよび透明画素電極12と 接続される。 上記のような従来の多重ゲート電極を備えるLCD用TFTは、多結晶シリコ ンゲートの欠陥である結晶粒界による漏洩電力増加を防止するため、ゲート電極 に印加する電界を分散させることができる構造である。 しかしながら、三重ゲート電極を利用する従来の構造においても、ソース/ド レイン電極に印加される電圧およびゲート電圧により多重ゲート電極の最も外側 の2つには多量の電界が印加され漏洩電力の原因になるので、素子動作の信頼性 を低下させる問題点を有する。 発明の開示 本発明の主な目的は、多重ゲート電極の両側端のゲート電極各々がゲートライ ンと接する部分に抵抗体を備え、ゲート電極に印加する電圧による漏洩電流を減 じて素子動作の信頼性を向上させることができるLCD用TFTを提供すること にある。 本発明の他の目的は、LCD用TFTの製造方法を提供することにある。 本発明の一局面に従って、透明基板上に形成されている半導体層パターンと、 結果生じる構造の全表面に形成され ているブランケットゲート絶縁膜と、半導体パターンでチャネルとして予め定め られた部分の上側のゲート絶縁膜上に形成されており一方の端部がゲートライン と接触する多重ゲート電極と、多重ゲート電極の両側端の各々とゲートラインと の間に形成されている抵抗体と、多重ゲート電極と重ならずその外側にある半導 体層パターンにおいて形成される高濃度不純物層と、一方の端部は高濃度不純物 層の一方と接触し他方の端部はデータラインと接続するソース電極と、一方の端 部は高濃度不純物層の他方と接触し他方の端部は画素電極と接続するドレイン電 極とを備えるLCD用TFTが提供される。 本発明の他の局面に従って、透明基板上に半導体層パターンを形成する工程と 、結果生じる構造の上にブランケットゲート絶縁層を形成する工程と、半導体層 パターンの上側を横切る多重ゲート電極を形成する工程と、多重ゲート電極の両 側端と重なり合わない半導体層パターンの領域に高濃度不純物層を形成する工程 と、多重ゲート電極に不純物を注入するが多重ゲート電極の両側端各々とゲート ラインとの間には不純物が存在しないようにして抵抗体を形成する工程と、結果 生じる構造にブランケットフィールド酸化膜を形成する工程と、高濃度不純物層 を部分的に露出させる工程と、露出している高濃度不純物層と接触するソース/ ドレイン電極を形成する工程とを含むLCD用TFTの製造方法が提供される。 図面の簡単な説明 本発明の上記の目的およびその他の利点は、添付の図面を参照して本発明の好 ましい実施例を詳細に説明することにより明らかになるであろう。 図1は、従来技術による液晶表示装置用薄膜トランジスタを説明するためのレ イアウト図である。 図2は、本発明による液晶表示装置用薄膜トランジスタを説明するためのレイ アウト図である。 発明の実施のための最良モード 図2は、本発明によるLCD用TFTを説明するためのレイアウト図であり、 構造および製造方法を詳細に説明するものである。 まず、たとえば石英またはガラスの透明材質の基板上に、予め定められた幅を 有する矩形状の非晶質または多結晶シリコンからなる半導体層パターンを形成し 、結果生じる構造に酸化膜材質のブランケットゲート絶縁膜(図示せず)を形成 する。 次に、半導体層パターン2の中央部分と重なるゲート絶縁膜の部分に三重ゲー ト電極3を形成する。この際、ゲート電極3は垂直方向に延在するゲートライン 10と一方の端部が接触しており、真性であるかまたは低濃度の不純物を含む。 その後、三重ゲート電極3と重ならない半導体層パターン2の領域にNまたは P型イオンを注入して高濃度不純物 層4を形成する。この際、ゲート電極3にはイオンが注入されないようにする。 次に、三重ゲート電極3の2つの両側端の各々とゲートライン10との間に感 光膜パターン(図示せず)を形成し、これをマスクにしてゲート電極3およびゲ ートライン10にNまたはP型不純物を高濃度で注入して抵抗を低減させる。 感光膜パターンを除去すれば真性であるかまたは不純物が低濃度で含まれてい る抵抗体8が形成される。 次に、結果生じる構造にブランケットフィールド酸化膜(図示せず)を形成し 、フィールド酸化膜およびゲート酸化膜の予め定められた部分を順次除去して高 濃度N+不純物層を部分的に露出させるコンタクトホール7を形成する。その後 、コンタクトホール7を通して高濃度不純物層4と接触するようにソースおよび ドレイン電極5、6を形成し、ソース電極5は垂直方向に延在するデータライン 11と接続され、ドレイン電極6はITOなどの画素電極と接続する。 上記のLCD用TFTでは、三重ゲート電極3の両側端では抵抗体8を介しゲ ート電圧が降下されるため、電界の変化が円滑になり漏洩電流が低減する。 本明細書では三重ゲート電極を例に挙げたが、本発明に従い一層多い多重ゲー ト電極を備えるTFTの場合にも両側端のゲート電極にのみ抵抗体を形成すれば 、漏洩電流低 減効果を得ることができる。 以上で説明したように、本発明によるTFT構造においてはゲート電圧が抵抗 体により降下するため、ソース/ドレイン電極で印加される電圧による漏洩電流 を低減し素子動作の信頼性を向上させることができる。 本明細書において開示されている他の特徴、利点および実施例は、前述の開示 を読むことにより当業者には容易に明らかになるであろう。この点において、本 発明の具体的な実施例が詳細に説明されているが、この実施例の変形および修正 例を、説明およびクレームされた本発明の精神および範疇から逸脱することなく 実行することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム,テ・ゴン 大韓民国、630−520 キュンサンナム−ド ゥ、マサン−シ、ヘウォン−ク、ハブサン −ドン、265−1 (72)発明者 ソ,ヤン・ウー 大韓民国、560−070 ジュンラブク−ド ゥ、ジュンジュ−シ、ワンサン−ク、キョ −ドン、1・ガ、61−3 (72)発明者 ヨム,ソン・ミン 大韓民国、606−043 プサン、ヤンドゥ− ク、ヤンサン−ドン、3・ガ、125、7− 2

Claims (1)

  1. 【特許請求の範囲】 1.透明基板上に形成されている半導体層パターンと、 結果生じる構造の全表面に形成されているブランケットゲート絶縁膜と、 前記半導体パターンでチャネルとして予め定められている部分の上側のゲート 絶縁膜上に形成されており、一方の端部がゲートラインと接触する多重ゲート電 極と、 多重ゲート電極の最も外側のもの各々とゲートラインとの間に形成されている 抵抗体と、 前記多重ゲート電極と重ならずその外側にある半導体層パターンに形成されて いる高濃度不純物層と、 一方の端部が前記高濃度不純物層の一方と接触し他方の端部がデータラインと 接続するソース電極と、 一方の端部が前記高濃度不純物層の他方と接触し他方の端部が画素電極と接続 するドレイン電極とを含む液晶表示装置用薄膜トランジスタ。 2.前記透明基板は石英またはガラスで形成される請求項1に記載の薄膜トラン ジスタ。 3.前記半導体層パターンは多結晶シリコンで形成される請求項1に記載の薄膜 トランジスタ。 4.前記ゲート電極は真性または低濃度不純物を含む多結晶シリコンで形成され る請求項1に記載の薄膜トランジスタ。 5.前記ソース電極および前記ドレイン電極はチタン、ク ロムおよびアルミニウムからなる群より選択されるものでそれぞれ形成される請 求項1に記載の薄膜トランジスタ。 6.前記ゲート絶縁膜は酸化物で形成される請求項1に記載の薄膜トランジスタ 。 7.前記高濃度不純物層はNまたはP型である請求項1に記載の薄膜トランジス タ。 8.透明基板上に半導体層パターンを形成する工程と、 結果生じる構造にブランケットゲート絶縁膜を形成する工程と、 前記半導体層パターンの上側を横切る多重ゲート電極を形成する工程と、 前記多重ゲート電極の最も外側のものと重ならない半導体層パターンに高濃度 不純物層を形成する工程と、 前記多重ゲート電極に不純物を注入するが多重ゲート電極の最も外側のもの各 々とゲートラインとの間には不純物が存在しないようにして抵抗体を形成する工 程と、 結果生じる構造にブランケットフィールド酸化膜を形成する工程と、 前記高濃度不純物層を部分的に露出させる工程と、 前記露出している高濃度不純物層と接触するソース電極およびドレイン電極を 形成する工程とを含む、液晶表示装置用薄膜トランジスタの製造方法。
JP8518610A 1994-11-30 1995-08-31 液晶表示装置用薄膜トランジスタおよびその製造方法 Expired - Lifetime JP2835471B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1994/31941 1994-11-30
KR1019940031941A KR0151876B1 (ko) 1994-11-30 1994-11-30 액정표시장치용 박막 트랜지스터 및 그 제조방법
PCT/KR1995/000112 WO1996017385A1 (en) 1994-11-30 1995-08-31 Thin film transistor for liquid crystal display and method for fabricating the same

Publications (2)

Publication Number Publication Date
JPH09502056A true JPH09502056A (ja) 1997-02-25
JP2835471B2 JP2835471B2 (ja) 1998-12-14

Family

ID=19399623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8518610A Expired - Lifetime JP2835471B2 (ja) 1994-11-30 1995-08-31 液晶表示装置用薄膜トランジスタおよびその製造方法

Country Status (4)

Country Link
EP (1) EP0741911A1 (ja)
JP (1) JP2835471B2 (ja)
KR (1) KR0151876B1 (ja)
WO (1) WO1996017385A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2358083B (en) 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
GB2358082B (en) 2000-01-07 2003-11-12 Seiko Epson Corp Semiconductor transistor
GB2358084B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp Semiconductor transistor
KR100769433B1 (ko) * 2006-12-04 2007-10-22 삼성에스디아이 주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
US5179345A (en) * 1989-12-13 1993-01-12 International Business Machines Corporation Method and apparatus for analog testing
EP0731832B1 (en) * 1993-12-03 2001-09-05 Solutia Inc. Process for producing granular alkali metal nitrilotriacetate

Also Published As

Publication number Publication date
KR0151876B1 (ko) 1998-10-01
JP2835471B2 (ja) 1998-12-14
EP0741911A1 (en) 1996-11-13
KR960019778A (ko) 1996-06-17
WO1996017385A1 (en) 1996-06-06

Similar Documents

Publication Publication Date Title
JP4019697B2 (ja) 液晶表示装置
US9541808B2 (en) Liquid crystal display device
KR100930916B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
KR100536851B1 (ko) 액정표시장치
US6362864B2 (en) Vertical alignment liquid crystal display device having planarized substrate surface
EP1055960A2 (en) Liquid crystal display device
JPH03288824A (ja) アクティブマトリクス表示装置
TW200536123A (en) Manufacturing method of a thin film transistor-liquid crystal display
US20060092361A1 (en) Multi-domain liquid crystal display and a thin film transisitor substrate of the same
US20030174267A1 (en) Reflective electrooptic device and electronic apparatus
US20050088578A1 (en) Optically compensated bend mode liquid crystal display
JPH09502056A (ja) 液晶表示装置用薄膜トランジスタおよびその製造方法
JP3234168B2 (ja) Tftアレイ基板の製造方法
JPH028821A (ja) アクティブマトリックス基板
KR100721304B1 (ko) 액정표시장치용 액정패널 및 그의 제조방법
JP2639980B2 (ja) 液晶表示装置
KR0174034B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR0151877B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR0174031B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP2001051298A (ja) 液晶表示装置及びその製造方法
KR0146253B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR0174032B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR0174035B1 (ko) 박막트랜지스터의 액정표시장치의 단위화소
KR0174033B1 (ko) 박막트랜지스터 액정표시장치의 단위화소
KR0146249B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법