KR0146249B1 - 액정표시장치용 박막 트랜지스터 및 그 제조방법 - Google Patents

Abstract

본 발명은 액정표시장치용 박막 트랜지스터 및 그 제조방법에 관한것으로서, 게이트전극의 양측면에 샌드위치 형상으로 반도체층 패턴과 고농도 불순물층을 형성하고, 콘택홀을 통하여 상기 상하측의 고농도 불순물층을 소오스/드레인전극과 연결하여 TFT를 형성하였으므로, 게이트전극의 양측면이 채널이 되므로 TFT의 채널길이 및 채널폭의 비를 일정 수준 이상으로 유지하며 TFT의 크기를 감소시켜 LCD의 개구율을 증가시켜 고화소화 및 고정세화에 유리하다.

Description

액정표시장치용 박막 트랜지스터 및 그 제조방법

제1도는 종래 액정표시장치용 박막 트랜지스터의 단면도

제2도는 본 발명에 따른 액정표시장치용 박막 트랜지스터의 단면도

제3a도 내지 제3d도는 본 발명에 따른 액정표시장치용 박막 트랜지스터의 제조 공정도

*도면의 주요부분에 대한 부호의 설명

1:투명기판 2:실리콘층

3:게이트절연막 4:게이트전극

5:고농도 불순물층 6:절연막

7:소오스/드레인전극 8:마스크 패턴

본 발명은 액정표시장치(Liquid Crystal Display; 이하 LCD라 칭함)용 박막 트랜지스터(thin film transistor; 이하 TFT라 칭함) 및 그 제조방법에 관한 것으로서, 특히 게이트전극의 양면에 채널을 형성하여 TFT를 소형화할 수 있어 LCD의 개구율을 증가시키고, 고화소화 및 고정세화에 유리한 LCD용 TFT 및 그 제조방법에 관한 것이다.

평판표시장치(flat pannel display)의 일종인 LCD는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 장치로서, 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고, 부피가 작으며, 대형화 및 고정세화가 가능하여 널리 사용되고 있다.

일반적으로 LCD는 화소전극이 형성되어 스위칭 소자와 연결되어 있는 하측 액정기판과 공통전극이 형성되어 있는 상측 액정기판의 사이에 액정이 밀봉되어 있는 형태로 구성된다.

종래 LCD의 제조방법을 살펴보면 다음과 같다.

먼저, 석영재질의 투명기판상에 인듐.틴.옥사이드(indum thin oxide; 이하 ITO라 칭함)로된 화소전극과 투명전극 패턴을 형성하고, 상기 투명전극 패턴의 단락을 방지하기 위한 보호막과 액정을 배열시키기 위한 배향막을 순차적으로 형성한다.

그다음 상기 배향막에 방향성을 주기 위하여 원통형의 코아에 천이 감겨있는 러빙 롤을 사용하여 러빙을 실시한 후, 보호막과 칼라필터등을 형성하여 하측 액정기판을 완성한다.

그후, 공통전극을 갖는 상측 액정기판을 형성한 후, 상기 상.하측 액정기판을 일정한 셀겝을 갖도록 스페이서 및 실패턴을 형성하여 봉합시키고, 셀겝에 액정을 주입하고, 밀봉하여 LCD를 완성한다.

또한 통상의 LCD는 사용되는 액정의 종류나 구동 방법등에 의해 티.엔(Twisted Nematic), 에스.티.엔(Super Twisted Nematic), 강유전성(Ferroelectric) 및 TFT LCD등으로 구분된다.

여기서 TFT를 화소 동작의 스위칭 소자로 사용하는 TFT LCD는 다른 종류의 LCD에 비해 응답속도가 빠르고, 넓은 시야각을 가지며, 고정세화 및 고화질화가 가능하여 휴대용 TV나 랩탑 PC등에 널리 사용되고 있다.

이러한 TFT의 구조는 크게 반도체층 패턴인 활성층의 위치에 따라 구별할 수 있다. 즉 반도체층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 분리되어 있는 스테거드(staggered)형과 반도체층의 일면에 게이트 전극과 소오스/드레인 전극이 형성되어 있는 코플라나(coplanar)형으로 나눈다.

그러나 상기의 TFT LCD는 화소의 일측에 TFT 소자를 형성하여야하고 소자를 동작시키기 위하여 게이트 버스 및 데이타 버스선을 배치하여야 하므로 화소의 개구율이 떨어지는 문제점이 있다.

제1도는 종래 LCD용 TFT의 단면도로서, 코플라나형 TFT의 예이다.

먼저, 석영재질의 투명기판(1)상에 채널이 되는 반도체층(2) 패턴이 비정질 또는 다결정실리콘으로 형성되어 있으며, 상기 구조의 전표면에 산화막으로된 게이트절연막(3)이 형성되어 있다.

또한 상기 반도체층(2) 패턴 중앙 부분의 채널로 예정되어 있는 부분 상측의 게이트 절연막(3)상에 금속 패턴으로된 게이트 전극(4)이 형성되어 있으며, 상기 게이트전극(4) 하부 양측의 반도체층(2) 패턴에 N⁺고농도 불순물층(5)이 형성되어있다.

또한 상기 구조의 전표면에 절연막(6)이 도포되어 있으며, 상기 절연막(6)과 게이트절연막(3)의 일측이 순차적으로 제거되어 상기 고농도 불순물층(5)의 일측을 노출시킨 후, 상기 노출된 고농도 불순물층(5)과 접촉되는 소오스/드레인전극(7)이 금속패턴으로 형성되어 있다.

상기 TFT 동작의 관건이 되는 전류 구동능력이 채널길이 L과 채널폭 W에 따라 결정되므로, L/W의 비를 일정 크기 이상으로 유지하여야 한다.

그런데 TFT는 게이트 배선 및 데이타 배선과 함께 LCD의 화소영역을 가리는 부분이므로 화면의 전체면적과 화면으로 디스플레이되는 면적의 비인 개구율에 영향으로 미친다.

따라서 상기와 같은 종래의 LCD용 TFT는 크기를 작게 하기가 어려워 개구율 향상이 어느정도 이상으로는 어려운 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 게이트전극의 상측 및 하측에 샌드위치 형상으로 채널을 형성하여 TFT를 소형화하여 화소의 개구율을 증가시킬 수 있는 LCD용 TFT를 제공함에 있다.

본 발명의 다른 목적은 배면 노광을 이용하여 게이트전극의 상측에도 채널을 형성하여 개구율을 증가시켜 고화소화 및 고정세화에 유리한 LCD TFT의 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 LCD용 TFT의 특징은, 투명기판상에 형성되어있는 제1반도체층 패턴과, 상기 제1반도체층 패턴에서 채널로 예정되어 있는 부분상에 형성되어있는 제1게이트절연막과, 상기 제1게이트절연막상에 형성되어 있는 게이트전극과, 상기 게이트전극 양측의 제1반도체층 패턴에 형성되어있는 제1고농도 불순물층과, 상기 구조의 전표면에 형성되어있는 제2게이트절연막과, 상기 제1반도체층 패턴 상측의 제2게이트절연막 상에 형성되어 있는 제2반도체층 패턴과, 상기 게이트전극 상측의 제2반도체층 패턴상에 형성되어있는 마스크층 패턴과, 상기 마스크층 패턴 양측의 제2반도체층 패턴에 형성되어있는 제2고농도 불순물층과, 상기 제2 및 제1반도체층 패턴과 접촉되는 소오스/드레인전극을 구비함에 있다.

다른 목적을 달성하기 위한, 본 발명에 다른 LCD용 TFT 제조방법의 특징은 투명기판상에 제1반도체층 패턴을 형성하는 공정과, 상기 제1반도체층에서 채널로 예정되어 있는 부분의 상측에 순차적으로 적층되어 있는 제1게이트절연막 패턴 및 도전층 패턴으로된 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 상기 노출되어있는 반도체층 패턴의 양측에 고농도 불순물층을 형성하는 공정과, 상기 구조의 전표면에 제2게이트절연막을 형성하는 공정과, 상기 제1반도체층 패턴 상측의 제2게이트절연막상에 제2반도체층 패턴을 형성하는 공정과, 상기 게이트전극 상측의 제2반도체층 패턴상에 절연재질의 마스크층 패턴을 형성하는 공정과, 상기 마스크층 패턴에 의해 노출되어 있는 제2반도체층 패턴에 제2고농도 불순물층을 형성하는 공정과, 상기 마스크층 패턴 양측의 제2고농도 불순물층의 일측과 그 하부의 제2게이트 절연막을 순차적으로 제거하여 제1고농도 불순물층을 노출시키는 공정과, 상기 노출되어 있는 제1 및 제2고농도 불순물층과 접촉되는 소오스/드레인전극을 형성하는 공정을 구비함에 있다.

이하, 본 발명에 따른 LCD용 TFT 및 그 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 LCD용 TFT의 단면도이다.

먼저, 석영이나, 유리등 투명재질의 투명기판(1)상에 예정된 폭을 갖는 비정질 또는 다결정실리콘으로된 제1반도체층(2A) 패턴이 형성되어 있으며, 상기 제1반도체층(2A) 패턴에서 채널로 예정되어있는 부분의 상측에는 산화막 재질의 제1게이트절연막(3A)과 Cr 또는 Al 등 금속재질의 게이트전극(4)이 순차적으로 형성되어있다.

또한 상기 게이트전극(4)에 의해 노출되어 있는 제1반도체층(2A) 패턴의 양측에는 N 또는 P형 불순물로된 제1고농도 불순물층(5A)이 형성되어 있으며, 상기 구조의 전표면에는 제2게이트절연막(3B)이 형성되어 있고, 상기 제1반도체층(2A) 패턴 상측의 제2게이트절연막(3B)상에는 제2반도체층(2B) 패턴이 형성되어 있다.

또한 상기 게이트전극(4) 상측의 제2반도체층(2B) 패턴상에는 절연 재질, 예를들어 산화막이나, 질화막 패턴으로된 마스크층(8) 패턴이 형성되어 있으며, 상기 마스크층(8) 패턴에 의해 노출되어있는 양측의 제2반도체층(2B) 패턴에는 제2고농도 불순물층(5B)이 형성되어 있다.

또한 상기 게이트 전극(4) 양측의 제2고농도 불순물층(5B)의 일측과 그 하부의 제2게이트절연막(3B)이 순차적으로 제거되어 제1고농도 불순물층(5A)을 노출시키며, 상기 노출되어있는 제1 및 제2고농도 불순물층(5A), (5B)과 접촉되는 소오스/드레인전극(7)이 형성되어 있다.

상기의 TFT는 채널이 되는 반도체층이 게이트전극의 상하 양측에 채널이 형성되어 있어, 채널길이 및 폭의 비를 일정하게 유지하며 TFT 자체의 크기를 감소시킬 수 있다.

제3a도 내지 제3d도는 본 발명에 따른 LCD용 TFT의 제조 공정도이다.

제3a도를 참조하면, 석영이나 유리등의 투명기판(1)상에 비정질 또는 다결정실리콘으로된 제1반도체층(2A) 패턴을 통상의 화학기상증착(chemical vapor deposition; 이하 CVD) 방법에 의한 전면 도포 및 사진 식각방법으로 형성한 후, 상기 제1반도체층(2A) 패턴에서 채널로 예정 되어있는 부분 상측에 순차적으로 중첩되어 있는 제1게이트절연막(3B)과 게이트전극(4)을 각각 산화막 패턴과 Cr 또는 Al 등의 금속패턴으로 형성한다.

제3b도를 참조하면, 상기 게이트전극(4)에 의해 노출되어 있는 양측의 제1반도체층(2A) 패턴에 N 또는 P형 불순물 이온, 예를들어 P, B, As 또는 Si등의 불순물을 이온주입하여 제1고농도 불순물층(5A)을 형성한 후, 상기 구조의 전표면에 제2게이트절연막(3B)을 도포하고, 상기 제1반도체층(2A) 패턴 상측의 제2게이트절연막(3B) 상에 상기 제1반도체층(2A) 패턴과는 중첩되는 제2반도체층(2B) 패턴을 형성한다. 이때 상기 제1반도체층(2A) 패턴과 제1게이트절연막(3A) 및 금속층(9) 식각을 따로하지않고, 먼저 각층을 모두 도포한 후에 반도체층 마스크로 전체를 식각한 후, 게이트전극 마스크로 식각할 수도 있다.

제3c도를 참조하면, 상기 게이트전극(4) 상측의 제2반도체층(2B) 상에 마스크 패턴(8)을 형성한 후, 상기 마스크 패턴(8)에 의해 노출되어있는 게이트전극(4) 양측의 제2반도체층(2B) 패턴에 불순물 이온을 주입하여 제2고농도 불순물층(5B)을 형성한다. 이때 상기 마스크 패턴(8)의 패턴닝은 후면 노광에 의해 정의되는 감광막패턴을 마스크로 하여 패턴닝할 수도 있다.

제3d도를 참조하면, 상기 제2고농도 불순물층(53)의 일측과 그 하부의 제2게이트절연막(3B)을 순차적으로 건식 식각방법으로 제거하여 제1고농도 불순물층(5A)을 노출시키고, 상기 노출되어있는 제1 및 제2고농도 불순물층(5A),(53)과 동시에 접촉되는 소오스/드레인전극(7)을 형성하여 TFT를 완성한다.

이상에서 설명한 바와 같이, 본 발명에 따른 LCD용 TFT 및 그 제조방법은 게이트전극의 양측면에 반도체층 패턴과 고농도 불순물층을 형성하고, 콘택홀을 통하여 상기 상하의 고농도 불순물층을 소오스/드레인전극과 연결하여 TFT를 형성하였으므로, 게이트전극의 양측면이 채널이 되므로 TFT의 채널길이 및 채널폭의 비를 일정 수준 이상으로 유지하며 TFT의 크기를 감소시켜 LCD의 개구율을 증가시켜 고화소화 및 고정세화에 유리한 이점이 있다.

Claims (10)

1. 투명기판상에 형성되어있는 제1반도체층 패턴과, 상기 제1반도체층 패턴에서 채널로 예정되어 있는 부분상에 형성되어있는 제1게이트절연막과, 상기 제1게이트절연막상에 형성되어 있는 게이트전극과, 상기 게이트전극 양측의 제1반도체층 패턴에 형성되어있는 제1고농도 불순물층과, 상기 구조의 전표면에 형성되어있는 제2게이트절연막과, 상기 제1반도체층 패턴 상측의 제2게이트절연막 상에 형성되어 있는 제2반도체층 패턴과, 상기 게이트전극 상측의 제2반도체층 패턴상에 형성되어있는 마스크층 패턴과, 상기 마스크층 패턴 양측의 제2반도체층 패턴에 형성되어있는 제2고농도 불순물층과, 상기 제2 및 제1반도체층 패턴과 접촉되는 소오스/드레인전극을 구비하는 액정표시장치용 박막 트랜지스터.
2. 제1항에 있어서, 상기 투명기판이 석영 또는 유리재질로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
3. 제1항에 있어서, 상기 제1 및 제2반도체층이 비정질 또는 다결정실리콘으로 형성되어 있는 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
4. 제1항에 있어서, 상기 게이트전극과 소오스/드레인전극이 Cr 또는 Al으로 형성되어 있는 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
5. 제1항에 있어서, 상기 제1 및 제2게이트절연막이 산화막으로 형성되어 있는 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
6. 제1항에 있어서, 상기 제1 및 제2고농도 불순물층이 N 또는 P형인 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
7. 제1항에 있어서, 상기 마스크 패턴이 산화막 또는 질화막 패턴으로 형성되는 것을 특징으로하는 액정표시장치용 박막 트랜지스터.
8. 투명기판상에 제1반도체층 패턴을 형성하는 공정과, 상기 제1반도체층에서 채널로 예정되어 있는 부분의 상측에 순차적으로 적층되어있는 제1게이트절연막 패턴 및 도전층 패턴으로된 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 상기 노출되어있는 반도체층 패턴의 양측에 고농도 불순물층을 형성하는 공정과, 상기 구조의 전표면에 제2게이트절연막을 형성하는 공정과, 상기 제1반도체층 패턴 상측의 제2게이트절연막상에 제2반도체층 패턴을 형성하는 공정과, 상기 게이트전극 상측의 제2반도체층 패턴상에 절연재질의 마스크층 패턴을 형성하는 공정과, 상기 마스크층 패턴에 의해 노출되어 있는 제2반도체층 패턴에 제2고농도 불순물층을 형성하는 공정과, 상기 마스크층 패턴 양측의 제2고농도 불순물층의 일측과 그 하부의 제2게이트절연막을 순차적으로 제거하여 제1고농도 불순물층을 노출시키는 공정과, 상기 노출되어 있는 제1 및 제2고농도 불순물층과 접촉되는 소오스/드레인전극을 형성하는 공정을 구비하는 액정표시장치용 박막 트랜지스터의 제조방법.
9. 제8항에 있어서, 상기 제1반도체층 패턴과 제1게이트절연막 및 게이트전극의 패턴닝을 따러 하지 않고, 먼저 각 층들을 적층한 후, 제1마스크로 각각을 제1반도체층 패턴과 동일한 형상으로 식각한 후, 다시 제2마스크로 게이트전극과 제1게이트절연막을 정의하는 것을 특징으로하는 액정표시장치용 박막 트랜지스터의 제조방법.
10. 제9항에 있어서, 상기 마스크 패턴의 식각마스크는 배면 노광으로 형성하는 것을 특징으로하는 액정표시장치용 박막 트랜지스터의 제조방법.