CN105206601B - 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法 - Google Patents

测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法 Download PDF

Info

Publication number
CN105206601B
CN105206601B CN201510679983.0A CN201510679983A CN105206601B CN 105206601 B CN105206601 B CN 105206601B CN 201510679983 A CN201510679983 A CN 201510679983A CN 105206601 B CN105206601 B CN 105206601B
Authority
CN
China
Prior art keywords
layer
test
test block
resolution chart
element unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510679983.0A
Other languages
English (en)
Other versions
CN105206601A (zh
Inventor
詹裕程
张帅
刘祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510679983.0A priority Critical patent/CN105206601B/zh
Publication of CN105206601A publication Critical patent/CN105206601A/zh
Priority to US15/527,792 priority patent/US10020328B2/en
Priority to PCT/CN2016/102579 priority patent/WO2017067458A1/zh
Priority to EP16856889.7A priority patent/EP3208847B1/en
Application granted granted Critical
Publication of CN105206601B publication Critical patent/CN105206601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种测试组件单元、阵列基板、显示面板、显示装置以及制造方法。测试组件单元包括：多层测试图形，每层测试图形包括多个测试块和多个测试线，不同层之间的测试块、测试线可以分别形成多个相应的电容器和薄膜晶体管，从而通过检测测试区的这些组件和器件可以判断显示区的相关组件和器件是否满足要求。

Description

测试组件单元、阵列基板、显示面板、显示装置以及制造测试 组件单元的方法
技术领域
本发明涉及液晶显示领域，具体地，涉及测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法。
背景技术
现在人们对高分辨率的显示器需求越来越高。显示器的分辨率越高意味着该显示器的显示面板内的像素个数越多，而像素个数越多则对显示面板的工艺能力的要求也越高，相应地，对工艺能力的检测时效性的需求也需要提高。
现有的检测技术通常在各个不同层设计数个测试组件单元，然后进行单层单个功能的测试。因此，当进行后层工艺时，如果发现工艺出现异常，现有检测技术不能够进行即时的检测。
特别是针对类似于低温多晶硅技术(LTPS)顶栅结构的器件而言，由于光掩模数量较多，工艺较为复杂，如果不能够即时的反应生产过程的不良，将造成产品的制作成本与时间上的极大浪费。
发明内容
鉴于此，本发明的目的在于提供一种即时测试组件单元(TEG)，利用该即时测试组件单元能够即时监控和判别现行设备和工艺在多层膜工艺中的工艺参数，并通过检测结果及时调整工艺参数，由此提高工艺稳定度改善工艺性能，降低不良工艺带来的风险和浪费。
本发明的目的还在于提供一种即时测试组件单元，利用该即时测试组件单元能够同时即时监控不同的长短沟道薄膜晶体管器件的特性。
本发明的目的还在于提供一种即时测试组件单元，利用该即时测试组件单元能够同时即时监控不同的夹层电容。
本发明的目的还在于提供一种即时测试组件单元能够将重叠、工艺能力、电容以及薄膜晶体管器件长短沟道的测定整合一起，使用同一即时测试组件单元来完成上述的功能，降低量测成本。
本发明的目的还在于提供一种制造该基板的方法，降低产品成本。
根据本发明的一方面，提供一种测试组件单元包括：多层测试图形，每层测试图形包括多个测试块，不同层之间的测试块之间分别形成多个相应的电容器。
根据本发明的一方面，提供一种包括测试组件单元的基板，包括显示区和非显示区，所述非显示区内设置至少一个测试组件单元，所述显示区内设置多条数据线、多条栅线、多个薄膜晶体管和多个像素电极，所述测试组件单元为上述的测试组件单元。
根据本发明的一方面，提供一种制造该基板的方法，所述阵列基板包括显示区和非显示区，所述方法包括：
在显示区形成多层显示图形；
其中，在形成显示图形时，至少在两层非显示区形成如上述的测试图形；
测量测试图形的尺寸、间距、由不同层测试图形中不同层的测试块构成的电容以及测试图形中金属层构成的测试线和间隔层构成的晶体管的沟道长度；
通过测试图形的测量结果判断显示区的参数是否满足要求；
对不满足要求的参数进行调整，使用调整后的参数形成显示区的显示图形。
根据本发明的一方面，提供一种包括基板的显示面板，包括上述基板。
根据本发明的一方面，提供一种包括显示面板的显示装置，包括上述显示面板。
附图说明
图1为根据本发明的一个实施例的完成缓冲层与有源层沉积结构示意图；
图2为根据本发明的一个实施例的完成缓冲层与有源层曝光显影后示意图；
图3为根据本发明的一个实施例的完成有源层刻蚀与剥膜后的剖面示意图；
图4为根据本发明的一个实施例的完成栅极绝缘层沉积结构示意图；
图5为根据本发明的一个实施例的完成栅极金属层沉积结构剖面示意图；
图6为根据本发明的一个实施例的完成栅极金属层曝光显影后示意图；
图7为根据本发明的一个实施例的完成栅极金属层刻蚀与剥膜后的剖面示意图；
图8为根据本发明的一个实施例的完成内部介质层沉积结构剖面示意图；
图9为根据本发明的一个实施例的完成内部介质层曝光显影后示意图；
图10为根据本发明的一个实施例的完成内部介质层刻蚀与剥膜后的示意图；
图11为根据本发明的一个实施例的完成源极和漏极金属层沉积结后的示意图；
图12为根据本发明的一个实施例的完成源极和漏极金属层曝光显影后示意图；
图13为根据本发明的一个实施例的完成源极和漏极金属层刻蚀与剥膜后的示意图；
图14为根据本发明的一个实施例的完成平坦层沉积后的示意图；
图15a-b为根据本发明的一个实施例的用于平坦层曝光和完成平坦层曝光显影后的示意图；
图16为根据本发明的一个实施例的完成像素电极层沉积结后的示意图；
图17为根据本发明的一个实施例的完成像素电极层曝光显影后示意图；
图18为根据本发明的一个实施例的完成像素电极层刻蚀与剥膜后的示意图；
图19为根据本发明的一个实施例的完成所有工艺后测试组件单元的图案的俯视图；
图20为根据本发明的一个实施例的完成所有工艺后测试组件单元的图案的俯视图。
具体实施方式
现在对本发明的实施例提供详细参考，其范例在附图中说明，图中相同的数字全部代表相同的组件。为解释本发明下述实施例将参考附图被描述。
根据本发明的一个实施例，提供一种测试组件单元(TEG)，包括：多层测试图形，每层测试图形包括多个测试块，不同层之间的测试块之间分别形成多个相应的电容器。测试组件单元可以形成在非图形区内，并且与图形区内的组件在相同的工艺条件下形成。
在本发明的一个实施例中，每层测试图形还包括多条测试线，所述多条测试线宽度互不相同并且间隔分开。测试块通过测试线连接。
图19示出了根据本发明一个实施例的测试组件单元的俯视图，其下层的所述测试图形可以由金属材料或多晶硅制成，上层的所述测试图形也可以由金属材料制成。此处提到的“上层”、“下层”并不是为了限定任何层，而仅是为了区分两个不同层，在空间上，上层在下层之上。例如，测试块500和700在测试块300上层，测试块700在测试块500 上层。此外，图19是一种示意图，示意地示出了在本文中将要进行说明的测试组件单元的各个层上的组件的相对位置，其他未示出的层或元件被忽略。
如图所示，在半导体基板上，测试组件单元包括位于不同层上的多个测试块300、500、700，以及位于不同层上的多个测试线102’、300’、 400’、500’、600’、700’。应该理解，这里所描述的块和线是本领域技术人员理解的一般形状，块的形状可以是四边形，也可以是正方形，也可以是其他四边形或多边形。本发明的实施例中的块是正方形，这主要是方便计算电阻等材料或期间的性质。本发明的实施例中的线是长条形状，测试线和测试块的形状优选地可以跟基板上的图形区的相应的元件的形状相同或类似。
可以看到，同一层上的多个测试块可以包括不同尺寸的多个测试块，同一层上的多条测试线可以包括不同尺寸的多条测试线。例如，如图19 所示，形成源极和漏极金属的层上设置两个不同尺寸的多个测试块500，同时还设置粗细不同尺寸的测试线500’。应该知道，根据具体要求可以设置更多不同的尺寸的测试线或测试块，例如设置三种、四种、五种或更多不同尺寸的测试线和测试块，这可以根据图形区的元件尺寸设置。通过设置尺寸不同的测试块和测试线，可以确定基板上的同一层上所有的不同参数的块组件和线组件的工艺条件。例如，可以通过确定测试块和测试线上是否具有缺口，进而确定同一层上其他位置的组件是否存在缺口，例如半导体基体上的图形区的组件是否存在缺口；可以通过比较测试块的尺寸和测试线的尺寸与预先设定尺寸确定同一层上图形区内的组件的尺寸是否达到预定尺寸；可以通过确定测试块与测试线的电连接确定图形区内类似组件之间的连接是否符合要求；可以通过测试块之间的间距或测试线之间的间距确定同一层的图形区内的组件之间的间距是否符合要求。由此可见，利用根据本发明的实施例的测试组件单元可以确定出现不良的工艺位置，因此可以有针对性地对工艺条件作出调整，包括组件自身的宽度，例如线宽，组件与组件之间的间距，组件边缘的完整性，这些对应工艺中的例如刻蚀的工艺是否合适。
如图19所示，测试组件单元还包括测试线400 ’ 、500 ’ 、600 ’ 、700 ’ 构成的非闭合框(围绕测试块)。测试框可以设置为在另一层上的投影围绕另一层上的测试块，从而通过确定测试框的投影与该另一层上的测试块之间的间距确定图形区内不同层上的组件之间的重叠关系或间距。例如图19所示的测试框700 ’ 在另一层(例如下层)上的投影和另一层(例如下层)上的测试块500的边缘之间在层延伸平面的方向(即，图平面的方向上)上的间距可以用于确定测试框700所在的层上的组件和测试块500所在的层上的组件的重叠关系，进而可以确定图形区内不同层上的相应元件之间的重叠。由此可见，利用根据本发明的实施例的测试组件单元可以确定不同层上的组件之间的重叠关系。
在本发明的一个实施例中，不同层上的测试图形布置成使得通过测量不同层上的测试块之间在层延伸平面的方向(即，图平面的方向上) 上的间距能够测量不同层上的测试块之间的重叠，例如测量不同层上的测试块在同一平面内的投影之间的间距可以用以测量不同层上的测试块之间的重叠，进而可以确定图形区内不同层上的相应元件之间的重叠。在本发明的一个实施例中，例如，如图19所示，源极和漏极金属测试块 500在下层，像素电极金属测试块700在上层，通过检测源极和漏极金属测试块500和像素电极金属测试块700之间在层延伸平面的方向上的间距能够量测不同层上的源极和漏极金属测试块500和像素电极金属测试块700之间的重叠，进而可以确定图形区内不同层上的相应源极和漏极金属元件和像素电极元件之间的重叠。进一步，例如，测试上一层上的像素电极金属测试块700在形成源极和漏极金属测试块500的下一层上的投影和源极和漏极金属测试块500之间在层延伸平面的方向上的间距，并将测试的间距和预设的间距对比可以确定工艺是否满足要求，进而及时调节工艺参数。
在本发明的一个实施例中，多个测试块包括由用于形成栅极的金属层形成的栅极金属测试块300、由间隔层形成的间隔层(介质层)测试块400、由用于形成源极和漏极的金属层形成的源极和漏极金属测试块 500以及由用于形成像素电极层的像素层形成的像素电极金属测试块 700，如图19所示。在形成栅极的金属层的时候，可以形成测试图形中的栅极金属测试块；在形成源极和漏极的金属层的时候，可以形成源极和漏极金属测试块；在形成像素电极层的像素层的时候，可以形成像素电极金属测试块。同样，在形成多晶硅层时，可以形成测试图形中的多晶硅测试线；在形成栅极的金属层的时候，可以形成测试图形中的栅极金属测试线；在形成源极和漏极的金属层的时候，可以形成源极和漏极金属测试线；在形成像素电极层的像素层的时候，可以形成像素电极测试线。
在本发明的一个实施例中，在不同层的测试图形之间设置间隔层 400。例如，间隔层400可以是栅极绝缘层或层间绝缘层。不同层之间的测试线可以通过过孔(图19未示出)连接，过孔贯穿间隔层连接位于不同层上的测试线。测量同层上的测试线可以确定测试线是否短路。测量不同层上的测试线可以确定测试线是否短路，或确定测试线与过孔之间的连接是否达到预定要求。
在本发明的一个实施例中，不同层上的测试线，例如具有不同尺寸的多晶硅测试线、源极和漏极金属测试线和栅极金属测试线的部分构成具有较长沟道的薄膜晶体管和具有较短沟道的薄膜晶体管(在图19中示出具有两种尺寸，如图19下部示出的两个薄膜晶体管)。例如，图19 所示，两个源极和漏极金属测试线500’TFT分别位于多晶硅测试线 102’TFT的两侧，栅极测试线300’TFT位于中间位置，在栅极测试线 300’TFT和多晶硅测试线102’TFT之间设置有间隔层200，在栅极测试线300’TFT和源极和漏极金属测试线500’TFT设置间隔层，例如栅极绝缘层400，从而，如图19下部所示，形成了两个沟道尺寸不同的薄膜晶体管。要说明的是，这里的测试线102’TFT、300’TFT、500’TFT与其他的相应层上的测试线并无不同，不同的附图标记仅为了区分这些位于相同层上不同位置成的测试线。在本发明的一个实施例中，例如，栅极测试线300’TFT、多晶硅测试线102’TFT和源极和漏极金属测试线500’TFT 的宽度设置为不同，从而构造出至少两个或多个薄膜晶体管，这些薄膜晶体管的沟道长度不同。在本发明的其他实施例中，可以构造多个薄膜晶体管，这些薄膜晶体管的沟道尺寸互不相同，本领域技术人员可以根据本发明实施例的教导，根据需要进行设置。通过测试不同尺寸的薄膜晶体管可以确定图形区中对应的晶体管组件的性质，例如沟道长度、载流子响应速度、阈值特性、载流子迁移率有关薄膜晶体管的相关的参数等，还可以通过晶体管的特性判断间隔层的厚度以及绝缘性能等。
在本发明的一个实施例中，不同层上的测试线和测试块通过过孔连接，相同层上的测试线连接测试块。例如，如图19所示(图上部分)，测试线300’通过过孔连接测试块500，测试线102’通过过孔连接测试块 300、500，测试线500’通过过孔连接测试块700等。多个过孔的孔径可以互不相同，从而适应不同尺寸的测试线宽度，同时可以用于判断不同尺寸的过孔工艺是否达到预定参数。
在本发明的一个实施例中，电容器的电极包括位于不同层上的栅极金属测试块300、源极和漏极金属测试块500以及像素电极金属测试块 700中不同层上的任意两个，电容器的介质层包括栅极绝缘层和层间绝缘层中的一个。电容器参数的测定还可以提供有关间隔层的介电性质的信息。
在本发明的另一实施例中，提供一种包括测试组件单元的基板，包括显示区和非显示区；在非显示区内设置至少一个测试组件单元，在显示区内设置多条数据线、多条栅线、多个薄膜晶体管和多个像素电极。测试组件单元是以上根据本发明的实施例中的测试组件单元。
在本发明的实施例中，薄膜晶体管可以是顶栅薄膜晶体管。
在本发明的实施例中，测试组件单元可以包括多层测试图形，例如两层测试图形，下层测试图形由半导体材料制成，且与基板的有源层同层设置，上层测试图形由金属材料制成，且与基板的数据线同层设置。在另一实施例中，测试组件单元包括两层测试图形，下层测试图形由金属材料制成，且与基板的数据线同层设置；上层测试图形由金属材料制成，且与基板的栅线同层设置。在还一实施例中，测试组件单元包括两层测试图形，下层测试图形由金属材料制成，且与基板的数据线同层设置；上层测试图形由透明电极材料制成，且与基板的像素电极同层设置。在一个实施例中，测试组件单元包括三层测试图形，下层测试图形由半导体材料制成，例如多晶硅材料形成，且与基板的有源层同层设置；中间层测试图形由金属材料制成，且与基板的数据线同层设置；上层测试图形由透明电极材料制成，且与基板的像素电极同层设置。在本发明的一个实施例中，测试组件单元包括多层测试图形，下面第一层测试图形由半导体材料制成，例如多晶硅材料形成，且与基板的有源层同层设置；中间第二层测试图形由金属材料制成，且与基板的数据线同层设置；上面第三层测试图形由透明电极材料制成，且与基板的像素电极同层设置；在测试图形层之间还设置间隔层，例如层间绝缘层、栅极绝缘层等间隔层。
在本发明的一个实施例中，不同测试图形层之间通过过孔连接。
在本发明的一个实施例中，提供一种显示面板，该显示面板包括上述的基板。
在本发明的一个实施例中，提供一种显示装置，包括上述的显示面板。
本发明的一个实施例还提供一种制造阵列基板的方法，所述阵列基板包括显示区和非显示区，所述方法包括：
在显示区形成多层显示图形，其中，在形成显示图形时，在非显示区内至少两层形成如上述的测试图形；测量测试图形的尺寸、间距、不同层测试图形中由不同层的测试块构成的电容以及测试图形中金属层和间隔层构成的晶体管的沟道长度；通过测试图形的测量结果判断显示区的参数是否满足要求；对不满足要求的参数进行调整，使用调整后的参数形成显示区的显示图形。
在本发明的一个实施例中，显示区的不同层之间的显示图形通过贯穿两层显示图形之间的间隔层的过孔相连，所述方法包括：形成显示区的下层的显示图形，同时形成非显示区的测试图形；测量测试图形的参数，包括图形的尺寸、间距，判断测试图形的参数是否满足要求；如果不满足要求则调整参数；如果测试图形符合要求，则在下层上形成间隔层，间隔层包括栅极绝缘层或层间绝缘层；在显示区和非显示区中形成过孔，过孔贯穿间隔层，非显示区的过孔位于测试线的上方；测量过孔的位置是否满足要求；如果过孔位置偏离期望位置，则调整过孔的位置；重复以上步骤继续形成后续的层。
本发明的实施例的方法还包括：每层测试图形中包括多个测试块和多个测试线，下层的测试块和上层的测试块之间形成电容器，测量电容器的电容，判断是否满足期望的要求。根据本发明的实施例的方法，每层测试图形中包括多个测试线，多个测试线的宽度互不相同且间隔分开，并且，不同层的测试线材料不同。根据本发明的实施例的方法，测量不同层上的测试线构成沟道长度不同的薄膜晶体管的参数。
根据本发明的实施例的方法，下层的显示图形包括有源层，上层的所述显示图形包括数据线和源极和漏极；和/或下层的所述显示图形包括数据线和源极和漏极，上层的所述显示图形包括栅线；和/或下层的所述显示图形包括数据线和源极和漏极，上层的显示图形包括像素电极。
在本发明的实施例中，测试线本身的尺寸可以用于判断线组件的相关工艺是否满足预定要求；同时测试线中的金属测试线可以用于连接不同层的测试块，从用于判断不同层之间的电连接、不同层之间的测试块形成的电容器、薄膜晶体管是否满足预定要求，因而根据本发明的实施例，不需要设置专门用于判断线宽等的测试线，用于构成电容器的测试线即可以用于判断测试线是否完整，测试线的尺寸是否达到预定要求，由此可以减少测试线的数量；根据本发明的实施例，可以在有源层、栅极所在层、间隔层、源漏金属所在层以及像素电极所在层分别监测测试组件单元，可以即时监测各层测试线的尺寸、电容及长、短沟道的薄膜晶体管特性；根据本发明的实施例，将对不同层的重叠、包括图案化工艺、黄光对准工艺等各种不同工艺的参数、电容、薄膜晶体管长短沟道的监测整合在一起，减少了测试组件单元的复杂度，从而节约了成本。
根据本发明的一个实施例的形成测试组件单元的方法可以具体包括：
1)提供基板100，对基板100进行清洗处理，基板100由玻璃等透明材料构成。利用等离子增强化学气相外延方法在基板上连续形成缓冲层101，和一非晶硅薄膜102。所述缓冲层101可以由氧化硅、氮化硅形成单一或复合层组成，氧化硅厚度为50-100纳米，氮化硅厚度为100-300 纳米，非晶硅薄膜厚度为40-50纳米，如图1所示；接着将基板100送往高温炉中进行处理，以达到脱氢(减少非晶硅薄膜中氢的含量)的目的，一般将氢的含量控制在2％以内。
2)然后把上述基板进行退火处理，例如使用准分子激光退火，使非晶硅转变多晶硅薄膜有源层102；再通过光刻抗蚀剂曝光显影形成有源层光刻抗蚀剂图案103，如图2所示。
3)利用刻蚀的方法进行有源层刻蚀，最后再利用剥离装置将PR胶进行剥离，形成有源层图案102，如图3所示。换句话说，有源层102 图案包括多条多晶硅测试线。这些多晶硅测试线预定宽度不同，且相互间隔分开。
4)接着再利用等离子增强化学气相外延的方法沉积栅极绝缘层200，如图4所示。
5)接着再利用例如溅射工艺沉积栅极金属层300，如图5所示。再通过光刻抗蚀剂曝光和显影形成栅极光刻抗蚀剂图案301，并利用蚀刻的方式进行栅极金属层蚀刻，最后再利用剥离装置剥离光刻抗蚀剂，最终栅极的图案如图6与图7所示。换句话说，栅极金属层300图案包括多条栅极金属测试线和多个栅极金属测试块。这些栅极金属测试线预定宽度不同，且相互间隔分开；栅极金属测试块大小不同，且相互之间间隔分开。
6)接着再利用等离子增强化学气相外延的方法沉积间隔层，例如内部介质层400，在内部介质层沉积完成后，通过光刻工艺曝光显影形成介质层光刻抗蚀剂图案401，并利用蚀刻的方式进行介质层的蚀刻，最后再利用剥离装置将剥离光刻抗蚀剂，最终形成的介质层的图案如图 8～10所示。
7)接着利用例如溅射工艺沉积源极和漏极金属层500，如图11所示。再通过光刻工艺曝光显影形成源极和漏极光刻抗蚀剂图案501，如图12所示。
8)利用刻蚀的方法进行源极和漏极金属层的刻蚀，最后再利用剥离装置将光刻抗蚀剂剥离，最终源极和漏极的图案如图13所示。换句话说，源极和漏极金属层500图案包括多条源极和漏极金属测试线500’和多个源极和漏极金属测试块500。这些源极和漏极金属测试线500’预定宽度不同，且相互间隔分开；源极和漏极金属测试块500大小不同，且相互之间间隔分开。
9)接着沉积平坦层600，在平坦层沉积完成后，形成掩模601(如图15a所示)，通过光刻工艺曝光显影形成平坦层图案600，如图14～15 所示。
10)接着利用例如溅射工艺沉积像素电极层层700，如图16所示。再通过光学曝光和显影形成像素光刻抗蚀剂图案701，如图17所示。
11)利用刻蚀的方法进行像素层刻蚀，最后再利用剥离装置对光刻抗蚀剂进行剥离，最终像素电极的图形如图18所示。换句话说，像素电极金属层700图案包括多条像素电极金属测试线700’和多个像素电极金属测试块700。这些像素电极金属测试线700’预定宽度不同，且相互间隔分开；像素电极金属测试块700大小不同，且相互之间间隔分开。
在本发明的实施例中，还包括形成过孔，过孔贯穿间隔层连接不同上的金属线以便形成电连接。
在本文中，观察测试线或测试块是否正确地形成是指，判断测试图形中所有的测试线和测试块都达到了预定的宽度，并且任意相邻的两条测试线或测试块之间、或测试线和测试块之间的间距也达到预定的宽度。在本文中，可以利用CCD摄像头对测试图形进行拍照，通过对CCD摄像头获取的图像分析测试图形的宽度、间隔是否符合预设参数。
此外，当测试图形以及与该测试图形同层设置的显示图形由金属材料形成时，还需要判断显示图形中的线条之间是否形成短路。此时，判断测试图形是否正确形成需要判断同一测试图形的任意两条测试线、测试块之间是否发生短路。具体地，可以通过测试任意两条测试线、测试块之间的阻抗判断二者之间是否发生短路，相应地，可以判断在显示区的显示图形中，具有与被测量的测试线相同宽度、与测试块相同尺寸的块之间是否短路。
当测试不同层之间的测试块之间的电容值可以判断不同层之间的显示区的图形中的测试块之间电容是否符合预定要求，从而可以判断不同层之间的测试块尺寸、间距、连接测试块的测试线和过孔是否正确等。
当观察过孔是否正确形成时，需要判断是否所有的过孔都已经形成，并且判断每个过孔的孔径是否已经达到预定值。
观察上层测试图形中的测试块或测试框的侧边与下层测试图形中的测试块的侧边之间的间隔，如果间隔为预定值则说明黄光对准能力符合要求，反之说明黄光对准能力不符合要求，应该调整工艺参数。
利用检测源极和漏极金属所形成源极和漏极金属测试块500与像素电极金属测试块700的间距，可以量测源极和漏极金属500与像素电极金属测试块700之间的重叠程度，而利用量测源极和漏极金属之间的线宽，同时可检测源极和漏极金属层光刻与蚀刻的工艺能力程度。
在本实施例中，在形成每层金属层中图案之后可以测量测试区内的金属图形判断工艺的参数是否符合预定要求。例如，利用检测多晶硅层 102、栅极金属层300、源极和漏极金属层500所形成测试块与栅极金属测试线300’、介质层测试线400’、源极和漏极金属测试线500’及像素电极层测试线700’的尺寸和这些测试线之间的间距，判断形成在图形区内相应的层内的相应的线元件的尺寸以及这些线元件相互之间的间距是否达到预定参数；可以量测多晶硅测试块102、栅极金属层测试块300、介质层测试线400’、源极和漏极金属测试块500以及像素电极层测试块 700的尺寸判断形成在图形区内相应的层内的相应的块元件的尺寸是否达到预定参数；可以量测多晶硅测试块102与栅极金属层测试块300、栅极金属层测试块300与介质层测试线400’、栅极金属层测试块300 与源极和漏极金属测试块500及源极和漏极金属测试块500与像素电极层测试块700之间的重叠程度，判断形成在图形区内相应的层内的相应的块元件之间的重叠，由此判断各层的光刻与蚀刻的工艺能力程度。
在本发明的一个实施例中，可以通过测量不同层上的测试块之间的形成的电容器的夹层电容值判断图形区相关组件的参数是否符合器件的要求。例如，如图20所示，可以测量测试块300-1和测试块500-2之间形成的电容器的夹层电容值，可以测量测试块300-1和测试块500-3之间形成的电容器的夹层电容值，可以测量测试块500-2和测试块500-3 之间形成的电容器的夹层电容值，可以测量测试块500-3和测试块500-4 之间形成的电容器的夹层电容值。例如，测试线300’和测试线102’以及两层之间的过孔连接测试块300-1与测试块500-2；测试线300’、测试线 102’、测试线500’以及层之间的过孔连接测试块300-1与测试块500-3；测试线300’、测试线102’、测试线500’、测试线700’以及层之间的过孔连接测试块300-1与测试块500-4；测试线300’、测试线500’以及层之间的过孔连接测试块300-1与测试块500-3。
在本发明的实施例中，测试线可以构成具有不同沟道尺寸的薄膜晶体管，通过测量不同沟道尺寸的薄膜晶体管的参数可以判断图形区内的相应的薄膜晶体管的参数是否达到预期。例如，如图20所示，在图20 的下部示出两个薄膜晶体管。图下部左边的薄膜晶体管具有较短的沟道，图下部右边的薄膜晶体管具有较长的沟道。两个薄膜晶体管是由多晶硅测试线102’TFT、栅极金属测试线300’TFT以及源极和漏极金属测试线 500’TFT构成的，左边薄膜晶体管的测试线尺寸比右边薄膜晶体管的测试线的尺寸小，因而沟道的尺寸短。此外，根据本发明的实施例，图20 中的短沟道薄膜晶体管和长沟道薄膜晶体管的漏极共享一个接触电极，即共享图20中的测试块500-2；图20中的短沟道薄膜晶体管和长沟道薄膜晶体管的源极共享一个接触电极，即共享图20中的测试块500-4。这样的设计是有利的，可以以较少数量的测试块和测试线实现同时测试线组件、块组件以及薄膜晶体管的特性。
在替换的实施例中，图20中的短沟道薄膜晶体管和长沟道薄膜晶体管的源极共享一个接触电极，即共享图20中的测试块500-2；图20 中的短沟道薄膜晶体管和长沟道薄膜晶体管的漏极共享一个接触电极，即共享图20中的测试块500-4。
尽管已经参考本发明的典型实施例，具体示出和描述了本发明，但本领域普通技术人员应当理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以对这些实施例进行形式和细节上的多种改变。

Claims (25)

1.一种测试组件单元，包括：多层测试图形，每层测试图形包括多个测试块，不同层的测试块之间分别形成多个相应的电容器；
其中，所述多个测试块包括彼此位于不同层的由用于形成栅极的金属层形成的栅极金属测试块、由介质层形成的介质层测试块、由用于形成源极和漏极的金属层形成的源极和漏极金属测试块以及由用于形成像素电极层的像素层形成的像素电极金属测试块；
其中，所述每层测试图形还包括多条测试线。
2.根据权利要求1所述的测试组件单元，其中，所述多条测试线宽度互不相同并且间隔分开。
3.根据权利要求2所述的测试组件单元，其中，多个测试块通过多条测试线连接。
4.根据权利要求2所述的测试组件单元，其中，测试线包括多晶硅测试线、用于形成栅极的金属层形成的栅极金属测试线、由用于形成源极和漏极的金属层形成的源极和漏极金属测试线、由间隔层形成的间隔层测试线以及用于形成像素电极层的像素层形成的像素电极测试线。
5.根据权利要求1所述的测试组件单元，其中，不同层的测试图形之间设置有间隔层，间隔层为栅极绝缘层或层间绝缘层。
6.根据权利要求4所述的测试组件单元，其中尺寸不同的两组多晶硅测试线、源极和漏极金属测试线和栅极金属测试线的部分构成具有较长沟道的薄膜晶体管和具有较短沟道的薄膜晶体管。
7.根据权利要求6所述的测试组件单元，其中所述长沟道的薄膜晶体管和所述具有较短沟道的薄膜晶体管配置成所述长沟道的薄膜晶体管的漏极和所述具有较短沟道的薄膜晶体管的漏极共享一个测试块作为接触电极并且所述长沟道的薄膜晶体管的源极和所述具有较短沟道的薄膜晶体管的源极共享一个测试块作为接触电极。
8.根据权利要求1所述的测试组件单元，其中，不同层上的测试图形布置成使得通过测量不同层上的测试块在同一平面上的投影的间距能够测量不同层上的测试块之间的重叠。
9.根据权利要求8所述的测试组件单元，其中，栅极金属测试块在下层，像素电极金属测试块在上层，通过检测栅极金属测试块和像素电极金属测试块之间在层所处的平面的延伸方向上的间距能够量测栅极金属测试块和像素电极金属测试块之间的重叠。
10.根据权利要求1所述的测试组件单元，其中，电容器的电极包括位于不同层上的栅极金属测试块、源极和漏极金属测试块以及像素电极金属测试块中任意两个，电容器的介质层包括栅极绝缘层和层间绝缘层中的一个。
11.根据权利要求1所述的测试组件单元，其中，不同层之间的多条测试线通过多个过孔连接。
12.根据权利要求11所述的测试组件单元，其中，多个过孔的孔径互不相同。
13.根据权利要求1所述的测试组件单元，其中，每层测试图形还包括测试框，其中上层的测试框在下层的投影在下层的测试块外侧，以便上层的测试框在下层的投影的边缘与下层的测试块侧边之间相间隔。
14.一种包括测试组件单元的基板，包括显示区和非显示区，所述非显示区内设置至少一个测试组件单元，所述显示区内设置多条数据线、多条栅线、多个薄膜晶体管和多个像素电极，所述测试组件单元为权利要求1-13中任一项所述的测试组件单元。
15.根据权利要求14所述的基板，其中薄膜晶体管为顶栅薄膜晶体管。
16.根据权利要求14所述的基板，其中所述至少一个测试组件单元包括两层测试图形，下层测试图形由半导体材料制成，且与基板的有源层同层设置，上层测试图形由金属材料制成，且与基板的数据线同层设置；
所述至少一个测试组件单元包括两层测试图形，下层测试图形由金属材料制成，且与基板的数据线同层设置，上层测试图形由金属材料制成，且与基板的栅线同层设置；和/或
所述至少一个测试组件单元包括两层测试图形，下层测试图形由金属材料制成，且与基板的数据线同层设置，上层测试图形由透明电极材料制成，且与基板的像素电极同层设置。
17.根据权利要求14所述的基板，其中所述至少一个测试组件单元包括多层测试图形，其中，下层测试图形由半导体材料制成，且与基板的有源层同层设置；中间层测试图形由金属材料制成，且与基板的数据线同层设置；上层测试图形由透明电极材料制成，且与基板的像素电极同层设置。
18.一种显示面板，该显示面板包括如权利要求14或15所述的基板。
19.一种显示装置，包括如权利要求18所述的显示面板。
20.一种制造阵列基板的方法，所述阵列基板包括显示区和非显示区，所述方法包括：
在显示区形成多层显示图形；
其中，在形成显示图形时，至少在两层非显示区形成如权利要求1或2所述的测试图形；
测量测试图形的尺寸、间距、由不同层测试图形中不同层的测试块构成的电容以及测试图形中金属层构成的测试线和间隔层构成的晶体管的沟道长度；
通过测试图形的测量结果判断显示区的参数是否满足要求；
对不满足要求的参数进行调整，使用调整后的参数形成显示区的显示图形。
21.如权利要求20所述的方法，其中不同层之间的显示区的显示图形通过贯穿两层显示图形之间的间隔层的过孔相连，所述方法包括：
形成下层的显示区的显示图形，同时形成非显示区的测试图形；
测量测试图形的参数，包括图形的尺寸、间距，判断测试图形的参数是否满足要求；
如果不满足要求则调整参数；
如果测试图形符合要求，则在下层上形成间隔层，间隔层包括栅极绝缘层或层间绝缘层；
在显示区和非显示区中形成过孔，过孔贯穿间隔层，非显示区的过孔位于测试线的上方；
测量过孔的位置是否满足要求；
如果过孔位置偏离期望位置，则调整过孔的位置；
重复以上步骤继续形成后续的层。
22.如权利要求21所述的方法，其中每层测试图形中包括多个测试块和多个测试线，下层的测试块和上层的测试块之间形成电容器，测量电容器的电容，判断是否满足期望的要求。
23.如权利要求20或21所述的方法，其中每层测试图形中包括多个测试线，多个测试线的宽度互不相同且间隔分开，并且，不同层的测试线材料不同。
24.如权利要求23所述的方法，其中不同层上的测试线构成沟道长度不同的薄膜晶体管，测量不同薄膜晶体管的参数。
25.如权利要求20或21所述的方法，其中下层的显示图形包括有源层，上层的所述显示图形包括数据线和源极和漏极；和/或
下层的所述显示图形包括数据线和源极和漏极，上层的所述显示图形包括栅线；和/或
下层的所述显示图形包括数据线和源极和漏极，上层的显示图形包括像素电极。
CN201510679983.0A 2015-10-19 2015-10-19 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法 Active CN105206601B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510679983.0A CN105206601B (zh) 2015-10-19 2015-10-19 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法
US15/527,792 US10020328B2 (en) 2015-10-19 2016-10-19 Test element unit, array substrate, display panel, display apparatus, and method of manufacturing array substrate
PCT/CN2016/102579 WO2017067458A1 (zh) 2015-10-19 2016-10-19 测试组件单元、阵列基板、显示面板、显示装置以及制造阵列基板的方法
EP16856889.7A EP3208847B1 (en) 2015-10-19 2016-10-19 Testing component unit, array substrate comprising the testing component unit, display panel comprising the array substrate, display device comprising the display panel, and method of manufacturing the array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510679983.0A CN105206601B (zh) 2015-10-19 2015-10-19 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法

Publications (2)

Publication Number Publication Date
CN105206601A CN105206601A (zh) 2015-12-30
CN105206601B true CN105206601B (zh) 2019-03-12

Family

ID=54954177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510679983.0A Active CN105206601B (zh) 2015-10-19 2015-10-19 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法

Country Status (4)

Country Link
US (1) US10020328B2 (zh)
EP (1) EP3208847B1 (zh)
CN (1) CN105206601B (zh)
WO (1) WO2017067458A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835837B (zh) * 2015-06-05 2017-07-28 杭州士兰微电子股份有限公司 高压半导体器件及其制造方法
CN105206601B (zh) 2015-10-19 2019-03-12 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法
CN105259722A (zh) 2015-11-24 2016-01-20 京东方科技集团股份有限公司 一种测试元件组及其制作方法、阵列基板及显示装置
CN105655350B (zh) * 2016-01-04 2018-12-21 京东方科技集团股份有限公司 一种阵列基板、显示装置、制作方法和测试方法
CN105632959B (zh) * 2016-01-05 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN205959980U (zh) * 2016-08-26 2017-02-15 合肥鑫晟光电科技有限公司 膜层测试结构及阵列基板
CN106847161B (zh) * 2017-04-13 2020-04-14 京东方科技集团股份有限公司 Goa控制单元、驱动方法、显示面板和显示装置
CN108807513B (zh) * 2017-07-04 2019-08-20 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN107393904B (zh) * 2017-07-20 2019-05-03 京东方科技集团股份有限公司 测试结构、阵列基板和显示装置
CN109887933B (zh) * 2019-02-27 2021-08-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20200115750A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 검사 방법
CN110148570B (zh) * 2019-05-17 2020-12-22 业成科技（成都）有限公司 显示面板及显示面板的制作方法
CN111179794B (zh) * 2020-01-06 2022-04-19 京东方科技集团股份有限公司 检测电路、阵列基板、显示面板
CN111796713B (zh) * 2020-06-17 2023-06-27 武汉华星光电技术有限公司 显示面板
CN111968946B (zh) * 2020-08-26 2024-06-11 京东方科技集团股份有限公司 初始阵列基板及其制作方法、检测方法
CN112880540A (zh) * 2021-01-14 2021-06-01 合肥维信诺科技有限公司 显示面板制程中刻蚀量的检测方法及显示面板母板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375252A (zh) * 2010-08-05 2012-03-14 塔工程有限公司 阵列测试装置和阵列测试方法
CN103367329A (zh) * 2013-07-23 2013-10-23 上海华力微电子有限公司 用于测试mim电容的半导体结构
CN104345484A (zh) * 2014-11-04 2015-02-11 京东方科技集团股份有限公司 测试单元、阵列基板及其制造方法、显示面板和显示装置
CN205092238U (zh) * 2015-10-19 2016-03-16 京东方科技集团股份有限公司 测试组件单元、基板、显示面板以及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
JP3979249B2 (ja) * 2002-09-30 2007-09-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US7093209B2 (en) * 2003-09-16 2006-08-15 Advanced Micro Devices, Inc. Method and apparatus for packaging test integrated circuits
KR20080037343A (ko) * 2006-10-26 2008-04-30 삼성전자주식회사 표시장치용 모기판
US7821069B2 (en) * 2007-01-25 2010-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
KR100941835B1 (ko) 2008-05-14 2010-02-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
JP5565767B2 (ja) * 2009-07-28 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101692142A (zh) * 2009-10-12 2010-04-07 友达光电股份有限公司 显示面板
CN102243443A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 曝光区域之间图形偏移量的检测方法及测试图形
KR20140030682A (ko) * 2012-09-03 2014-03-12 삼성디스플레이 주식회사 표시 장치 및 마더 기판
CN103246092B (zh) 2013-04-28 2015-08-19 京东方科技集团股份有限公司 阵列基板及显示装置
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
TWI547918B (zh) * 2014-11-28 2016-09-01 友達光電股份有限公司 面板裝置及其檢測方法
CN105206601B (zh) * 2015-10-19 2019-03-12 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375252A (zh) * 2010-08-05 2012-03-14 塔工程有限公司 阵列测试装置和阵列测试方法
CN103367329A (zh) * 2013-07-23 2013-10-23 上海华力微电子有限公司 用于测试mim电容的半导体结构
CN104345484A (zh) * 2014-11-04 2015-02-11 京东方科技集团股份有限公司 测试单元、阵列基板及其制造方法、显示面板和显示装置
CN205092238U (zh) * 2015-10-19 2016-03-16 京东方科技集团股份有限公司 测试组件单元、基板、显示面板以及显示装置

Also Published As

Publication number Publication date
WO2017067458A1 (zh) 2017-04-27
CN105206601A (zh) 2015-12-30
EP3208847A1 (en) 2017-08-23
US10020328B2 (en) 2018-07-10
EP3208847A4 (en) 2018-08-08
US20180083051A1 (en) 2018-03-22
EP3208847B1 (en) 2020-07-15

Similar Documents

Publication Publication Date Title
CN105206601B (zh) 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法
US7368204B2 (en) Mask for laser crystallization and crystallization method using the same
US10197877B2 (en) Array substrate and method for manufacturing the same and display device
US9608125B2 (en) Display substrate, its testing method and its manufacturing method
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
EP3214485A1 (en) Array substrate and manufacturing method thereof, display panel and display device
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
WO2018040578A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
US9893131B2 (en) Test element group, method of testing electrical characteristics of semiconductor elements, and fabricating method thereof
CN101677094B (zh) Tft性能测试装置及其制造方法和tft性能测试方法
CN104345484B (zh) 测试单元、阵列基板及其制造方法、显示面板和显示装置
WO2014146349A1 (zh) 阵列基板及显示装置
WO2014015636A1 (zh) 阵列基板及其制备方法、显示装置
CN205092238U (zh) 测试组件单元、基板、显示面板以及显示装置
CN105161504A (zh) 阵列基板及其制作方法、显示装置
CN107123655B (zh) 一种阵列基板及其制备方法、检测方法和显示装置
WO2017177649A1 (en) Array substrate, display panel and display apparatus having the same, and fabricating method thereof
CN108461506A (zh) 一种阵列基板及其制备方法、显示装置
CN205121122U (zh) 一种测试元件组、阵列基板及显示装置
CN104091804A (zh) 一种阵列基板及其制作方法、显示装置
CN103926762A (zh) 阵列基板及其制造方法
CN110620105B (zh) 阵列基板及其制造方法、阵列基板的图案偏移的检测方法
JP5026470B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置
JP2011128543A (ja) アクティブマトリクス基板用母基板及びその検査方法
JP2011060946A (ja) 位置ずれ検査パターンを有する半導体装置およびパターン位置ずれ検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant