CN104345484B - 测试单元、阵列基板及其制造方法、显示面板和显示装置 - Google Patents

Abstract

本发明提供一种测试单元，其中，所述测试单元包括至少一层测试图形，每层所述测试图形包括多条宽度互不相同且互相间隔的测试线。本发明还提供一种阵列基板及其制造方法、一种显示面板和一种显示装置。由于每层所述测试图形都包括具有不同宽度的多条测试线，因此，在形成了一层测试图形以及和该测试图形同层的显示图形之后，可以通过观察测试图形中每条测试线的状态就可以确定形成所述显示图形时的曝光和刻蚀的工艺能力。当多条测试线中的一条上出现缺口或者没有达到预定的宽度时，则说明在制造与所述测试图形同层的显示图形时，不能正确地形成具有上述预定的宽度的线，应当对工艺参数进行调整。

Description

测试单元、阵列基板及其制造方法、显示面板和显示装置

技术领域

本发明涉及显示面板的制造领域，具体地，涉及一种测试单元、一种包括该测试单元的阵列基板、该阵列基板的制造方法、一种包括所述阵列基板的显示面板和该显示面板的显示装置。

背景技术

现在，人们对高分辨率的显示器的需求越来越高。显示器分辨率越高意味着该显示器的显示面板内的像素个数越多，而像素个数越多则对生产显示面板的工艺能力的要求也越来越高，相应地，对工艺能力的检测时效性与即时性的需求也需要提高，现有检测技术通常都为制作完成后进行检测并分析产生不良的可能的工艺设备的原因，进而对工艺能力和设备进行评价并调整后续制作时的工艺参数，这种检测技术时效性和及时性差，造成的损失较大。

发明内容

本发明的目的在于提供一种测试单元、一种包括该测试单元的阵列基板、该阵列基板的制造方法、和一种包括所述阵列基板的显示面板和该显示面板的显示装置。所述测试单元能够在制造阵列基板时进行全面的检测。

为了实现上述目的，作为本发明的第一个方面，提供一种测试单元，其中，所述测试单元包括至少一层测试图形，每层所述测试图形包括多条宽度互不相同且互相间隔的测试线。

优选地，一层所述测试图形包括至少3条互相平行的测试线，且多条所述测试线之间的形成的间隔互不相同。

优选地，所述测试单元包括多层测试图形，且不同层的测试图形之间设置有间隔层。

优选地，所述测试单元包括两层测试图形，各层所述测试图形中包括的所述测试线的条数相同，且两层所述测试图形中的测试线通过间隔层中的过孔一一对应地连接，上一层所述测试图形中的测试线在下一层所述测试图形上的投影与下一层所述测试图形中的测试线相交叉。

优选地，在相邻两层所述测试图形中：

位于下层所述测试图形还包括多个测试块，位于下层的所述测试图形中每条测试线的一端均设置有一个所述测试块，相邻两条所述测试线的测试块位于所述测试图形的不同侧；

位于上层的所述测试图形还包括多个测试框，多个所述测试框在下层所述测试图形的投影分别位于多个所述测试块的外侧，且所述测试框的投影与所述测试块的侧边相间隔。

优选地，所述测试框形成有开口部，该开口部在下层所述测试图形上的投影对应于所述测试块与所述测试线相连的部分。

优选地，多个所述过孔的孔径互不相同。

优选地，每层所述测试图形都包括四条所述测试线，相邻两层所述测试图形之间设置有四个所述过孔。

优选地下层的所述测试图形由半导体材料制成，上层的所述测试图形由金属材料制成；或者

下层的所述测试图形由金属材料制成，上层的所述测试图形也由金属材料制成；或者

下层的所述测试图形由金属材料制成，上层的所述测试图形由透明电极材料制成。

作为本发明的第二个方面，提供一种阵列基板，该阵列基板包括显示区和环绕该显示区设置的非显示区，所述非显示区内设置有至少一个测试单元，所述显示区内设置有多条数据线、多条栅线、多个薄膜晶体管和多个像素电极，其中，所述测试单元为本发明所提供的上述测试单元。

优选地，所述薄膜晶体管为顶栅型薄膜晶体管，

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由半导体材料制成，且与所述阵列基板的有源层同层设置，上层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置；和/或

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置，上层的所述测试图形由金属材料制成，且与所述阵列基板的栅线同层设置；和/或

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置，上层的所述测试图形由透明电极材料制成，且与所述阵列基板的像素电极同层设置。

作为本发明的第三个方面，提供一种显示面板，该显示面板包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。

作为本发明的第四个方面，提供一种显示装置，该显示装置包括显示面板，其中，所述显示面板为本发明所提供的上述显示面板。

作为本发明的第五个方面，提供一种阵列基板的制造方法，该阵列基板包括显示区和环绕该显示区设置的非显示区，所述制造方法包括：

在所述显示区内形成多层显示图形；其中，所述制造方法还包括：

至少在形成一层所述显示图形时，在所述非显示区形成测试图形，所述测试图形为本发明所提供的上述测试图形；

观察是否正确地形成了所述测试图形；

当未正确形成所述测试图形时，则判定未能正确地形成与所述测试图形同层的显示图形，并对形成与所述测试图形同层的显示图形的参数进行调整，直至正确地形成所述测试图形为止。

优选地，在制造每层所述显示图形时均在所述非显示区形成测试图形。

优选地，两层不同的所述显示图形通过贯穿两层所述显示图形之间的间隔层的过孔相连，所述制造方法包括：

形成下层的显示图形，并形成与下层的所述显示图形同层设置的下层的测试图形；

当正确地形成下层的所述测试图形时，形成覆盖下层的所述显示图形和下层的所述测试图形的间隔层；

形成多个过孔，该多个过孔中位于所述显示区中的过孔位于下层的所述显示图形的上方，所述多个过孔中位于所述非显示区中的过孔位于下层的所述测试图形的测试线的上方；

观察所述非显示区内的多个过孔是否正确地形成：

当所述非显示区内的过孔未能正确地形成时，对形成多个所述过孔的参数进行调整，直至能正确地形成所述非显示区内的所述过孔为止；

当所述非显示区内的过孔均能正确地形成时，形成上层的显示图形以及与该上层的显示图形同层的上层的测试图形。

优选地，在所述非显示区内的多个所述过孔的孔径互不相同。

优选地，在相邻两层所述测试图形中：

位于下层所述测试图形还包括多个测试块，位于下层的所述测试图形中每条测试线的一端均设置有一个所述测试块，相邻两条所述测试线的测试块位于所述测试图形的不同侧；

位于上层的所述测试图形还包括多个测试框，多个所述测试框在下层所述测试图形的投影分别位于多个所述测试块的外侧，且所述测试框的投影与所述测试块的侧边相间隔。

优选地，所述测试框形成有开口部，该开口部在下层所述测试图形上的投影对应于所述测试块与所述测试线相连的部分。

优选地，下层的所述显示图形为包括有源层的图形，上层的所述显示图形为包括数据线和源漏极的图形；和/或

下层的所述显示图形为包括数据线和源漏极的图形，上层的所述显示图形为包括栅线的图形；和/或

下层的所述显示图形为包括数据线和源漏极的图形，上层的所述显示图形为包括像素电极的图形。

由于每层所述测试图形都包括具有不同宽度的多条测试线，因此，在形成了一层测试图形以及和该测试图形同层的显示图形之后，可以通过观察测试图形中每条测试线的状态就可以确定形成所述显示图形时的曝光和刻蚀的工艺能力。当多条测试线中的一条上出现缺口或者没有达到预定的宽度时，则说明在制造与所述测试图形同层的显示图形时，不能正确地形成具有上述预定的宽度的线，应当对工艺参数进行调整。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是本发明所提供的测试单元的俯视图；

图2是图1中所示的测试单元的I-I剖视图；

图3是基板上形成有缓冲层和下层的测试图形后的主剖视图；

图4是图3中所示结构的俯视图；

图5是在图3中所示的结构上设置间隔层后再形成光刻胶，并对光刻胶进行曝光显影后形成的结构；

图6是间隔层上形成有过孔后的示意图；

图7是图6中所示的结构上沉积形成上层的测试图形的材料后的结构；

图8是在图7中所示的结构上设置光刻胶，并对光刻胶进行曝光显影后形成的结构；

图9是形成上层测试图形后的俯视图。

附图标记说明

101、102、103、104：下一层的测试线

101a、102a、103a、104a：下一层的测试块

201、202、203、204：上一层的测试线

201a、202a、203a、204a：上一层的测试块

210、220、230、240：测试框

200、金属材料层 300、基板

400、缓冲层 500、间隔层

600、光刻胶层

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

作为本发明的第一个方面，提供一种测试单元，其中，所述测试单元包括至少一层测试图形，每层所述测试图形包括多条宽度互不相同且互相间隔的测试线。

由于每层所述测试图形都包括具有不同宽度的多条测试线，因此，在形成了一层测试图形以及和该测试图形同层的显示图形之后，可以通过观察测试图形中每条测试线的状态就可以确定形成所述显示图形时的曝光和刻蚀的工艺能力。当多条测试线中的一条上出现缺口或者没有达到预定的宽度时，则说明在制造与所述测试图形同层的显示图形时，不能正确地形成具有上述预定的宽度的线，应当对工艺参数进行调整。

应当理解的是，本发明中所提到的“显示图形”是指位于阵列基板的显示区内、在包括所述阵列基板的显示面板进行显示时能够发挥作用的图形。

当一层测试图形包括宽度分别为2.5μm、3μm、4μm和4.5μm的测试线时，如果宽度为2.5μm的测试线上出现了缺口，则说明在形成与该层测试图形同层的显示图形时，无法形成宽度为2.5μm的线条，应当对生产工艺进行调整，直至可以顺利地形成宽度为2.5μm的图形为止。

由此可知，利用本发明所提供的测试单元对制作阵列基板的工艺进行检测可以更准确地确定出现不良的工艺位置，因此可以有针对性地对工艺条件作出调整。

本发明所提供的测试单元可以包括一层测试图形也可以包括多层测试图形。优选地，所述测试单元可以包括多层测试图形，该多层测试图形分别与阵列基板的多层显示图形同层设置，从而可以对各层显示图形分别进行检测，从而可以更好地确保阵列基板的良率。

在制造阵列基板时，除了检测制造工艺是否能够很好地制造具有预定线宽的线条之外，还需检测相邻两条线之间的间隔是否能够达到预定的宽度。

当一层测试图形中包括两条测试线时，在形成了该层的测试图形和与该层测试图形同层设置的显示图形后，可以对测试图形中两条测试线之间的间隔的宽度进行测量，当两条测试线之间的间隔的宽度达到预定值时，则说明本层显示图形是合格的。如果两条线之间的距离小于上述预定值则说明与该测试图形同层设置的显示图形中线条间隔过小，这种情况下容易出现同层线路之间的短路。

作为本发明的一种实施方式，在同一层测试图形中，多条测试线可以等间隔设置。

多条测试线等间隔的设置适用于显示图形中的线条也等间隔设置的情况。在有些情况中，显示图形中的线条并非等间隔设置的，为了对这种情况进行检测，优选地，一层所述测试图形包括至少3条互相平行的测试线，且多条所述测试线之间的形成的间隔的宽度互不相同。

具体地，在依次排列的多条测试线中，第一条测试线与第二条测试线之间的间隔不等于第二条测试线与第三条测试线之间的间隔，依次类推。

如果任意一个间隔未达到应该达到的预定值，则说明刻蚀工艺出现了问题，应该进行调整。

如上文中所述，优选地，所述测试单元包括多层测试图形，且不同层的测试图形之间设置有间隔层。多层测试图形分别用于测量多层显示图形的工艺状况。

图1和图2中所示的是包括两层测试图形的情况，该两层测试图形分别对应于阵列基板中的有源层和源漏金属层。上层的测试图形和下层的测试图形之间形成有间隔层500。

如图1和图2中所示，各层所述测试图形中包括的所述测试线的条数相同。每层所述测试图形都包括四条测试线。

下一层测试图形包括四条测试线101、102、103、104，且测试线101的宽度小于测试线102的宽度，测试线102的宽度小于测试线103的宽度，测试线103的宽度小于测试线104的宽度。具体地，测试线101的宽度为2.5μm，测试线102的宽度为3μm，测试线103的宽度为4μm，测试线104的宽度为4.5μm。

测试线101与测试线102之间的间隔的宽度小于测试线102与测试线103之间的间隔的宽度，测试线102与测试线103之间的间隔的宽度小于测试线103与测试线104之间的间隔的宽度。具体地，测试线101与测试线102之间的间隔宽度为2μm，测试线102与测试线103之间的间隔宽度为2.5μm，测试线103与测试线104之间的间隔宽度为3μm。如上文中所述，下层的测试图形对应于阵列基板中的有源层，因此，下层测试图形由与阵列基板中的有源层相同的半导体材料制成。

形成了下层的测试图形后，观察四条测试线的状况，如果任意一条测试线不完整，则说明在形成有源层的工艺参数(主要是曝光和刻蚀)出现了问题，应当进行相应的调整。在检测时，还需检测测试线之间的间隔，如果测试线之间的间隔小于预定的值，也说明形成有源层的工艺参数出现了问题，应当进行相应的调整。

上层测试图形包括四条测试线201、202、203、204，且测试线201的宽度小于测试线202的宽度，测试线202的宽度小于测试线203的宽度，测试线203的宽度小于测试线204的宽度。测试线201与测试线202之间的间隔的宽度小于测试线202与测试线203之间的间隔的宽度，测试线202与测试线203之间的间隔的宽度小于测试线203与测试线204之间的间隔的宽度。具体地，测试线201与测试线202之间的间隔宽度为2μm，测试线202与测试线203之间的间隔宽度为2.5μm，测试线203与测试线204之间的间隔宽度为3μm。如上文中所述，下层测试图形对应于阵列基板中的源漏金属层，因此，下层测试图形由与阵列基板中的源漏金属层相同的金属材料制成。

形成了上层的测试图形后，观察四条测试线的状况，如果任意一条测试线不完整，则说明在形成源漏层的工艺参数(主要是曝光和刻蚀)出现了问题，应当进行相应的调整。在检测时，还需检测测试线之间的间隔，如果测试线之间的间隔小于预定的值，也说明形成源漏层的工艺参数出现了问题，应当进行相应的调整。

当阵列基板上的不同层的显示图形之间需要通过间隔层中的过孔进行电连接时，优选地，在不同层的测试图形之间也设置过孔，使得不同层的测试图形的测试线可以电连接。通过检测测试单元中过孔的开孔状况可以判断阵列基板的显示区中的过孔的开孔状况。

具体地，在形成过孔之前，会在下一层的测试图形上方设置一层间隔层，然后通过构图工艺在间隔层上形成贯穿该间隔层的过孔。通过观察设置在间隔层上的过孔的情况可以判断显示区内形成的过孔是否合格。

为了便于检测在形成阵列基板时形成过孔的工艺能力，优选地，多个所述过孔的孔径互不相同。

当孔径互不相同的过孔分别形成在间隔层上之后，观察各个过孔的形成情况则可判断形成过孔的工艺能力。例如，如果没能具有某一孔径的过孔，则说明显示区内也没有形成具有上述孔径的过孔，因此，需要调节工艺参数，直至能够正确地形成所有过孔为止。

在图1中所示的实施方式中，相邻两层所述测试图形之间设置有四个所述过孔。具体地，测试线201通过贯穿间隔层的过孔A与测试线101电连接；测试线202通过贯穿间隔层的过孔B与测试线101电连接；测试线203通过贯穿间隔层的过孔C与测试线103电连接；测试线204通过贯穿间隔层的过孔D与测试线104电连接。过孔A的孔径小于过孔B的孔径，过孔B的孔径小于过孔C的孔径，过孔C的孔径小于过孔D的孔径。具体地，过孔A的孔径为2μm，过孔B的孔径为2.5μm，过孔C的孔径为3μm，过孔D的孔径为3.5μm。

如上文中所述，形成在两层测试图形之间的过孔的作用是将位于不同层的图形进行导电连接，因此，在形成了过孔之后，还可以通过测试上层测试图形中不同的测试线之间的阻抗来判断测该上层图形中的测试线是否发生了短路。由于多条测试线的宽度互不相同，因此，通过测量不同宽度的测试线之间的阻抗可以判断在形成那种宽度的线条时会发生短路的情况。

为了减小测试单元在阵列基板上所占的面积，优选地，上一层所述测试图形中的测试线在下一层所述测试图形上的投影与下一层所述测试图形中的测试线相交叉。例如，在图1中所示的实施方式中，下一层的测试图形中的测试线101、102、103、104互相平行且沿水平方向延伸，上一层测试图形中的测试线201、202、203、204互相平行且沿竖直方向延伸。

为了检测进行曝光工艺时的重叠黄光对准能力，优选地，在任意相邻两层所述测试图形中：

位于下层所述测试图形还包括多个测试块，位于下层的所述测试图形中每条测试线的一端均设置有一个所述测试块，相邻两条所述测试线的测试块位于所述测试图形的不同侧；

位于上层的所述测试图形还包括多个测试框，多个所述测试框在下层所述测试图形的投影分别位于多个所述测试块的外侧，且所述测试框的投影与所述测试块的侧边相间隔。

理论上，测试框的内边缘与测试块的侧边之间的间隔是预设好的理论预设值。当刻蚀工艺过程中曝光显影的对位准确时，测试框的内边缘与相应的测试块的侧边之间的距离是是上述理论预设值。当刻蚀工艺过程中曝光显影的对位不准确时，测试框的内边缘与相应的测试块的侧边之间的距离则不等于上述理论预设值，应当对曝光工艺中的参数(例如，掩膜板的位置)进行调整。

具体地，在图1和图2中所示的实施方式中，下层的测试图形中，测试线101的左端形成有测试块101a，测试线102的右端形成有测试块102a，测试线103的左端形成有测试块103a，测试线104的右端形成有测试块104a。上层的测试图形还包括环绕测试块101a的测试框210、环绕测试块102a的测试框220、环绕测试块103a的测试框230和环绕测试块104a的测试框240。

为了便于说明，假设测试块101a的侧边与测试框210的内边缘之间的间隔的理论预设值为1μm。当如果在形成了上层的测试图形和下层的测试图形之后，发现测试块101a的侧边与测试框210的内边缘之间的间隔的理论预设值为1μm则说明此次工艺中对位准确；反之，如果在形成了上层的测试图形和下层的测试图形之后，发现测试块101a的侧边与测试框210的内边缘之间的间隔的理论预设值大于或小于1μm，则说明此次工艺中对位不够准确。

为了确保测试框的完整性，优选地，所述测试框形成有开口部，该开口部在下层所述测试图形上的投影对应于所述测试块与所述测试线相连的部分。

如图2中所示，形成在下层的测试图形上的间隔层500并不是完全平整的，对应于测试线102和测试块102a的位置形成有凸起。上层测试图形中的测试框220形成在测试块102a的外围，并且测试框220的任何一条边的投影均没有与测试线102发生交叉，因此不会在间隔层500的凸起上爬坡，因此也不容易断裂。

在图1中所示的实施方式中，测试线201、202、203、204上分别设置有测试块201a、202a、203a、204a，这意味着虽然附图中并未示出，但是在包括测试线201、202、203、204的上方还可以形成一层测试图形。

作为本发明的一种实施方式，下层的所述测试图形可以由半导体材料制成，上层的所述测试图形可以由金属材料制成。在这种情况中，下层的所述测试图形对应于阵列基板的半导体层；上层的所述测试图形对应于所述阵列基板的源漏金属层。通过观察下层测试图形中不同宽度的测试线的形成情况可以判断阵列基板的显示区中有源层的图形的形成情况以及形成有源层的工艺是否需要调整。通过观察形成在间隔层行中的过孔可以判断连接源漏极和有源层的过孔是否符合要求，并且可以判断形成过孔的工艺是否需要调整。通过观察上层测试图形中不同宽度的测试线的情况可以判断阵列基板的显示区中数据线以及源漏极的形成情况，以及判断形成数据线以及源漏极的工艺是否需要调整。通过检测上层测试图形中任意两条测试线之间的阻抗可以判断阵列基板的数据线是否发生短路。

作为本发明的另一种实施方式，下层的所述测试图形可以由金属材料制成，上层的所述测试图形也可以由金属材料制成。在这种实施方式中，下层的测试图形对应于阵列基板的源漏金属层，上层的测试图形对应与阵列基板的栅线层。通过观察下层测试图形中不同宽度的测试线的形成情况可以判断阵列基板的显示区中数据线以及源漏极的形成情况以及形成有源层的工艺是否需要调整。通过观察上层测试图形中不同宽度的测试线的情况可以判断阵列基板的显示区中栅线以及栅极的形成情况，以及判断形成栅线以及栅极的工艺是否需要调整。通过检测上层测试图形中任意两条测试线之间的阻抗可以判断阵列基板的栅线之间是否发生短路。

作为本发明的还一种实施方式，下层的所述测试图形由金属材料制成，上层的所述测试图形由透明电极材料制成。下层的测试图形对应于阵列基板的源漏金属层，上层的测试测试图形对应于阵列基板的像素电极。通过观察下层测试图形中不同宽度的测试线的形成情况可以判断阵列基板的显示区中数据线以及源漏极的形成情况以及形成数据线以及源漏极的工艺是否需要调整。通过观察形成在间隔层行中的过孔可以判断连接漏极和像素电极的过孔是否符合要求，并且可以判断形成过孔的工艺是否需要调整。通过观察上层测试图形中不同宽度的测试线的情况可以判断阵列基板的显示区中像素电极形成情况，以及判断形成像素电极的工艺是否需要调整。通过检测上层测试图形中任意两条测试线之间的阻抗可以判断阵列基板的像素电极之间是否发生短路。

作为本发明的第二个方面，提供一种阵列基板，该阵列基板包括显示区和环绕该显示区设置的非显示区，所述非显示区内设置有至少一个测试单元，所述显示区内设置有多条数据线、多条栅线、多个薄膜晶体管和多个像素电极，其中，所述测试单元为本发明所提供的上述测试单元。

为了使测试结果更加准确，所述阵列基板可以包括多个测试单元，多个测试单元中的至少一个为本发明所提供的上述测试单元。优选地，多个测试单元均为本发明所提供的上述测试单元。

由于所述测试单元的每层测试图形都包括宽度不同的测试线，因此，所述测试单元可以检测制造工艺中，不同宽度的线条的形成情况，使检测结果更加准确，并且可以更加具有针对性的对制造工艺进行调整，最终提高阵列基板的良率。

作为本发明的第三个方面，提供一种显示面板，该显示面板包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。

作为本发明的一种具体实施方式，所述薄膜晶体管可以为顶栅型薄膜晶体管，多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由半导体材料制成，且与所述阵列基板的有源层同层设置，上层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置；和/或

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置，上层的所述测试图形由金属材料制成，且与所述阵列基板的栅线同层设置；和/或

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置，上层的所述测试图形由透明电极材料制成，且与所述阵列基板的像素电极同层设置。

作为本发明的第四个方面，提供一种显示装置，该显示装置包括显示面板，其中，所述显示面板为本发明所提供的上述显示面板。

作为本发明的第五个方面，提供制造本发明所提供的上述阵列基板的制造方法，如上文中所述，该阵列基板包括显示区和环绕该显示区设置的非显示区，所述制造方法包括：

在所述显示区内形成多层显示图形；其中，所述制造方法还包括：

至少在形成一层所述显示图形时，在所述非显示区形成测试图形，所述测试图形为本发明所提供的上述测试图形；

观察是否正确地形成了所述测试图形；

当未正确形成所述测试图形时，则判定未能正确地形成与所述测试图形同层的显示图形，并对形成与所述测试图形同层的显示图形的参数进行调整，直至正确地形成所述测试图形为止。

应当理解的是，此处所述的“正确形成所述测试图形”是指，形成了所述测试图形中所有的测试线，并且每条测试线都达到了预定的宽度，并且任意相邻两条测试线之间的间隔也达到了预定的宽度。在本发明中，可以利用CCD摄像头对测试图形基板进行拍照，通过CCD摄像头中获取的图像分析测试图形的宽度是否“正确地形成”。

此外，当测试图形以及与该测试图形同层设置的显示图形由金属材料制成时，还需要判断显示图形的线条之间是否形成了短路。此时，“正确形成所述测试图形”还包括，同一测试图形的任意两条测试线之间均为发生短路。具体地，可以通过测量任意两条测试线之间的阻抗来判断二者之间是否发生短路。如果两条测试线之间的阻抗小于预定值，则表明二者之间发生了短路，相应地，在显示区的显示图形中，具有与被测量的测试线相同宽度的线条之间也可能发生短路。

通过观察测试图形可以判断与该测试图形同层的显示图形是否正确地形成，为了全面地判断阵列基板中各层显示图形的形成情况，优选地，在制造每层所述显示图形时均在所述非显示区形成测试图形。

在阵列基板中，不同层的显示图形之间通常需要进行电连接，即，两层不同的所述显示图形通过贯穿两层所述显示图形之间的间隔层的过孔相连，在这种情况中，所述制造方法包括：

形成下层的显示图形，并形成与下层的所述显示图形同层设置的下层的测试图形；

当正确地形成下层的所述测试图形时，形成覆盖下层的所述显示图形和下层的所述测试图形的间隔层；

形成多个过孔，该多个过孔中位于所述显示区中的过孔位于下层的所述显示图形的上方，所述多个过孔中位于所述非显示区中的过孔位于下层的所述测试图形的测试线的上方；

观察所述非显示区内的多个过孔是否正确地形成：

当所述非显示区内的过孔未能正确地形成时，对形成多个所述过孔的参数进行调整，直至能正确地形成所述非显示区内的所述过孔为止；

当所述非显示区内的过孔均能正确地形成时，形成上层的显示图形以及与该上层的显示图形同层的上层的测试图形。

利用测试图形判断与该测试图形同层的显示图形是否正确形成的方法如上文中所述，这里不再赘述。

“观察所述非显示区内的多个过孔是否正确地形成”包括判断是否所有的过孔均已形成，以及判断每个过孔的孔径是否已经达到预设值。

如上文中所述，在所述非显示区内的多个所述过孔的孔径互不相同。

形成了上层的显示图形之后，可以利用与上层的显示图形同层的测试图形判断上层的显示图形是否真确地形成，具体方法也不再赘述。

在制造所述阵列基板的过程中，还应当检测刻蚀工艺的黄光对准能力，具体地，在相邻两层所述测试图形中：

位于下层所述测试图形还包括多个测试块，位于下层的所述测试图形中每条测试线的一端均设置有一个所述测试块，相邻两条所述测试线的测试块位于所述测试图形的不同侧；

位于上层的所述测试图形还包括多个测试框，多个所述测试框在下层所述测试图形的投影分别位于多个所述测试块的外侧，且所述测试框的投影与所述测试块的侧边相间隔。

在这种情况中，“正确形成所述测试图形”还包括上层测试图形中的测试框的侧边与下层测试图形的测试块的侧边之间的间隔为预定值。如果上层测试图形中的测试框的侧边与下层测试图形的测试块的侧边之间的间隔不是上述预定值的话，则说明在形成上层显示图形时，黄光对准能力不符合要求，应当对工艺参数进行调整，直至上层测试图形中的测试框的侧边与下层测试图形的测试块的侧边之间的间隔达到预定值为止。

如上文中所述，所述测试框形成有开口部，该开口部在下层所述测试图形上的投影对应于所述测试块与所述测试线相连的部分。

在制造阵列基板时，可以形成多个测试单元，以全面地检测各层显示图形的形成情况。

例如，下层的所述显示图形可以为包括有源层的图形，上层的所述显示图形可以为包括数据线和源漏极的图形；和/或下层的所述显示图形可以为包括数据线和源漏极的图形，上层的所述显示图形可以为包括栅线的图形；和/或下层的所述显示图形可以为包括数据线和源漏极的图形，上层的所述显示图形可以为包括像素电极的图形。

下面结合图3至图9详细介绍本发明所提供的测试单元的一种实施方式的工作原理以及所述阵列基板的制造工艺。

首先需要说明的是，经过图3至图9中所示的步骤之后，所得到的是图1和图2中所示的测试单元。下层的测试图形与阵列基板的有源层同层设置，上层的测试图形与阵列基板源漏金属层同层设置。

制造所述阵列基板的制造方法包括：

S1、对基板300进行清洗，并在基板300上形成缓冲层400；

S2、在缓冲层400上形成半导体材料层；

S3、通过光刻构图工艺形成阵列基板的有源层和测试单元的下层的测试图形(参见图3和图4，其中，图3中仅示出了一条测试线102和形成在测试线102右端的测试块102a)；

S4、观察测试线101、102、103、104是否完整，如测试线101、102、103、104均达到预定的宽度，且测试线之间的间隔也达到了预定宽度，说明阵列基板的显示区中的有源层图形也达到了预定的要求，并没有出现任何不良，继续进行步骤S5；如任何一根测试线出现了缺口或断开，则说明有源层图形中具有相同宽度的线条也会出现不良，需要对S3中的工艺参数进行调整；

S5、形成间隔层500；

S6、通过光刻构图工艺形成贯穿间隔层500的过孔A、B、C、D，并且在显示区内形成对应于连接有源层和源漏层的过孔，其中，步骤S6包括：

S61、在间隔层500上形成光刻胶层600，并对光刻胶层进行曝光显影，以形成对应于过孔A、B、C、D的图形(参见图5)，并在显示区内形成对应于连接有源层和源漏层的过孔；

S62、以曝光显影后的光刻胶为掩膜，对间隔层500进行刻蚀，以形成相应的过孔A、B、C、D以及显示区内形成对应于连接有源层和源漏层的过孔；

形成过孔A、B、C、D后，观察过孔A、B、C、D的情况，如果过孔A、B、C、D中任意一个过孔没有形成或者没有达到预定的孔径，则表明显示区中具有相应孔径的过孔也没有形成，或者没有达到预定的孔径；如果过孔A、B、C、D的孔径均达到了预定的孔径，则表明显示区中的过孔均合格，可以进行步骤S7；

S7、在形成有过孔的间隔层500上沉积一层金属材料层200，如图7所示；

S8、对金属材料层200进行光刻构图工艺，以形成包括上层测试图形和数据线、源漏极的图形，其中，该步骤S8包括：

S81、在金属层上形成光刻胶层，并对光刻胶层进行曝光显影，以形成对应于上层的测试图形和数据线、有源极的图形，参见图8；

S82、对步骤S81中获得的结构进行刻蚀，以得到上层测试图形和数据线、源漏极的图形，如图9所示。通过观察上层测试图形可以判断形成在显示区中的数据线以及源漏极是否合格，并且还可以判断形成源漏极时的黄光对准能力。通过检测上层测试图形的测试线之间的阻抗还可以判断数据线之间是否形成短路。

接下来形成包括栅线的图形以及包括像素电极的图形与现有技术中类似，这里不再赘述。

在步骤S1中，基板300由透明玻璃等透明材料制成，可以利用等离子增强化学气相(PECVD)在基板300上形成缓冲层400和半导体层。缓冲层400可以为由氧化硅、氮化硅形成的单一层或复合层。当缓冲层400为复合层时，氧化硅的厚度优选为50-100nm，氮化硅的厚度优选为100-300nm。形成半导体层时，可以线在缓冲层上形成非晶硅层，然后将形成有非晶硅层的基板送入高温炉中进行处理，已达到脱氢，并将氢含量控制在2％以内的目的。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (20)

1.一种测试单元，其特征在于，所述测试单元包括至少一层测试图形，所述测试图形与显示图形同层，每层所述测试图形包括多条宽度互不相同且互相间隔的测试线，所述测试线用于检测所述显示图形上是否存在缺口，或者，显示图形的宽度是否达到预设宽度。

2.根据权利要求1所述的测试单元，其特征在于，一层所述测试图形包括至少3条互相平行的测试线，且多条所述测试线之间的形成的间隔互不相同。

3.根据权利要求2所述的测试单元，其特征在于，所述测试单元包括多层测试图形，且不同层的测试图形之间设置有间隔层。

4.根据权利要求3所述的测试单元，其特征在于，所述测试单元包括两层测试图形，各层所述测试图形中包括的所述测试线的条数相同，且两层所述测试图形中的测试线通过贯穿所述间隔层中的过孔一一对应地连接，上一层所述测试图形中的测试线在下一层所述测试图形上的投影与下一层所述测试图形中的测试线相交叉。

5.根据权利要求4所述的测试单元，其特征在于，在相邻两层所述测试图形中：

位于下层所述测试图形还包括多个测试块，位于下层的所述测试图形中每条测试线的一端均设置有一个所述测试块，相邻两条所述测试线的测试块位于所述测试图形的不同侧；

位于上层的所述测试图形还包括多个测试框，多个所述测试框在下层所述测试图形的投影分别位于多个所述测试块的外侧，且所述测试框的投影与所述测试块的侧边相间隔。

6.根据权利要求5所述的测试单元，其特征在于，所述测试框形成有开口部，该开口部在下层所述测试图形上的投影对应于所述测试块与所述测试线相连的部分。

7.根据权利要求4所述的测试单元，其特征在于，多个所述过孔的孔径互不相同。

8.根据权利要求4所述的测试单元，其特征在于，每层所述测试图形都包括四条所述测试线，相邻两层所述测试图形之间设置有四个所述过孔。

9.根据权利要求4所述的测试单元，其特征在于，

下层的所述测试图形由半导体材料制成，上层的所述测试图形由金属材料制成；或者

下层的所述测试图形由金属材料制成，上层的所述测试图形也由金属材料制成；或者

下层的所述测试图形由金属材料制成，上层的所述测试图形由透明电极材料制成。

10.一种阵列基板，该阵列基板包括显示区和环绕该显示区设置的非显示区，所述非显示区内设置有至少一个测试单元，所述显示区内设置有多条数据线、多条栅线、多个薄膜晶体管和多个像素电极，其特征在于，所述测试单元为权利要求1至9中任意一项所述的测试单元。

11.根据权利要求10所述的阵列基板，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管，

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由半导体材料制成，且与所述阵列基板的有源层同层设置，上层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置；和/或

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置，上层的所述测试图形由金属材料制成，且与所述阵列基板的栅线同层设置；和/或

多个所述测试单元中的至少一个包括两层所述测试图形，下层的所述测试图形由金属材料制成，且与所述阵列基板的数据线同层设置，上层的所述测试图形由透明电极材料制成，且与所述阵列基板的像素电极同层设置。

12.一种显示面板，该显示面板包括阵列基板，其特征在于，所述阵列基板为权利要求10或11所述的阵列基板。

13.一种显示装置，该显示装置包括显示面板，其特征在于，所述显示面板为权利要求12所述的显示面板。

14.一种阵列基板的制造方法，该阵列基板包括显示区和环绕该显示区设置的非显示区，所述制造方法包括：

在所述显示区内形成多层显示图形；其特征在于，所述制造方法还包括：

至少在形成一层所述显示图形时，在所述非显示区形成测试图形，所述测试图形为权利要求1至3中任意一项所述的测试图形；

观察是否正确地形成了所述测试图形；

当未正确形成所述测试图形时，则判定未能正确地形成与所述测试图形同层的显示图形，并对形成与所述测试图形同层的显示图形的参数进行调整，直至正确地形成所述测试图形为止。

15.根据权利要求14所述的制造方法，其特征在于，在制造每层所述显示图形时均在所述非显示区形成测试图形。

16.根据权利要求14所述的制造方法，其特征在于，两层不同的所述显示图形通过贯穿两层所述显示图形之间的间隔层的过孔相连，所述制造方法包括：

形成下层的显示图形，并形成与下层的所述显示图形同层设置的下层的测试图形；

当正确地形成下层的所述测试图形时，形成覆盖下层的所述显示图形和下层的所述测试图形的间隔层；

形成多个过孔，该多个过孔中位于所述显示区中的过孔位于下层的所述显示图形的上方，所述多个过孔中位于所述非显示区中的过孔位于下层的所述测试图形的测试线的上方；

观察所述非显示区内的多个过孔是否正确地形成：

当所述非显示区内的过孔未能正确地形成时，对形成多个所述过孔的参数进行调整，直至能正确地形成所述非显示区内的所述过孔为止；

当所述非显示区内的过孔均能正确地形成时，形成上层的显示图形以及与该上层的显示图形同层的上层的测试图形。

17.根据权利要求16所述的制造方法，其特征在于，在所述非显示区内的多个所述过孔的孔径互不相同。

18.根据权利要求16或17所述的制造方法，其特征在于，在相邻两层所述测试图形中：

位于下层所述测试图形还包括多个测试块，位于下层的所述测试图形中每条测试线的一端均设置有一个所述测试块，相邻两条所述测试线的测试块位于所述测试图形的不同侧；

位于上层的所述测试图形还包括多个测试框，多个所述测试框在下层所述测试图形的投影分别位于多个所述测试块的外侧，且所述测试框的投影与所述测试块的侧边相间隔。

19.根据权利要求18所述的制造方法，其特征在于，所述测试框形成有开口部，该开口部在下层所述测试图形上的投影对应于所述测试块与所述测试线相连的部分。

20.根据权利要求16或17所述的制造方法，其特征在于，下层的所述显示图形为包括有源层的图形，上层的所述显示图形为包括数据线和源漏极的图形；和/或

下层的所述显示图形为包括数据线和源漏极的图形，上层的所述显示图形为包括栅线的图形；和/或

下层的所述显示图形为包括数据线和源漏极的图形，上层的所述显示图形为包括像素电极的图形。