CN104332122B - 显示面板的测试单元结构与显示面板 - Google Patents

Abstract

本发明提供一种显示面板之测试单元结构，其设置于显示面板之周边区域，其中多条第一导线与第二导线由显示面板的显示区域延伸至周边区域，且第一导线与第二导线具有相同数量。测试单元结构包括设于第一测试区之第一测试晶体管、设于第二测试区之第二测试晶体管以及第一短路棒。第一测试晶体管之漏极分别电性连接于第一导线，第一测试晶体管之源极分别电性连接于第一短路棒，第二测试晶体管之源极分别电性连接于第一测试晶体管之漏极，第二测试晶体管之漏极则分别电性连接于第二导线，且第一测试区位于第二测试区与显示区域之间。

Description

显示面板的测试单元结构与显示面板

技术领域

本发明系关于一种测试单元结构与包含该测试单元结构的显示面板，尤指一种能同时测试周边区域与显示区域之导线缺陷的测试单元结构及包含该测试单元结构的显示面板。

背景技术

随着科技发展，各种显示面板已普遍应用于日常生活的各样电子产品中。一般而言，显示面板包含多个像素区域与多条导线，并通过这些导线传送信号至各像素以显示画面。因此，在显示面板的工艺中需要对导线进行测试以了解是否有断线等缺陷。习知测试方式系在显示面板之周边区域设置与各导线电性连接的短路配线，在进行测试后另以雷射刀将短路配线切断以使显示面板能正常运作。然而，上述测试方式的缺点是必须多一道切断短路配线之工序，且短路配线切断后便无法再被利用，却仍占用了部分面板空间。再者，由于导线在接近芯片处的线距会逐渐缩小，若欲在芯片附近对各导线另外设置测试元件，也会有空间不足之问题。

发明内容

本发明之目的之一在于提供一测试单元结构与包含该测试单元结构之显示面板，其中该测试单元结构包含设置于不同位置之第一测试晶体管与第二测试晶体管，以提供能同时测试出导线在周边区域与显示区域之部分是否有缺陷之功能。

为达上述目的，本发明提供一种显示面板之测试单元结构，其至少设置于一显示面板之一周边区域，且该周边区域位于该显示面板之一显示区域的至少一侧，其中多条第一导线以及多条第二导线由该显示区域延伸至该周边区域，该些第一导线与该些第二导线具有相同数量，该测试单元结构包括：多个第一测试晶体管，设于一第一测试区内，其中该些第一测试晶体管之漏极分别电性连接于该些第一导线；多条第一短路棒(shortingbar)，其中该些第一测试晶体管之源极分别电性连接于该些第一短路棒；以及多个第二测试晶体管，设于一第二测试区，该第一测试区位于该第二测试区以及该显示区域之间，其中该些第二测试晶体管之源极分别电性连接于该些第一测试晶体管之漏极，而该些第二测试晶体管之漏极分别电性连接于该些第二导线。

上述之显示面板之测试单元结构，其中该些第一测试晶体管位于该些第二测试晶体管以及该显示区域之间。

上述之显示面板之测试单元结构，其另包括多条第二短路棒，各该第二短路棒分别电性连接于对应之该第二测试晶体管之漏极以及对应之该第二导线之间或电性连接于对应之该第一测试晶体管之漏极与对应之该第二测试晶体管之源极之间。

上述之显示面板之测试单元结构，其中该等第二测试晶体管系位于该些第二短路棒以及该些第一短路棒之间。

上述之显示面板之测试单元结构，其另包括一第一测试栅极线，电性连接于各该第一测试晶体管之栅极。

上述之显示面板之测试单元结构，其另包括一第二测试栅极线，电性连接于各该第二测试晶体管之栅极。

上述之显示面板之测试单元结构，其中该些第一导线与该些第二导线于一导线扇出区内之部分系以不平行之方式并排，该导线扇出区位于该第一测试区与该第二测试区之间，在该导线扇出区内，该些第一导线与该些第二导线之线距系由该导线扇出区邻近于该第一测试区之一侧向着邻近于该第二测试区之一侧缩小。

上述之显示面板之测试单元结构，其中该些第一测试晶体管、该些第二测试晶体管以及通过同一个该测试单元结构之该些第一导线之数量系相同。

上述之显示面板之测试单元结构，其中该等第一导线之数量为等于或大于3。

为达到上述目的，本发明还提供一种显示面板，其具有一显示区域与一周围区域，该显示面板包括：多个上述之测试单元结构，并排设于该周围区域；一像素阵列，位于该显示区域内，该些第一导线以及该些第二导线系与该像素阵列电性连接；以及一芯片，与该些第一导线以及该些第二导线电性连接。

上述之显示面板，另包括多个接合垫，各该接合垫分别电性连接于对应之该第一导线或该等第二导线与该芯片之间。

附图说明

图1为本发明测试单元结构与显示面板之第一实施例的等效电路示意图；

图2为本发明测试单元结构之第一实施例的部分放大示意图；

图3为本发明显示面板之第一实施例包含芯片的部分放大示意图；

图4为本发明测试单元结构与显示面板之第二实施例的部分放大示意图。其中，附图标记：

10 测试单元结构 12 第一测试区

14 第二测试区 16 第一短路棒区

20 第二短路棒区

22、22a、22b、22c、22d、22e、22f 第一测试晶体管

221、241 源极 222、242 漏极

223、243 半导体通道层

24、24a、24b、24c、24d、24e、24f 第二测试晶体管

26、26a、26b、26c、26d、26e、26f 第一短路棒

28、28a、28b、28c、28d、28e、28f 第二短路棒

30 第一测试栅极线 32 第二测试栅极线

100 显示面板 102 显示区域

104 周边区域 106 基板

108、108a、108b、108c、108d、108e、108f 第一导线

110、110a、110b、110c、110d、110e、110f 第二导线

112 导线扇出区 114 芯片设置区

116 薄膜晶体管 118 液晶电容

120 第三导线 122 像素

124、126 接合垫 128 芯片

第二方向X 第一方向Y

具体实施方式

为使熟习本发明所属技术领域之一般技艺者能更进一步了解本发明，下文特列举本发明之较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成之功效。

请参考图1与图2，图1为本发明显示面板之测试单元结构与显示面板之第一实施例的等效电路示意图，而图2为本发明测试单元结构的部分放大示意图，其中本发明测试单元结构之各元件的详细结构设计与相对设置位置请参考图2。本发明提供了显示面板100与显示面板100之测试单元结构10。显示面板100包括基板106，其表面定义有显示区域102与周边区域104，且周边区域104位于显示区域102的至少一侧，如图1所示，本实施例之周边区域104位于显示区域102的下侧，但不以此为限。显示面板100另包括多条第一导线108与多条第二导线110设置于基板106上，由显示区域102延伸至周边区域104，例如第一导线108与第二导线110系以平行于第一方向Y的方向延伸。在较佳实施例中，第一导线108与第二导线110具有相同之数量。显示面板100还可包括多条第三导线120，第三导线120在显示区域102内沿着第二方向X延伸，在本实施例中，第一导线108与第二导线110为信号线，第三导线120为扫描线，因此第三导线120与各第一导线108、第二导线110相交而定义出多个像素区(也可称为次像素区)，而像素122分别位于像素区内，但不以此为限。因此，显示面板100可视为包括由多个像素122构成之像素阵列，电性连接于第一导线108与第二导线110。举例而言，本实施例之显示面板100为一液晶显示面板，各像素122内包括薄膜晶体管116与液晶电容118，液晶电容118可由一共通电极与一像素电极及两者之间所夹之绝缘层所构成(图未示)，其中当显示面板100在操作时共通电极系被提供共通电压，而像素电极电性连接于薄膜晶体管116的漏极，且各像素122分别用来产生红光、蓝光或绿光，但不以此为限。显示面板100也可为其他各种显示面板，且其像素122内所包含之元件不受前述所限。此外，显示面板100另包括设置于周边区域104的导线扇出区112与芯片设置区114，其中芯片设置区114为预定设置芯片之位置，而导线扇出区112位于芯片设置区114与显示区域102之间。第一导线108与第二导线110由显示区域102延伸至周边区域104后会经过导线扇出区112再进入芯片设置区114。芯片设置区114内设置有多个接合垫124、126，其中，较接近显示区域102之接合垫124为输出(output)接合垫，分别电性连接于一条第一导线108或第二导线110，用来将芯片的信号输出给第一导线108与第二导线110，而设置于较远离显示区域102的接合垫126则为输入(input)接合垫，用来将外部控制信号传送给芯片。一般来说，在显示区域102中，相邻的任两条第一导线108及/或第二导线110举例系保持固定的线距，彼此平行排列，而第一导线108与第二导线110在导线扇出区112内之部分的线距会由导线扇出区112邻近于显示区域102之一侧向着邻近于芯片设置区114之一侧逐渐缩小，如图2所示，亦即第一导线108与第二导线110在导线扇出区112的部分系以不平行之方式并排，在第一导线108与第二导线110进入芯片设置区114后再次平行并排，但此时导线之间的线距比在显示区域102中的部分减少了许多。举例而言，在显示区域102内的相邻第一导线108及/或第二导线110之间的线距为20至40微米，可视为像素尺寸(pixel pitch)，而芯片设置区114中的第一导线108及/或第二导线110之间的线距为10至15微米，可视为接合垫间距(pad pitch)。

另一方面，本发明测试单元结构10系设置于显示面板100的周边区域104，用来测试显示面板100的导线是否有缺陷，本实施例系以测试第一导线108与第二导线110为例而说明之。在本实施例中，显示面板100包括数个测试单元结构10，在周边区域104依序并排设置。为简化图式并使图式清晰易懂，图1仅绘示出两个测试单元结构10，且测试单元结构10的各元件间的彼此相对位置与连接关系请参考图2。本发明测试单元结构10基本上区分为第一测试区12、第二测试区14以及可选择性的再区分出第一短路棒区16与第二短路棒区20，其中第一测试区12系位于第二测试区14与显示区域102之间，第一短路棒区16位于第一测试区12与第二测试区14之间，而第二短路棒区20位于第二测试区14之外侧，即第二测试区14位于第二短路棒区20以及第一测试区12之间，且本实施例的第二测试区14与第二短路棒区20系位于显示面板100的芯片设置区114内，但不以此为限。此外，导线扇出区112系位于第一测试区12与第二测试区14之间。以最左边的测试单元结构10为例，单一个测试单元结构10包括多个第一测试晶体管22、多条第一短路棒(shorting bar)26与多个第二测试晶体管24，分别设置在第一测试区12、第一短路棒区16及第二测试区14，其中第一测试晶体管22与第二测试晶体管24举例为薄膜晶体管，其薄膜堆叠结构可类似于像素122中的薄膜晶体管116，且第一测试晶体管22较佳系位于第二测试晶体管24与显示区域102之间。再者，本实施例之测试单元结构10可选择性地另包括第一测试栅极线30与第二测试栅极线32，分别设置在第一测试区12与第二测试区14，其中第一测试栅极线30与第二测试栅极线32之一部分分别用来当作第一测试晶体管22与第二测试晶体管24之栅极。根据本发明，第一测试晶体管22包括源极221、漏极222、半导体通道层223与栅极(第一测试栅极线30)，其中各第一测试晶体管22的漏极222分别电性连接于所对应之第一导线108，且第一测试晶体管22之源极221分别电性连接于第一短路棒26。第二测试晶体管24包括源极241、漏极242、半导体通道层243及栅极(第二测试栅极线32)，各第二测试晶体管24之源极241分别电性连接于对应之第一测试晶体管22之漏极222，而漏极242分别电性连接于第二导线110。此外，测试单元结构10可选择性地另包括多条第二短路棒28，各第二短路棒28分别电性连接于对应之第二测试晶体管24之漏极242以及对应之第二导线110之间，或电性连接于对应之第一测试晶体管22之漏极222与对应之第二测试晶体管24之源极241之间。

以下进一步说明在测试单元结构10中各元件的相对电性连接关系。为便于说明，图2中左边第一条至第三条第一导线108分别以符号108a、108b、108c表示，左边第一条至第三条第二导线110分别以符号110a、110b、110c表示。举例而言，第一条第一导线108a与第二导线110a分别对应于用来产生第一种三原色光之像素122，例如红光；第二条第一导线108b与第二导线110b分别对应于用来产生第二种三原色光之像素122，例如绿光，而第三条第一导线108c与第二导线110c分别对应于用来产生第三种三原色光之像素122，例如蓝光，亦即第一条第一导线108a与第二导线110a对应于用来产生相同颜色光之像素122，第二条第一导线108b与第二导线110b对应于用来产生相同颜色光之像素122，第三条第一导线108c与第二导线110c对应于用来产生相同颜色光之像素122，但不以此为限。此外，对应电连接于第一导线108a、108b、108c之第一短路棒26由上至下分别以符号26a、26b、26c表示，且对应电连接于第一导线108a、108b、108c之第二短路棒28由上至下分别以符号28a、28b、28c表示，而对应电连接于第一导线108a、108b、108c之第一测试晶体管22由左至右依序以符号22a、22b、22c表示，但对应电连接于第二导线110a、110b、110c之第二测试晶体管24则分别为左侧第一个第二测试晶体管24a，左侧第三个第二测试晶体管24b与左侧第二个第二测试晶体管24c。首先介绍左边第一条第一导线108a所对应之元件，第一测试晶体管22a的漏极222同时电性连接于第一导线108a与第二测试晶体管24a的源极241，其中第一测试晶体管22a的漏极222系通过向下延伸经过导线扇出区112而进入第二测试区14的第一导线108a以电性连接于第二测试晶体管24a的源极241，而第二测试晶体管24a的漏极242则电性连接于第二短路棒28a，并经由第二短路棒28a再进一步电性连接于左侧第一条第二导线110a，因此第二导线110a系对应于第一导线108a。在进行缺陷测试时，可以通过提供第一测试栅极线30与第二测试栅极线32各别的开关电压与提供第一短路棒26a测试信号，以同时开启第一测试晶体管22a与第二测试晶体管24a，由第一测试晶体管22a的漏极222传送测试信号给第一导线108a与第二测试晶体管24a的源极241，再经由第二测试晶体管24a的漏极242通过第二短路棒28a而传送测试信号给对应的第二导线110a。此时，若第一导线108a为暗线，则可以得知第一导线108a由第一测试晶体管22a至显示区域102之部分发生了缺陷，另一方面，若第二导线110a为暗线，则可以得知第二导线110a在显示区域102的部分或在导线扇出区112之部分，或是第一导线108a在导线扇出区112之部分可能有缺陷。再以左侧第二条第一导线108b所对应之元件为例继续说明：第一测试晶体管22b的漏极222系电性连接于第一导线108b，并同时通过向下延伸依序经过导线扇出区112、第二测试区14而进入第二短路棒区20的第一导线108b以电性连接于第二短路棒28b，再经由第二短路棒28b而电性连接于第二测试晶体管24b的源极241，第二测试晶体管24b的漏极242则电性连接于对应的第二条第二导线110b，因此第二导线110b系对应于第一导线108b。其中，需特别注意第二测试晶体管24b之源极241与漏极242的电性连接对象与第二测试晶体管24a并不相同。因此，在进行缺陷测试时，可以通过提供第一测试栅极线30与第二测试栅极线32各别的开关电压，并提供第一短路棒26b测试信号，以同时开启第一测试晶体管22b与第二测试晶体管24b，由第一测试晶体管22b的漏极222传送测试信号给第一导线108b与第二短路棒28b，再经由第二短路棒28b传送测试信号给第二测试晶体管24b的源极241，当第二测试晶体管24b开启时，其漏极241可接收到测试信号而传送给第二导线110b。此时，若第一导线108b为暗线，则可以得知第一导线108b为在第一测试晶体管22a至显示区域102之部分有缺陷，另一方面，若第二导线110b为暗线，也可以得知第二导线110b在显示区域102的部分或在导线扇出区112之部分，或是第一导线108b在导线扇出区112之部分可能有缺陷。至于第三条第一导线108c所对应之本实施例之测试单元结构10之各元件类似于第一条第一导线108a，不再赘述。据此，由于各第一测试晶体管22与第二测试晶体管24会分别对应于一条第一导线108与一条第二导线110，第一测试晶体管22与第二测试晶体管24会与同一个测试单元结构10所要测试的第一导线108与第二导线110的数量相同，进一步地，在同一个测试单元结构10中，第一短路棒26与第二短路棒28的数量也会相同于第一测试晶体管22的数量。然而，需注意的是，显示面板10可同时包括数个本实施例测试单元结构10，而各测试单元结构10可以共用第一短路棒26，所以，在显示面板100中，本实施例之第一短路棒26的总数量只有三条，相当于各测试单元结构10中第一测试晶体管22的数量，然而，各测试单元结构10分别有三条第二短路棒28，所以显示面板100之第二短路棒28的总数量大于第一短路棒26的总数量。

由上述可知，经由测试单元结构10的第一测试晶体管22、第二测试晶体管24及第一短路棒26及其他相配合的元件设置，可以直接以测试单元结构10测试第一导线108与第二导线110在显示区域102及周边区域104(包括导线扇出区112)是否有缺陷，并且，在测试后不需另外以雷射刀切断任何测试单元结构10的线路或元件，能节省工艺成本，甚至在装上芯片后，仍可能继续利用第一测试晶体管22与第二测试晶体管24等元件进行后续的其他测试，例如信号测试。再者，虽然导线扇出区112内的第一导线108与第二导线110的线距系由邻近于第一测试区12之一侧向邻近于第二测试区14之一侧逐渐缩小，使得第二测试区14中的第一导线108与第二导线110之间的线距比显示区域102缩小很多，但因为第二测试区14内系每间隔一条第一导线108或第二导线110才设置一个第二测试晶体管24，所以即使在接触垫间距小至10至15微米的情况下，仍有足够之空间设置第二测试晶体管24。据此，本发明测试单元结构10的第一测试晶体管22、第二测试晶体管24、第一短路棒26及第二短路棒28对应于第一导线108与第二导线110的相对连接关系与设置位置之设计不仅能以有效的方式测试导线的整体缺陷问题，也可以同时兼顾第二测试晶体管24及其他元件的设置空间问题。

请参考图3，图3为本发明显示面板之第一实施例包含芯片的部分放大示意图，其中图3所绘示范围对应于图2。在图3中，本发明显示面板100另包含了芯片128，设置在芯片设置区114，其覆盖了第二测试区14与第二短路棒区20之至少一部份，且芯片128内的逻辑电路会分别与对应的接合垫124、126电性连接，使得各接合垫124、126可分别电性连接于对应之第一导线108或第二导线110与芯片128之间。需注意的是，由于芯片128覆盖了芯片设置区114，为简化图式并使图式清晰易懂，因此图3仅以虚线绘示出接合垫124、126作为示意，而省略了第二测试区14与第二短路棒区20中其他的元件。

本发明之显示面板与测试单元结构并不以上述实施例为限。下文将继续揭示本发明之其他实施例，然为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。

请参考图4，图4为本发明测试单元结构与显示面板之第二实施例的部分放大示意图。本实施例与前一实施例之主要不同处在于，单一测试单元结构10包括六个第一测试晶体管22a、22b、22c、22d、22e、22f，分别对应于六条第一导线108a、108b、108c、108d、108e、108f、六条第一短路棒26a、26b、26c、26d、26e、26f、六个第二测试晶体管24a、24b、24c、24d、24e、24f、六条第二短路棒28a、28b、28c、28d、28e、28f及六条第二导线110a、110b、110c、110d、110e、110f。其中，第一导线108a、108c、108e所对应之测试单元结构10的元件之连接关系类似于第一实施例的第一导线108a、108c，而第一导线108b、108d、108f所对应之测试单元结构10的元件之连接关系类似于第一实施例的第一导线108b，且测试各导线的方法也可参考第一实施例，因此不再赘述。此外，本实施例之测试单元结构10同样可应用于本发明显示面板100中，类似于图1所示，显示面板100可同时包含多个测试单元结构10，并排设置于显示面板100的周边区域104。

值得注意的是，本实施例各测试单元结构10中用来测试与对应的第一导线108与第二导线110的数量可依需要而设计。由于一般液晶显示面板是以能产生红光、绿光及蓝光之三种(次)像素122来显示图案，因此单一测试单元结构10所对应之第一导线108之数量为大于或等于3，例如为3的倍数，而第二导线110、第一测试晶体管22与第二测试晶体管24的数量则分别相同于第一导线108之数量，但不以此为限。例如，若(次)像素的设计包括红光、绿光、蓝光及白光四种，则第一导线108之数量则为4的倍数，而单一测试单元结构10所对应之第一导线108之数量为大于或等于4，例如为4的倍数。在本发明的概念下，单一测试单元结构10所对应之第一导线108、第二导线110、第一测试晶体管22与第二测试晶体管24之数量可视每一像素由几个次像素构成而决定，举例来说，当每一像素由n个次像素构成时，单一测试单元结构10所对应之第一导线108、第二导线110、第一测试晶体管22与第二测试晶体管24之数量可为n,n+1,n+2,n+3…或是n的正整数倍数。

如前所述，本发明测试单元结构之测试晶体管被区分为两组，分别为邻近显示区域设置的第一测试晶体管以及设置在导线扇出区外侧的第二测试晶体管，其中通过第二测试晶体管电性连接于对应之第一导线与第二导线，可以同时测试第一导线与第二导线在显示区域与包括导线扇出部的周边区域之部分是否有缺陷。并且，根据本发明测试单元结构之元件相对连接关系，第二测试晶体管与第一测试晶体管的各别数量都只为第一导线与第二导线总数量之一半，可以节省设置空间，即使在接合垫间隙较小的芯片设置区也能设置足够数量的第二测试晶体管，能兼顾完整测试导线缺陷与空间设置之问题。同时，包含本发明测试单元结构之显示面板在测试后不需另外进行雷射刀切断测试短路线之工艺，能进一步节省工艺成本，并且，留在显示面板上的测试单元结构仍能提供后续其他测试程序中所需的可能线路与元件。

以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。

Claims (11)

1.一种显示面板之测试单元结构，其特征在于，其至少设置于一显示面板之一周边区域，且该周边区域位于该显示面板之一显示区域的至少一侧，其中多条第一导线以及多条第二导线由该显示区域延伸至该周边区域，该些第一导线与该些第二导线具有相同数量，该测试单元结构包括：

多个第一测试晶体管，设于一第一测试区内，其中该些第一测试晶体管之漏极分别电性连接于该些第一导线；

多条第一短路棒(shorting bar)，其中该些第一测试晶体管之源极分别电性连接于该些第一短路棒；以及

多个第二测试晶体管，设于一第二测试区，该第一测试区位于该第二测试区以及该显示区域之间，其中该些第二测试晶体管之源极分别电性连接于该些第一测试晶体管之漏极，而该些第二测试晶体管之漏极分别电性连接于该些第二导线。

2.如权利要求1所述之显示面板之测试单元结构，其特征在于，其中该些第一测试晶体管位于该些第二测试晶体管以及该显示区域之间。

3.如权利要求1所述之显示面板之测试单元结构，其特征在于，其另包括多条第二短路棒，各该第二短路棒分别电性连接于对应之该第二测试晶体管之漏极以及对应之该第二导线之间或电性连接于对应之该第一测试晶体管之漏极与对应之该第二测试晶体管之源极之间。

4.如权利要求3所述之显示面板之测试单元结构，其特征在于，其中该等第二测试晶体管系位于该些第二短路棒以及该些第一短路棒之间。

5.如权利要求1所述之显示面板之测试单元结构，其特征在于，其另包括一第一测试栅极线，电性连接于各该第一测试晶体管之栅极。

6.如权利要求5所述之显示面板之测试单元结构，其特征在于，其另包括一第二测试栅极线，电性连接于各该第二测试晶体管之栅极。

7.如权利要求1所述之显示面板之测试单元结构，其特征在于，其中该些第一导线与该些第二导线于一导线扇出区内之部分系以不平行之方式并排，该导线扇出区位于该第一测试区与该第二测试区之间，在该导线扇出区内，该些第一导线与该些第二导线之线距系由该导线扇出区邻近于该第一测试区之一侧向着邻近于该第二测试区之一侧缩小。

8.如权利要求1所述之显示面板之测试单元结构，其特征在于，其中该些第一测试晶体管、该些第二测试晶体管以及通过同一个该测试单元结构之该些第一导线之数量系相同。

9.如权利要求1所述之显示面板之测试单元结构，其特征在于，其中该等第一导线之数量为等于或大于3。

10.一种显示面板，其特征在于，其具有一显示区域与一周围区域，该显示面板包括：

多个如权利要求1所述之测试单元结构，并排设于该周围区域；

一像素阵列，位于该显示区域内，该些第一导线以及该些第二导线系与该像素阵列电性连接；以及

一芯片，与该些第一导线以及该些第二导线电性连接。

11.如权利要求10所述之显示面板，其特征在于，另包括多个接合垫，各该接合垫分别电性连接于对应之该第一导线或该第二导线与该芯片之间。