CN110620105B - 阵列基板及其制造方法、阵列基板的图案偏移的检测方法 - Google Patents
阵列基板及其制造方法、阵列基板的图案偏移的检测方法 Download PDFInfo
- Publication number
- CN110620105B CN110620105B CN201911007746.4A CN201911007746A CN110620105B CN 110620105 B CN110620105 B CN 110620105B CN 201911007746 A CN201911007746 A CN 201911007746A CN 110620105 B CN110620105 B CN 110620105B
- Authority
- CN
- China
- Prior art keywords
- pattern
- pixel
- drain
- array substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000001514 detection method Methods 0.000 title abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 238000012544 monitoring process Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 239000011295 pitch Substances 0.000 description 8
- 238000003475 lamination Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制造方法、阵列基板的图案偏移的检测方法。阵列基板包括至少一个设置在衬底基板上的薄膜晶体管和偏移监控图形，薄膜晶体管包括第一半导体图形、第一保护图形、同层设置的源极和漏极；偏移监控图形包括：与第一半导体图形同层设置的第二半导体图形、与第一保护图形同层设置的第二保护图形、以及与源极和漏极同层设置的像素漏极，像素漏极和漏极电连接，第二保护图形覆盖在第二半导体图形之上，且在第二保护图形上设有第二过孔，像素漏极通过第二过孔与第二半导体图形接触；像素漏极的外轮廓覆盖第二过孔的外轮廓。本发明能够减少检测不准确的情况的发生。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、阵列基板的图案偏移的检测方法。
背景技术
液晶显示面板的结构是由一彩色滤光片基板、一薄膜晶体管阵列基板以及一配置于两基板间的液晶层所构成。在阵列基板的制程中常常会由于构成薄膜晶体管的沟道的积层图案发生偏移而导致阵列基板在点灯时发生不良，即阵列基板周边发生模糊、不均匀的不良。因此在阵列基板的工艺过程中，常常需要对薄膜晶体管的沟道的积层图案进行检测。
针对薄膜晶体管的沟道积层图案，现有的检测方法一般是采用测量仪器对源极接触过孔轮廓和源极金属的外轮廓侧边的相对位置进行检测。如图1、2所示，直接检测源极接触过孔81的孔径、检测源极接触过孔81和源极82的金属的侧边的间距，上述孔径和间距尺寸需要在一定的范围内才能保证良品率，例如，源极接触过孔81和源极82的金属的侧边的间距的正常范围值是2-3μm，当其小于1μm时，会发生前述的点灯时的不良，当该值为0时，会发生辉点不良。
然而上述方法在薄膜晶体管的积层图案偏移较大，即源极接触过孔距离源极金属的侧边的距离较近时，容易发生测量仪器捕捉不到源极接触过孔和源极金属侧边的情况，导致检测失败。
发明内容
本发明提供一阵列基板及其制造方法、阵列基板的图案偏移的检测方法，能够减少检测不准确情况的发生，提高检测准确性。
第一方面，本发明提供一种阵列基板，包括至少一个设置在衬底基板上的薄膜晶体管和偏移监控图形，薄膜晶体管包括第一半导体图形、第一保护图形、同层设置的源极和漏极，第一保护图形覆盖在第一半导体图形之上，且在第一保护图形上设有第一过孔，源极和漏极分别通过第一过孔与第一半导体图形接触；偏移监控图形包括：与第一半导体图形同层设置的第二半导体图形、与第一保护图形同层设置的第二保护图形、以及与源极和漏极同层设置的像素漏极，像素电极和漏极电连接，第二保护图形覆盖在第二半导体图形之上，且在第二保护图形上设有第二过孔，像素漏极通过第二过孔而与第二半导体图形接触；像素漏极的外轮廓覆盖第二过孔的外轮廓。
第二方面，本发明提供一种阵列基板的制造方法，用于制造上述的阵列基板，该制造方法包括：在衬底基板上沉积半导体层，通过构图工艺形成间隔设置的第一半导体图形和第二半导体图形；在第一半导体图形和第二半导体图形上沉积保护层，并通过构图工艺形成第一保护图形和第二保护图形其中，第一保护图形具有第一过孔，第二保护图形具有第二过孔；在第一保护图形和第二保护图形上沉积源漏极金属层，并通过构图工艺分别形成源极、漏极和像素漏极；像素漏极的外轮廓覆盖第二过孔的外轮廓。
第三方面，本发明提供一种阵列基板的图案偏移的检测方法，用于检测上述的阵列基板中的薄膜晶体管沟道的偏移，包括：检测每个薄膜晶体管对应的第二过孔的孔径值，以及第二过孔与像素漏极的各侧边的间距值，根据第二过孔的孔径值以及间距判断阵列基板是否正常。
本发明的阵列基板及其制造方法、阵列基板的图案偏移的检测方法，由于偏移监控图形包括：与第一半导体图形同层设置的第二半导体图形、与第一保护图形同层设置的第二保护图形、以及与源极和漏极同层设置的像素漏极，且第二过孔形成在第二保护图形上，因此，第一半导体图形与第二半导体图形在同一道制程中同时形成，同理，第一保护图形与第二保护图形、源极、漏极与像素漏极、以及第二过孔与第一过孔也分别在同一道制程中同时形成，并且由于像素漏极和漏极电连接，因此偏移监控图形的像素漏极与第二过孔的位置关系能够反映出源极金属或漏极金属和第一过孔的相对位置关系，可以用对偏移监控图形的检测来代替对源极金属(漏极金属)和第一过孔的检测。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中阵列基板的俯视图；
图2是现有技术中阵列基板的沿A-A线的剖视图；
图3是现有技术的阵列基板中薄膜晶体管的积层图案偏移较大的情况示意图；
图4是本发明实施例一提供的阵列基板的示意图；
图4a是本发明实施例一的阵列基板上进行偏移检测的结构示意图；
图4b是本发明实施例一的阵列基板上进行偏移检测的结构示意图；
图4c是本发明实施例一的阵列基板上进行偏移检测的结构示意图；
图4d是本发明实施例一的阵列基板上进行偏移检测的结构示意图；
图5是图4的沿B-B线的剖视图；
图6是图4的沿C-C线的剖视图；
图7是本发明实施例一提供的一种结构的阵列基板的示意图；
图8是图7的沿D-D线的剖视图；
图9是是图8沉积像素电极后的阵列基板的示意图；
图10是图9的沿D-D线的剖视图；
图11是本发明实施例一提供的另一种结构的偏移监控图形的结构示意图；
图12是本发明实施例二提供的阵列基板的制造方法的流程示意图；
图13是本发明实施例二提供的阵列基板的俯视图；
图14是本发明实施例二提供的阵列基板的沿F-F线的剖视图；
图15是本发明实施例三提供的阵列基板的图案偏移的检测方法的流程示意图。
附图标记说明：
1-第一半导体图形；2-第一保护图形；3、82-源极；5、87-漏极；21、22-第一过孔；6-第二半导体图形；7-第二保护图形；9-像素漏极；10-衬底基板；71-第二过孔；12-钝化层；13-像素电极；14-像素电极接触过孔；15-存储电容电极；81-源极接触过孔；83-衬底基板；84-第一绝缘层；85-半导体图形；86-保护图形；88-漏极接触过孔；4、89-栅极；91、92-子像素漏极；100-薄膜晶体管；200-偏移监控图形。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1是现有技术中阵列基板的俯视图；图2是现有技术中阵列基板的沿A-A线的剖视图，图3是现有技术的阵列基板中薄膜晶体管的积层图案偏移较大的情况示意图。如图1、图2、图3所示，现有技术中的阵列基板包括衬底基板83、栅极89、第一绝缘层84、半导体图形85、保护图形86、源极82、漏极87。栅极89位于衬底基板83上，第一绝缘层84覆盖在栅极89和衬底基板83上，半导体图形85覆盖部分第一绝缘层，且位于栅极89的上方，保护图形86也即刻蚀阻挡层，其覆盖在半导体图形85上方，在刻蚀源极、漏极的时候对半导体图形85起到保护作用，此外，保护图形86上形成有源极接触过孔81和漏极接触过孔88，源极82部分结构沉积在源极接触过孔81中，以便于源极82和半导体图形85接触，漏极87部分结构沉积在漏极接触过孔88中，以便于漏极87和半导体图形85接触。在俯视图中，可以较为明显地看到源极接触过孔81和源极82的金属、漏极接触过孔88和漏极87的金属。实际中，通过对源极接触过孔81的孔径、源极接触过孔81和源极82的金属的侧边的间距，来对薄膜晶体管的积层图形进行监控。此外，在本申请中，为了便于说明，以源极和源极金属过孔的图形来监控薄膜晶体管沟道的偏移情况，也可以以漏极和漏极金属过孔的图形来监控，其过程与此类似，此处不再赘述。
但在薄膜晶体管的积层图形偏移较大的情况下，例如图3所示的情况中，即源极接触过孔81距离源极82金属的侧边的距离较近时，即，接近于0时，容易发生测量仪器捕捉不到源极接触过孔81和源极82金属侧边的情况，就会导致检测失败。本发明就是为了解决该问题而提出的。
实施例一
图4是本发明实施例一提供的阵列基板的示意图，图5是图4的沿B-B的剖视图，图6是图4的沿C-C线的剖视图，如图4、5、6所示，本实施例的阵列基板包括至少一个设置在衬底基板10上的薄膜晶体管100和偏移监控图形200，薄膜晶体管100包括第一半导体图形1、第一保护图形2、同层设置的源极3和漏极5，第一保护图形2覆盖在第一半导体图形1之上，且在第一保护图形2上设有第一过孔21、22，源极3和漏极5分别通过第一过孔21、22而与第一半导体图形1接触。偏移监控图形200包括：与第一半导体图形1同层设置的第二半导体图形6、与第一保护图形2同层设置的第二保护图形7、以及与源极3和漏极5同层设置的像素漏极9，像素漏极9和漏极5电连接，第二保护图形7覆盖在第二半导体图形6之上，且在第二保护图形7上设有第二过孔71，像素漏极9通过第二过孔71而与第二半导体图形6接触。由于像素漏极9的外轮廓覆盖第二过孔71的外轮廓，并且偏移监控图形设置在像素区域，可选的，可以适当增大偏移监控监测图形的外轮廓尺寸，使得第二过孔71的外轮廓与像素漏极9的外轮廓之间的间距大于第一过孔21的外轮廓与漏极5或源极3的外轮廓之间的间距。此外，这里的偏移监控图形200可以和薄膜晶体管100一一对应设置。也可以是偏移监控图形200的个数与薄膜晶体管100不同。
在上述方案中，由于偏移监控图形200包括：与第一半导体图形1同层设置的第二半导体图形6、与第一保护图形2同层设置的第二保护图形7、以及与源极3和漏极5同层设置的像素漏极9，且第二过孔71形成在第二保护图形7上，因此，第一半导体图形1与第二半导体图形6在同一道制程中同时形成，同理，第一保护图形2与第二保护图形7、源极3、漏极5与像素漏极9、以及第二过孔71与第一过孔21、22也分别在同一道制程中同时形成，并且由于像素漏极和漏极电连接，因此偏移监控图形200的像素漏极与第二过孔的位置关系也能够反映出源极金属或漏极金属和第一过孔21(第一过孔22)的相对位置关系，可以用对偏移监控图形200的检测来代替对源极金属或漏极金属和第一过孔的检测。另外，可选的，由于像素漏极的外轮廓覆盖第二过孔的外轮廓，且偏移监控图形设置在像素区域，因此可以适当增大偏移监控检测图形的外轮廓尺寸，可选的，使得第二过孔71的外轮廓与像素漏极9的外轮廓之间的间距大于第一过孔的外轮廓与源极5(漏极5)的外轮廓之间的间距，因此，第二过孔71相对于像素漏极9发生相对偏移时，第二过孔71的外轮廓距离像素漏极9的侧边的距离与现有技术相比变大了，增加了测量仪器捕捉到第二过孔71和像素漏极9侧边的概率，因此能够减少检测不准确的情况的发生。可以理解的，像素漏极9其实是漏极的延伸结构，是形成在像素区域内的金属图案，其可以是与源极和漏极相同的金属材料形成，并在同一道制程中形成。此外，上述的衬底基板10可以是玻璃基板。另外，衬底基板10也可以是在玻璃基板上形成栅极、存储电容电极、栅极绝缘层而得到的层叠结构。
实际中，阵列基板上会包含多个由扫描线和数据线定义出的子像素区域，每个子像素区域中均设有一个薄膜晶体管100器件，为了便于说明，本申请的附图中，均只绘制出其中一个子像素区域的制作示意图，可以理解的是，本申请中的阵列基板包括多个子像素区域，也包含多个薄膜晶体管100器件。可选的，像素漏极9位于阵列基板的子像素区域内，这样偏移监控图形的外部轮廓尺寸可以不受薄膜晶体管的限制而适当增大。
具体的，在衬底基板10上设有至少一个薄膜晶体管100和与薄膜晶体管100一一对应的偏移监控图形200。此处偏移监控图形200和薄膜晶体管100一一对应具体是指偏移监控图形200和薄膜晶体管100的数量相同，考虑到一个子像素区域对应一个薄膜晶体管100，因此在每个子像素区域中也设有一个偏移监控图形200，位于同一个子像素区域中的薄膜晶体管100和偏移监控图形200可以被称为是一一对应设置。
第一半导体图形1可以是多晶硅或非晶硅的半导体图形，第一保护图形2即刻蚀阻挡层，用于在刻蚀源极3、漏极5时，对第一半导体图形1进行保护。当然，为了使源极3和漏极5能够与第一半导体图形1接触，还在第一保护图形2上间隔开地设置第一过孔21、22，第一过孔21对应于源极3，第一过孔22对应于漏极5，即源极3沉积在第一过孔21中且与第一保护图形2接触，漏极5沉积在第一过孔22中且与第一保护图形2接触。
偏移监控图形200可以设置在薄膜晶体管100附近，例如可以设置在同一个子像素区域内，第二半导体图形6与第一半导体图形1在同一道制程中形成，第二保护图形7与第一保护图形2在同一道制程中形成，像素漏极9与源极3、漏极5在同一道制程中形成，第二过孔71与第一过孔在同一道制程中形成，这样一来，偏移监控图形200可以用来反映薄膜晶体管100中的漏极5金属与第一过孔的偏移情况。
当然，第二过孔71的外轮廓与像素漏极9的外轮廓之间的间距大于第一过孔的外轮廓与漏极5或源极3的外轮廓之间的间距，具体是指，第二过孔71的外轮廓与像素漏极9的外轮廓之间的间距大于第一过孔22的外轮廓与漏极5的外轮廓之间的间距，或者第二过孔71的外轮廓与像素漏极9的外轮廓之间的间距大于第一过孔21的外轮廓与源极3的外轮廓之间的间距。另外，还需要使第二过孔71尽量设置在像素漏极9的中间部分，这样便于检测，此外，像素漏极9的外轮廓要大于源极金属的外轮廓，这样在第一过孔和第二过孔71的大小基本相同的情况下，能够增加第二过孔71的外轮廓距离像素漏极9的侧边的距离，从而增加了测量仪器捕捉到第二过孔71和像素漏极9侧边的概率，因此能够减少检测不准确的情况的发生。
此外，还需要使第二过孔71的外轮廓小于像素漏极9的外轮廓，即像素漏极9的外轮廓覆盖第二过孔71的外轮廓，这样能够使偏移监控图形200更好地反映出源极3和第一过孔21的偏移情况。可选的，第二过孔71的外轮廓可以是圆形，而像素漏极9的外轮廓可以是方形等。
进一步的，像素漏极9和漏极5电连接，实际上使像素漏极9作为漏极5的一部分来使用。此外，一般而言，阵列基板还包括钝化层12和像素电极13，钝化层12覆盖在源极3、漏极5和像素漏极9之上，在钝化层12上与像素漏极9对应处设有像素电极接触过孔14，以使像素电极13和像素漏极9电连接。
而对于第二过孔71和像素漏极9与像素电极接触过孔14的相对位置关系，可以使第二过孔71设置在像素电极接触过孔14下方，也可以使偏移监控图形200不设置在像素电极接触过孔14方。具体的，图7是本发明实施例一提供的一种结构的阵列基板的示意图，图8是图7的沿D-D线的剖视图，图9是图8沉积像素电极后的阵列基板的示意图，图10是图9的沿D-D线的剖视图，如图7-10所示，作为一种可选的实施方式，使偏移监控图形200设置在像素电极接触过孔14下方，即使像素电极接触过孔14和第二过孔71的设置位置相对应，在第二过孔71中沉积像素漏极9之后，然后在像素电极接触过孔14中沉积像素电极13，这样像素电极13通过像素漏极9而和漏极5实现电连接。对于此种方式下偏移监控图形200的检测，可以如图7所示，检测第二过孔71的孔径以及，第二过孔71的外轮廓和像素漏极9的侧边的间距。
而图4所示的是另一种可选的方式，像素漏极9包括多个彼此间隔设置的子像素漏极91、92，多个子像素漏极91、92彼此电连接，第二过孔71设置在未与像素电极接触过孔14对应的子像素漏极91上。图4所示的是像素漏极9包括子像素漏极91、子像素漏极92的情况，子像素漏极92上将要形成像素电极接触过孔14，则将第二过孔71设置在与子像素漏极91相对应的位置处。图4a是本发明实施例一的阵列基板上进行偏移检测的结构示意图；图4b是本发明实施例一的阵列基板上进行偏移检测的结构示意图；图4c是本发明实施例一的阵列基板上进行偏移检测的结构示意图；图4d是本发明实施例一的阵列基板上进行偏移检测的结构示意图。如图4a-4d所示，对于图4所示的偏移监控图形200，可以有四种方法来检测其偏移尺寸。如图4a所示的情况是需要检测第二过孔71的孔径b和第二过孔71的外轮廓和像素漏极9的左右侧边的间距a、c的情况，用以检测薄膜晶体管图案的左右偏移；如图4b所示的情况是需要检测第二过孔71的孔径b和第二过孔71的外轮廓和像素漏极9的上下侧边的间距a、c的情况用以检测薄膜晶体管图案的上下偏移；如图4c所示的情况是需要检测第二半导体图形6的外轮廓和像素漏极9的左右侧边的间距a、c的情况，用以检测第一半导体图形的左右偏移；如图4d所示的情况是需要检测第二半导体图形6的外轮廓和像素漏极9的上下侧边的间距a、c的情况，用以检测第一半导体图形的上下偏移。另外，对于上述a、b、c，可以设置一个预设的范围值，在检测到上述尺寸a、b、c后，可以将实际测得的a、b、c和预设的范围值比较，若至少有一个尺寸值不在上述预设的范围值之内，则判断为出现不良的情况，在实际测得的尺寸a、b、c均在预设的范围值之内，则判断为阵列基板正常，未发生不良等情况。
此外，由于在子像素区域内单独设置一块像素漏极9有可能会对阵列基板的开口率造成影响，为了避免这种情况的发生，可以将像素漏极9的设置位置和存储电容电极15相对应，如图7、8所示，衬底基板上设有存储电容电极15，像素漏极9和存储电容电极15的设置位置相对应以形成存储电容。这是由于像素漏极9和像素电极13电连接，因此覆盖在存储电容电极15上方的像素漏极9和存储电容电极15一起构成存储电容。此外，可以理解的是，存储电容电极和栅极在同一道制程中，同时形成，且二者一般形成在同一层中。即在沉积了栅极金属层之后，对栅极金属层进行刻蚀，以形成栅极和存储电容电极。
进一步的，图11是本发明实施例一提供的另一种结构的偏移监控图形的结构示意图，如图11所示，作为一种可选的实施方式，像素漏极9的侧边设有至少一个向第二过孔71中心凹陷的槽口。如图11所示，当存储电容电极15和像素漏极9的设置位置相对应时，在检测第二过孔71的外轮廓和像素漏极9的侧边的间距时，存储电容电极15的外轮廓有可能对该检测造成干扰，为此，可以考虑在像素漏极9上设置有避让结构，即像素漏极9上与存储电容电极15相邻的一个或多个侧边，如果与存储电容电极15的边缘间距小于预设值(可以根据分辨率的实际需要选择)，可以使该侧边向内凹陷一定距离而形成槽口，使得像素漏极9的侧边与存储电容电极的侧边的距离x：满足x≥曝光偏移量+刻蚀偏移量+3，x的单位是微米。
在本实施例中，阵列基板包括至少一个设置在衬底基板上的薄膜晶体管和偏移监控图形，薄膜晶体管包括第一半导体图形、第一保护图形、同层设置的源极和漏极，第一保护图形覆盖在第一半导体图形之上，且在第一保护图形上设有第一过孔，源极和漏极分别通过第一过孔而与第一半导体图形接触；偏移监控图形包括：与第一半导体图形同层设置的第二半导体图形、与第一保护图形同层设置的第二保护图形、以及与源极和漏极同层设置的像素漏极，像素漏极和漏极电连接，第二保护图形覆盖在第二半导体图形之上，且在第二保护图形上设有第二过孔，像素漏极通过第二过孔而与第二半导体图形接触；像素漏极的外轮廓覆盖第二过孔的外轮廓。
由于偏移监控图形包括：与第一半导体图形同层设置的第二半导体图形、与第一保护图形同层设置的第二保护图形、以及与源极和漏极同层设置的像素漏极，像素漏极和漏极电连接，且第二过孔形成在第二保护图形上，因此，第一半导体图形与第二半导体图形在同一道制程中同时形成，同理，第一保护图形与第二保护图形、源极、漏极与像素漏极、以及第二过孔与第一过孔也分别在同一道制程中同时形成，因此偏移监控图形能够反映出源极金属(漏极金属)和第一过孔的相对位置关系，可以用对偏移监控图形的检测来代替对源极金属(漏极金属)和第一过孔的检测。另外，由于像素漏极的外轮廓覆盖第二过孔的外轮廓，且偏移监控图形设置在像素区域，因此可以适当增大偏移监控监测图形的外轮廓尺寸，使得第二过孔的外轮廓与像素漏极的外轮廓之间的间距大于第一过孔的外轮廓与漏极(漏极)的外轮廓之间的间距，因此，第二过孔相对于像素漏极发生相对偏移时，第二过孔的外轮廓距离像素漏极的侧边的距离与现有技术相比变大了，增加了测量仪器捕捉到第二过孔和像素漏极侧边的概率，因此能够减少检测不准确的情况的发生。
实施例二
图12是本发明实施例二提供的阵列基板的制造方法的流程示意图，图13是本发明实施例二提供的阵列基板的俯视图，图14是本发明实施例二提供的阵列基板的沿F-F线的剖视图。如图12、13、14所示，本实施例提供一种阵列基板的制造方法，其用于制造实施一的阵列基板，关于阵列基板的结构、功能、检测原理等已在实施例一种进行了详细描述，此处不再赘述。
如图12、13、14所示，本实施例的阵列基板的制造方法包括：
S11、在衬底基板上沉积半导体层，通过构图工艺形成间隔设置的第一半导体图形1和第二半导体图形6；
S12、在第一半导体图形1和第二半导体图形6上沉积保护层，并通过构图工艺形成第一保护图形2和第二保护图形7；其中，第一保护图形2具有第一过孔21、22，第二保护图形7具有第二过孔71；
S13、在第一保护图形2和第二保护图形7上沉积源漏极5金属层，并通过构图工艺分别形成源极3、漏极5和金属图形9。
其中，像素漏极9的外轮廓覆盖第二过孔71的外轮廓。
此外，在步骤S13之后还可以包括在源极3、漏极5、像素漏极9上方形成钝化层12以及像素电极13的步骤。
另外，在步骤S11之前还可以包括在衬底基板形成栅极4，并在栅极上覆盖栅极绝缘层的步骤，第一半导体图形1和第二半导体图形6就形成在栅极绝缘层之上。此外，上述的衬底基板10可以是玻璃基板。另外，衬底基板10也可以是在玻璃基板上形成栅极、存储电容电极、栅极绝缘层而得到的层叠结构。
本实施例的阵列基板的制造方法用于制造实施例一的阵列基板，由于偏移监控图形包括：与第一半导体图形同层设置的第二半导体图形、与第一保护图形同层设置的第二保护图形、以及与源极和漏极同层设置的像素漏极，且第二过孔71形成在第二保护图形上，因此，第一半导体图形与第二半导体图形在同一道制程中同时形成，同理，第一保护图形与第二保护图形、源极、漏极与像素漏极、以及第二过孔与第一过孔也分别在同一道制程中同时形成，并且由于像素漏极和漏极电连接，因此偏移监控图形能够反映出源极金属(漏极金属)和第一过孔的相对位置关系，可以用对偏移监控图形的检测来代替对源极金属(漏极金属)和第一过孔的检测。另外，由于第二过孔的外轮廓与像素漏极的外轮廓之间的间距大于第一过孔的外轮廓与漏极(漏极)的外轮廓之间的间距，因此，第二过孔相对于像素漏极发生相对偏移时，像素漏极的外轮廓覆盖第二过孔的外轮廓，且偏移监控图形设置在像素区域，因此可以适当增大偏移监控监测图形的外轮廓尺寸，使得第二过孔的外轮廓距离像素漏极的侧边的距离与现有技术相比变大了，增加了测量仪器捕捉到第二过孔和像素漏极侧边的概率，因此能够减少检测不准确的情况的发生。
实施例三
图15是本发明实施例三提供的阵列基板的图案偏移的检测方法的流程示意图，如图15所示，本实施例提供的阵列基板的图案偏移的检测方法用于检测实施例一的阵列基板中的薄膜晶体管沟道的偏移，包括：
S21、检测每个薄膜晶体管对应的第二过孔71的孔径值，以及第二过孔71的外轮廓或者第二半导体图形的外轮廓与像素漏极的各侧边的间距值；
S22、根据第二过孔71的孔径值以及间距判断阵列基板是否正常。
其中，关于阵列基板的结构、功能、检测原理等已在实施例一种进行了详细描述，此处不再赘述。
另外，对于步骤S21的检测过程，可参考实施例中关于图4a-图4d的描述，此处不再赘述。
另外，在检测到每个薄膜晶体管对应的第二过孔71的孔径值，以及第二过孔71的外轮廓或者第二保护图形的外轮廓与像素漏极的各侧边的间距值后，判断该孔径值和间距值是否在预设的范围值内，如果孔径值和间距值中，至少有一个尺寸值不在预设的范围值之内，则判断为出现不良的情况，可以对基板进行重工等作业。在实际测得的该孔径值和间距值均在预设的范围值之内，则判断为阵列基板正常，未发生不良等情况。可以使基板继续进行下一制程的生产过程中。
本实施例中，阵列基板的图案偏移的检测方法用于检测上述实施例一的阵列基板中的薄膜晶体管沟道的偏移，包括：检测每个薄膜晶体管对应的第二过孔的孔径值，以及第二过孔的与像素漏极的各侧边的间距值，根据第二过孔的孔径值以及间距进行对应处理。由于采用了对偏移监控图形的检测来代替对源极金属(漏极金属)和第一过孔的检测。另外，由于第二过孔的外轮廓与像素漏极的外轮廓之间的间距大于第一过孔的外轮廓与漏极(漏极)的外轮廓之间的间距，因此，第二过孔相对于像素漏极发生相对偏移时，第二过孔的外轮廓距离像素漏极的侧边的距离与现有技术相比变大了，增加了测量仪器捕捉到第二过孔和像素漏极侧边的概率，因此能够减少检测不准确的情况的发生。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在本发明中，除非另有明确的规定和限定，术语“连接”、“相连”、“固定”、“安装”等应做广义理解，例如可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定、对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括至少一个设置在衬底基板上的薄膜晶体管和至少一个设置在衬底基板上的偏移监控图形，
所述薄膜晶体管包括第一半导体图形、第一保护图形、同层设置的源极和漏极，所述第一保护图形覆盖在所述第一半导体图形之上，且在所述第一保护图形上设有第一过孔，所述源极和所述漏极分别通过所述第一过孔与所述第一半导体图形接触；
所述偏移监控图形包括：与所述第一半导体图形同层设置的第二半导体图形、与所述第一保护图形同层设置的第二保护图形、以及与所述源极和所述漏极同层设置的像素漏极，所述像素漏极和所述漏极电连接，所述第二保护图形覆盖在所述第二半导体图形之上，且在所述第二保护图形上设有第二过孔，所述像素漏极通过所述第二过孔与所述第二半导体图形接触；所述像素漏极的外轮廓覆盖所述第二过孔的外轮廓。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二过孔的外轮廓与所述像素漏极的外轮廓之间的间距大于所述第一过孔的外轮廓与所述漏极或所述源极的外轮廓之间的间距。
3.根据权利要求1所述的阵列基板，其特征在于，所述像素漏极位于所述阵列基板的像素区域内。
4.根据权利要求3所述的阵列基板，其特征在于，还包括钝化层和像素电极，所述钝化层覆盖在所述源极、所述漏极和所述像素漏极之上，所述钝化层的与所述像素漏极对应处设有像素电极接触过孔，以使所述像素电极和所述像素漏极电连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二过孔设置在所述像素电极接触过孔下方。
6.根据权利要求4所述的阵列基板，其特征在于，所述像素漏极包括多个彼此间隔设置的子像素漏极，多个所述子像素漏极彼此电连接，所述第二过孔设置在未与所述像素电极接触过孔对应的子像素漏极上。
7.根据权利要求3-6任一项所述的阵列基板，其特征在于，所述衬底基板上设有存储电容电极，所述像素漏极和所述存储电容电极的位置相对应以形成存储电容。
8.根据权利要求7所述的阵列基板，其特征在于，所述像素漏极的侧边设有至少一个向所述第二过孔中心凹陷的槽口。
9.一种阵列基板的制造方法，其特征在于，用于制造权利要求1-8任一项所述的阵列基板，所述方法包括：
在所述衬底基板上方沉积半导体层，通过构图工艺形成间隔设置的所述第一半导体图形和第二半导体图形；
在所述第一半导体图形和所述第二半导体图形上沉积保护层，并通过构图工艺形成所述第一保护图形和所述第二保护图形，其中所述第一保护图形具有所述第一过孔，所述第二保护图形具有所述第二过孔；
在所述第一保护图形和所述第二保护图形上沉积源漏极金属层，并通过构图工艺分别形成所述源极、所述漏极和所述像素漏极；
所述像素漏极的外轮廓覆盖所述第二过孔的外轮廓。
10.一种阵列基板的图案偏移的检测方法，其特征在于，用于检测如权利要求1-8任一项所述的阵列基板中的薄膜晶体管沟道的偏移，包括：
检测每个所述薄膜晶体管对应的所述第二过孔的孔径值，以及所述第二过孔的外轮廓或所述第二半导体图形的外轮廓与所述像素漏极的各侧边的间距值，
根据所述第二过孔的孔径值以及所述间距判断所述阵列基板是否正常。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911007746.4A CN110620105B (zh) | 2019-10-22 | 2019-10-22 | 阵列基板及其制造方法、阵列基板的图案偏移的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911007746.4A CN110620105B (zh) | 2019-10-22 | 2019-10-22 | 阵列基板及其制造方法、阵列基板的图案偏移的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110620105A CN110620105A (zh) | 2019-12-27 |
| CN110620105B true CN110620105B (zh) | 2021-06-29 |
Family
ID=68926375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911007746.4A Active CN110620105B (zh) | 2019-10-22 | 2019-10-22 | 阵列基板及其制造方法、阵列基板的图案偏移的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110620105B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5617340A (en) * | 1994-04-28 | 1997-04-01 | The United States Of America As Represented By The Secretary Of Commerce | Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing |
| US5998226A (en) * | 1998-04-02 | 1999-12-07 | Lsi Logic Corporation | Method and system for alignment of openings in semiconductor fabrication |
| CN100573883C (zh) * | 2007-06-28 | 2009-12-23 | 上海广电Nec液晶显示器有限公司 | 一种薄膜晶体管及其制造方法 |
| CN102157496B (zh) * | 2010-02-12 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 |
| CN102646629B (zh) * | 2011-07-05 | 2014-04-02 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法 |
| CN103149755B (zh) * | 2011-12-06 | 2015-09-16 | 上海中航光电子有限公司 | 一种薄膜晶体管液晶显示装置及其修复方法 |
| CN104979330B (zh) * | 2014-04-10 | 2018-07-13 | 上海和辉光电有限公司 | 具有偏移量测量标记的多层结构及其偏移量的测量方法 |
| CN104299961B (zh) * | 2014-10-11 | 2017-02-15 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法 |
| WO2016170571A1 (ja) * | 2015-04-20 | 2016-10-27 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル |
-
2019
- 2019-10-22 CN CN201911007746.4A patent/CN110620105B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110620105A (zh) | 2019-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210273194A1 (en) | Electroluminescent display substrate, manufacturing method thereof, and electroluminescent display device | |
| EP3208847B1 (en) | Testing component unit, array substrate comprising the testing component unit, display panel comprising the array substrate, display device comprising the display panel, and method of manufacturing the array substrate | |
| JP4336341B2 (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
| CN100460968C (zh) | 液晶显示装置及其制造方法 | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| US11594557B2 (en) | Display panel, manufacturing method thereof, and display device | |
| CN107146818B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| TWI441198B (zh) | 面板及其製法 | |
| US9450103B2 (en) | Thin film transistor, method for manufacturing the same, display device and electronic product | |
| US20180286985A1 (en) | Semiconductor device and production method for same | |
| CN101087004A (zh) | Tft阵列衬底、其制造方法以及显示装置 | |
| EP3846213B1 (en) | Display substrate and manufacturing method thereof, display panel and display apparatus | |
| US10510782B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN110620105B (zh) | 阵列基板及其制造方法、阵列基板的图案偏移的检测方法 | |
| CN111090196B (zh) | 像素阵列基板 | |
| CN205092238U (zh) | 测试组件单元、基板、显示面板以及显示装置 | |
| US10620492B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| US10126610B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US11249607B2 (en) | Incell self-capacitive touch display substrate with hallowed-out portions | |
| JP4667846B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| CN113437090A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN108598092B (zh) | 阵列基板制造方法及阵列基板 | |
| US10593706B2 (en) | Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus | |
| KR20170078424A (ko) | 액정 표시 장치 | |
| CN117119841A (zh) | 显示面板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200 Patentee after: Chengdu BOE Display Technology Co.,Ltd. Country or region after: China Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200 Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |