CN102157496B - 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 - Google Patents

接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 Download PDF

Info

Publication number
CN102157496B
CN102157496B CN 201010110806 CN201010110806A CN102157496B CN 102157496 B CN102157496 B CN 102157496B CN 201010110806 CN201010110806 CN 201010110806 CN 201010110806 A CN201010110806 A CN 201010110806A CN 102157496 B CN102157496 B CN 102157496B
Authority
CN
China
Prior art keywords
active area
contact hole
grid
metal wire
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010110806
Other languages
English (en)
Other versions
CN102157496A (zh
Inventor
龚斌
郭强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010110806 priority Critical patent/CN102157496B/zh
Publication of CN102157496A publication Critical patent/CN102157496A/zh
Application granted granted Critical
Publication of CN102157496B publication Critical patent/CN102157496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种接触孔测试装置和有源区接触孔对栅极的漏电流测试方法，若干个在长度方向上平行的带状有源区；在所述每个有源区的两侧分别生成多行的两列有源区接触孔，从第一行第二列的有源区接触孔开始，通过顶端的第一金属线连接成有源区接触孔链路，直到最后一行倒数最后第二列的有源区接触孔为止；在两列有源区接触孔之间的有源区上的栅氧化层表面，具有长度大于有源区宽度的栅极，在栅极的两端分别生成栅极接触孔，从第一行第二列的栅极接触孔开始，通过顶端的第二金属线连接成栅极链路，直到最后一行倒数最后第二列的栅极接触孔为止。此测试装置和方法能真实反映MOSFET器件制造过程中可能出现的缺陷。

Description

接触孔测试装置和有源区接触孔对栅极的漏电流测试方法
技术领域
本发明涉及一种半导体测试装置和方法，特别涉及一种接触孔测试装置和有源区接触孔对栅极的漏电流测试方法。 
背景技术
目前，随着集成电路的工艺的集成度进入纳米级，影响集成电路性能和可靠性的工艺环节越来越多。在金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOSFET)器件结构中，表示有源区(Active Area，AA)接触孔(Contact，CT)和栅极(poly)相对位置的AA CT处剖面图如图1所示，包括： 
晶圆内被浅沟槽隔离(Shallow Trench Isolation，STI)102隔离的AA101，在每个AA101中部的晶圆器件面100上都有一个AA CT103，在每个AA CT103和STI之间的晶圆器件面上有一层很薄的栅氧化层106，栅氧化层106上方是带侧墙105的poly104。其中，侧墙105的位置是在poly104的两边侧壁上(图中其余空白部分都为层间介质，在半导体器件中，由于层间介质的存在，AA CT处的剖面图无法看到剖面之后的结构，如poly104上的poly CT，以下剖视图同)。 
由集成电路的失效分析结果发现，AA CT和poly CT的开路或电阻太大是制作过程中的主要问题。此外，AA CT的位置也会极大影响CT工艺和性能、以及AA CT对poly的漏电流。例如，poly与AA CT之间层间介质中的杂质和残留物会影响AA CT的接触，造成AA CT电阻变大甚至断路以及poly对AA CT的漏电流的增加；如果AA CT的位置发生偏移，造成AA CT与poly或侧墙的距离太近，也会使AA CT到AA的电阻变大甚至断路，使 漏电流问题变得更加严重。 
现有技术的有源区接触孔测试装置的俯视图如图2所示，包括： 
多行和多列的带状有源区201，其中采用STI隔离(图中未画出)； 
在每个有源区201的长度方向上的两侧生成有源区接触孔203，从第一行第二列的有源区接触孔203开始，通过顶端的第一金属线207连接成有源区接触孔链路，直到最后一行倒数最后第二列的有源区接触孔207为止，其中第一行第一列的有源区接触孔207及最后一行最后一列的有源区接触孔207分别通过具有自由端的金属线209悬空。 
在图2中，在边缘处的两列有源区接触孔203通过第一金属线连接时，所述第一金属线为折弯金属线208连接。 
为了更好地说明图2所示的结构，其有源区接触孔处垂直于第一金属连线延伸方向的剖视图如图3所示，包括：晶圆器件面100以下STI202和AA201交替结构，每个AA201中部的晶圆器件面100上各有一个有源区接触孔203，有源区接触孔203上方为第一金属连线207(在半导体器件中，由于层间介质的存在，剖视图无法看到剖面之后的结构，以下剖视图同)。 
现有的栅极接触孔的测试装置的俯视图如图4所示，包括： 
STI402以及栅氧化层406(俯视图中被poly404遮挡，未画出)之上生长有行、列对齐的若干poly404； 
每个poly404两端分别生长有柱状poly CT403； 
从第一行第二列的poly CT403开始，通过顶端的第二金属线407连接成poly CT403链路，直到最后一行倒数最后第二列的poly CT403为止，其中第一行第一列的poly CT403及最后一行最后一列的poly CT403分别通过具有自由端的金属线409悬空。 
为了更好地说明图4所示的结构，其poly CT垂直于第一金属连线延伸方向处的剖视图如图5所示，包括：晶圆器件面100以下的STI402，晶圆器件面100上等距排列了若干极薄的栅氧化层406，栅氧化层406上方是poly404，每个poly404上方各有一个poly CT403，poly CT403上方为第一 金属连线407。 
AA CT或poly CT的CT测试方法和步骤如下： 
步骤1、AA CT的第一金属线或poly CT的第二金属线的任意一端接地； 
步骤2、AA CT的第一金属线或poly CT的第二金属线的另一端加载电流或电压； 
步骤3、测量AA CT的第一金属线或poly CT的第二金属线上的电流或电压，并根据加载的电流值或电压值和测量得到的电压值或电流值计算电阻值，与预定电阻值相比较，超出预定区间则说明有AA CT或poly缺陷。 
上述两种结构只能分别测出单一AA CT和poly的性能，却无法体现ploy和AA CT之间的相互影响，也不能真实反映MOSFET器件制造过程中可能出现的缺陷。例如：在poly及其侧墙的制造工艺过程中，可能在两根相邻的poly之间留下残留物或杂质，导致AA CT与poly之间的漏电流增加，或影响AA CT的阻值；此外，AA CT相对poly的位置偏移也可能造成AA CT与poly之间的漏电流或AA CT阻值的异常。因此，需要设计一种更接近实际工艺情况的测试装置，同时包括AA和poly以及AA CT和poly CT，并测试AA CT和poly的性能，以及AA CT对poly的漏电流。 
发明内容
有鉴于此，本发明提供一种接触孔测试装置和有源区接触孔对栅极的漏电流测试方法，该装置及方法能够在测试时，体现ploy和AA CT之间的相互影响，真实反映MOSFET器件制造过程中的缺陷。 
为解决上述问题，本发明的技术方案具体是这样实现的： 
一种接触孔测试装置，包括： 
若干个在长度方向上平行的带状有源区； 
在所述每个有源区的长度方向上的两侧分别生成多行的一列有源区接触孔，从第一行第二列的有源区接触孔开始，通过顶端的第一金属线连接成有源区接触孔链路，直到最后一行倒数最后第二列的有源区接触孔为止，其中第一 行第一列的有源区接触孔及最后一行最后一列的有源区接触孔分别通过具有自由端的金属线悬空； 
在相邻两行有源区接触孔之间的有源区上的栅氧化层表面，具有宽度大于有源区宽度的栅极，在栅极的两端分别生成栅极接触孔，从第一行第二列的栅极接触孔开始，通过顶端的第二金属线连接成栅极链路，直到最后一行倒数最后第二列的栅极接触孔为止，其中第一行第一列的栅极接触孔及最后一行最后一列的栅极接触孔分别通过具有自由端的金属线悬空。 
所述栅极的长度小于两列有源区接触孔之间的距离。 
一种利用上述的装置进行有源区接触孔对栅极的漏电流测试方法，该方法包括， 
将有源区接触孔链路的任意一端接地，在有源区接触孔链路的另一端加电压； 
检测有源区接触孔链路对栅极链路的电流，判断是否出现漏电流。 
所述有源区接触孔与所述栅极两侧有源区接触，对N型掺杂的栅极两侧有源区，所述有源区接触孔链路加载正电压。 
所述有源区接触孔与所述栅极两侧有源区接触，对P型掺杂的栅极两侧有源区，所述有源区接触孔链路加载负电压。 
一种接触孔测试装置，该装置包括： 
有源区，所述有源区在俯视图中显示为长方形； 
在所述有源区的长度方向上形成平行的若干行有源区接触孔，在每一行中，所述有源区接触孔通过顶端的第一金属线连接，每一行的第一金属线的同侧一端边缘通过顶端的第二金属线连接，形成梳状； 
在相邻两行所述有源区接触孔之间的有源区上的栅氧化层表面形成长度大于有源区长度的栅极，在远离所述第二金属线的一侧，在每个栅极上形成栅极接触孔，将所述栅极接触孔通过顶部的第三金属线连接。 
一种利用上述装置进行有源区接触孔对栅极的漏电流测试方法，该方法包括， 
使得第三金属线的一端接地； 
在第二金属线上加载电压； 
检测第一金属线对栅极的电流，判断是否出现漏电流。 
所述有源区接触孔与所述栅极两侧有源区接触，对N型掺杂的栅极两侧有源区，所述第二金属线上加载正电压。 
所述有源区接触孔与所述栅极两侧有源区接触，对P型掺杂的栅极两侧有源区，所述第二金属线上加载负电压。 
由上述的技术方案可见，本发明提供了一种同时包括有源区接触孔、栅极和栅极接触孔的测试装置，提出了利用此装置测出有源区接触孔对栅极的漏电流的方法，此测试装置和方法在对有源区接触孔和栅极测试时，就可以体现ploy和AA CT之间的相互影响，真实反映MOSFET器件制造过程中的缺陷。 
附图说明
图1为现有技术有源区接触孔和栅极相对位置的剖面图； 
图2为现有技术的有源区接触孔测试装置的俯视图； 
图3为现有技术AA CT在CT处的剖面图； 
图4为现有技术poly CT测试装置的俯视图； 
图5为现有技术poly CT在CT处的剖面图； 
图6为本发明接触孔测试装置的俯视图； 
图7为本发明接触孔测试装置在AA CT处的剖面图； 
图8为本发明AA CT对poly的梳型结构测试装置的俯视图； 
图9为本发明AA CT对poly的梳型结构测试装置在AA CT处的剖面图。 
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。 
由于现有技术是分别对AA CT和poly进行测试的，所以无法反映两者之间的影响，就会无法真实反映MOSFET器件制造过程中的缺陷。为了解决这个问题，本发明提供了一种更接近实际工艺情况的接触孔测试结构，同时包括AA CT、poly和poly CT，通过对此结构的测试反映的是AA CT和poly CT的性能，AA CT和poly之间的工艺相关性以及AA CT对poly漏电流。 
具体实施例一 
一种接触孔测试装置，此测试装置的俯视图如图6所示，包括， 
若干个在长度方向上平行的带状有源区601，该有源区601在宽度上通过STI602隔离； 
在每个有源区601的长度方向上的两侧分别生成多行的一列有源区接触孔603，从第一行第二列的有源区接触孔603开始，通过顶端的第一金属线607连接成有源区接触孔链路，直到最后一行倒数最后第二列的有源区接触孔603为止，其中第一行第一列的有源区接触孔603及最后一行最后一列的有源区接触孔603分别通过具有自由端的金属线609悬空； 
在相邻两行有源区接触孔603之间的有源区上的栅氧化层表面(俯视图中被poly604遮挡，未画出)，具有宽度大于有源区宽度的栅极604，在栅极604的两端分别生成栅极接触孔606，从第一行第二列的栅极接触孔606开始，通过顶端的第二金属线610连接成栅极链路，直到最后一行倒数最后第二列的栅极接触孔606为止，其中第一行第一列的栅极接触孔606及最后一行最后一列的栅极接触孔606分别通过具有自由端的金属线悬空。 
在该图中，对于在边缘的相邻两列的有源区接触孔的连接，采用的是顶端的弯曲形状的顶层的第一金属线608相连接。 
在该方案中，经由相关掺杂工艺，poly将有源区分隔成沟道区(poly下方的AA)和源漏区(poly两侧的AA)，具有不同的掺杂类型。例如，沟道区为N型而源漏区为P型，或者沟道区为P型而源漏区为N型。 
具体地，在该方案中，对于在边缘的栅极接触孔，其可以通过顶端的第三 金属线611接出，且第三金属线611的另一端有边缘接触孔612，对于相邻两行的边缘接触孔612，通过顶层的第四金属线613连接。 
具体地，在该方案中，对于第一行第一列的栅极接触孔606及最后一行最后一列的栅极接触孔606分别通过顶端的第三金属线611接出，且第三金属线611的另一端有边缘接触孔612，通过具有自由端的金属线悬空。 
为了更好说明同时包括AA CT测试链和poly CT测试链的接触孔测试装置的结构，给出了如图7所示AA CT103垂直于第一金属连线延伸方向处的剖面图，包括：在晶圆器件面以下的左右两个梯形STI602和中间的AA601，AA601上方的晶圆器件面上交替出现的AA CT603和栅氧化层706，栅氧化层上方的poly604，以及AA CT603上方的第一金属直线607(在半导体器件中，由于层间介质的存在，剖视图无法看到剖面之后的结构，以下剖视图同)。 
接触孔测试装置分别进行poly CT测试、AA CT对poly漏电流测试和AA CT测试的方法和步骤如下： 
1、poly CT测试 
步骤1、poly CT测试链的任意一端接地； 
步骤2、在poly CT测试链的另一端加载电流或电压； 
步骤3、测量poly CT测试链的电压或电流，并根据加的电流值或电压值和测量得到的电压值或电流值计算电阻值，与预定电阻值相比较，超出预定区间则说明有poly CT缺陷。 
2、AACT对poly的漏电流测试 
步骤1、poly CT测试链的任意一端接地； 
本步骤中，poly CT测试链接地是为了确保MOSFET器件处于断开状态，即确保沟道区未形成反形层，与源漏区AA处于不同的PN极性。 
步骤2、在AACT测试链的另一端加载电压； 
本步骤中，N形掺杂的源漏区(栅极两侧有源区)上的AA CT测试链加载正电压，P形掺杂的源漏区(栅极两侧有源区)上的AA CT测试链加载负电压，其目的是确保源漏区AA与沟道区AA之间的PN结处于反偏状态，排除AA CT 经由源漏区AA、沟道区AA、栅氧化层到poly的漏电流的干扰。 
步骤3、检测AA CT对poly的电流，判断是否出现漏电流，此判断方法为公知技术。 
3、AA CT测试 
步骤1、保持poly CT测试链的任意一端接地； 
本步骤中，保持poly CT测试链的任意一端接地的目的是确保MOSFET器件处于断开状态，使poly隔开的AA之间处于断开状态。 
步骤2、AA CT测试链的任意一端接地； 
步骤3、在AA CT测试链的另一端加电流或电压； 
步骤4、测量AA CT测试链的电压或电流，并根据加的电流值或电压值和测量得到的电压值或电流值计算电阻值，与预定电阻值相比较，超出预定区间则说明有AACT缺陷。 
具体实施例二 
另一种接触孔测试装置，此测试装置的俯视图如图8所示，包括： 
在俯视图图8中显示为长方形的有源区801， 
在有源区801的长度方向上形成平行的若干行有源区接触孔803，在每一行中，所述有源区接触孔803通过顶端的第一金属线802连接，每一行的第一金属线802的一端边缘通过顶端的第二金属线805连接，形成梳状； 
在相邻两行有源区接触孔803之间的有源区上的栅氧化层表面(俯视图中被poly804遮挡，未画出)形成宽度大于有源区长度的栅极804，在远离第二金属线805的一侧，在每个栅极上形成栅极接触孔806，将所述栅极接触孔806通过顶部的第三金属线807连接。 
在该方案中，经由相关掺杂工艺，poly将有源区分隔成沟道区(poly下方的AA)和源漏区(poly两侧的AA)，具有不同的掺杂类型。例如，沟道区为N型而源漏区为P型，或者沟道区为P型而源漏区为N型。 
为了更好说明AA CT对poly的梳型结构测试装置的结构，给出了如图9所示的AACT803垂直于第一金属连线延伸方向处的剖面图，包括： 
在晶圆器件面以下的左右两个梯形STI902和中间的AA801，AA801上方的晶圆器件面上交替出现的AA CT803和栅氧化层906，栅氧化层上方的poly804，以及AA CT803上方的第一金属连线802。 
AACT对poly的梳型结构测试装置中AACT对poly漏电流测试方法： 
步骤1、保持梳型结构poly的任意一端接地； 
本步骤中，保持梳型结构poly的任意一端接地的目的是确保MOSFET器件处于断开状态，即确保沟道区未形成反型层，与AA处于不同的P/N极性。 
步骤2、在梳型结构AA CT的一端加载电压； 
本步骤中，对N形掺杂的源漏区(栅极两侧有源区)上的梳型结构AA CT加载正电压，对P形掺杂的源漏区(栅极两侧有源区)上的梳型结构AA CT加载负电压，其目的是确保源漏区AA与沟道区AA之间的PN结处于反偏状态，排除AA CT经由源漏区AA、沟道区AA、栅氧化层到poly的漏电流的干扰。 
步骤3、检测AA CT对poly的电流，判断是否出现漏电流，此判断方法为公知技术。 
具体实施例二的AA CT对poly的梳型结构测试装置相比具体实施例一能够形成更加密集的AA CT排列，其AA CT的密度更大，因此AA CT对poly的梳型结构测试装置捕捉到造成AA CT到poly之间漏电流的工艺缺陷的机率也更大，效果更好。 
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。 

Claims (9)

1.一种接触孔测试装置，包括：
若干个在长度方向上平行的带状有源区；
在每个所述有源区的长度方向上的两侧各自生成多行的一列有源区接触孔，从第一行第二列的有源区接触孔开始，通过顶端的第一金属线连接成有源区接触孔链路，直到最后一行倒数最后第二列的有源区接触孔为止，其中第一行第一列的有源区接触孔及最后一行最后一列的有源区接触孔分别通过具有自由端的金属线悬空；
在相邻两行有源区接触孔之间的有源区上的栅氧化层表面，具有宽度大于有源区宽度的栅极，在栅极的两端分别生成栅极接触孔，从第一行第二列的栅极接触孔开始，通过顶端的第二金属线连接成栅极链路，直到最后一行倒数最后第二列的栅极接触孔为止，其中第一行第一列的栅极接触孔及最后一行最后一列的栅极接触孔分别通过具有自由端的金属线悬空。
2.如权利要求1所述的装置，其特征在于，所述栅极的长度小于两列有源区接触孔之间的距离。
3.一种利用权利要求1所述的装置进行有源区接触孔对栅极的漏电流测试方法，该方法包括，
将栅极链路的任意一端接地，在有源区接触孔链路的另一端加电压；
检测有源区接触孔链路对栅极链路的电流，判断是否出现漏电流。
4.如权利要求3所述的方法，其特征在于，所述有源区接触孔与所述栅极两侧有源区接触，对N型掺杂的栅极两侧有源区，所述有源区接触孔链路加载正电压。
5.如权利要求3所述的方法，其特征在于，所述有源区接触孔与所述栅极两侧有源区接触，对P型掺杂的栅极两侧有源区，所述有源区接触孔链路加载负电压。
6.一种接触孔测试装置，该装置包括：
有源区，所述有源区在俯视图中显示为长方形；
在所述有源区的长度方向上形成平行的若干行有源区接触孔，在每一行中，所述有源区接触孔通过顶端的第一金属线连接，每一行的第一金属线的同侧一端边缘通过顶端的第二金属线连接，形成梳状；
在相邻两行所述有源区接触孔之间的有源区上的栅氧化层表面形成宽度大于有源区长度的栅极，在远离所述第二金属线的一侧，在每个栅极上形成栅极接触孔，将所述栅极接触孔通过顶部的第三金属线连接。
7.一种利用权利要求6所述的装置进行有源区接触孔对栅极的漏电流测试方法，该方法包括，
使得第三金属线的一端接地；
在第二金属线上加载电压；
检测第一金属线对栅极的电流，判断是否出现漏电流。
8.如权利要求7所述的方法，其特征在于，所述有源区接触孔与所述栅极两侧有源区接触，对N型掺杂的栅极两侧有源区，所述第二金属线上加载正电压。
9.如权利要求7所述的方法，其特征在于，所述有源区接触孔与所述栅极两侧有源区接触，对P型掺杂的栅极两侧有源区，所述第二金属线上加载负电压。
CN 201010110806 2010-02-12 2010-02-12 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 Active CN102157496B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010110806 CN102157496B (zh) 2010-02-12 2010-02-12 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010110806 CN102157496B (zh) 2010-02-12 2010-02-12 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法

Publications (2)

Publication Number Publication Date
CN102157496A CN102157496A (zh) 2011-08-17
CN102157496B true CN102157496B (zh) 2013-05-29

Family

ID=44438857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010110806 Active CN102157496B (zh) 2010-02-12 2010-02-12 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法

Country Status (1)

Country Link
CN (1) CN102157496B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137603B (zh) * 2011-11-23 2015-08-19 上海华虹宏力半导体制造有限公司 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法
CN103579193B (zh) * 2012-08-07 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的漏电测试结构及测试方法
CN102944196B (zh) 2012-11-02 2015-08-19 上海华力微电子有限公司 一种检测半导体圆形接触孔圆度的方法
CN103943609A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 栅边界氧化层完整性测试结构
CN103871924A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 监控栅极漏电的测试结构和测试方法
CN105810605A (zh) * 2016-03-24 2016-07-27 上海华力微电子有限公司 用于检查多晶硅栅极侧墙绝缘性能的测试结构
CN105895548B (zh) * 2016-06-14 2018-09-07 西安邮电大学 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法
CN110690195B (zh) * 2018-07-05 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件的测试结构及其测试方法
CN109686675B (zh) * 2018-12-12 2020-09-18 上海华力集成电路制造有限公司 一种失效的定位方法
CN110620105B (zh) * 2019-10-22 2021-06-29 成都中电熊猫显示科技有限公司 阵列基板及其制造方法、阵列基板的图案偏移的检测方法
CN113410155A (zh) * 2021-08-20 2021-09-17 广州粤芯半导体技术有限公司 电性测试结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040035099A (ko) * 2002-10-18 2004-04-29 주식회사 하이닉스반도체 반도체소자의 테스트 패턴 형성방법
KR20090036007A (ko) * 2007-10-08 2009-04-13 주식회사 하이닉스반도체 테스트 패턴
KR100913328B1 (ko) * 2007-12-04 2009-08-20 주식회사 동부하이텍 반도체 소자의 테스트 패턴 및 그의 형성 방법과 테스트방법

Also Published As

Publication number Publication date
CN102157496A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102157496B (zh) 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法
US8865482B2 (en) Method of detecting the circular uniformity of the semiconductor circular contact holes
US9429616B2 (en) Test method and test arrangement
US20090152595A1 (en) Semiconductor devices and method of testing same
US20090057664A1 (en) E-beam inspection structure for leakage analysis
US11955389B2 (en) HVMOS reliability evaluation using bulk resistances as indices
CN102522386A (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN102479772A (zh) 用于监控源漏多晶硅刻蚀的测试结构
CN101819941B (zh) 半导体器件栅氧化层完整性的测试结构
US8084769B2 (en) Testkey design pattern for gate oxide
CN101853843B (zh) 半导体器件栅氧化层完整性的测试结构
TWI472005B (zh) 監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法
CN103943608B (zh) 一种检测多晶硅残留的测试结构
CN206076226U (zh) 监控ar工艺中套准偏移的wat测试结构
CN103915415B (zh) 集成电路的可靠性分析测试结构及其测试方法
CN103383938B (zh) 沟槽式功率mos器件接触孔电阻检测结构
TWI696207B (zh) 用於帶電粒子束檢測之檢測結構及用其檢測缺陷的檢測方法
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
CN204088304U (zh) 半导体测试结构
JP5444731B2 (ja) 半導体装置とその検査方法
CN102306644A (zh) Soi型mos晶体管的测试结构及其的形成方法
JP3654434B2 (ja) 試験用コンタクトチェーンおよびそれに関連するデバッグ方法
KR20100062400A (ko) 반도체 웨이퍼의 결함 분석 방법
CN109671766B (zh) 功率金属氧化物半导体场效晶体管
CN118231379A (zh) 测试结构及其形成方法及测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant