JP3654434B2 - 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、半導体製品試験のためのコンタクトチェーンの構造に関し、特に試験および不良解析ができるコンタクトチェーンに関する。
【０００２】
【従来の技術】
半導体チップの品質をモニターするために、幾つかの試験装置が各半導体チップの間のスクライブライン上に設けれらる。例えば、スクライブライン上のＰＭＯＳあるいはＮＭＯＳは、隣接する半導体チップにおけるＰＭＯＳあるいはＮＭＯＳと近似した電気特性を有している。そして試験装置の電気特性を試験あるいは測定することによって、半導体チップの装置特性を得ることができる。これらの試験装置の一つとして、コンタクトチェーンとよばれる半導体チップ中のコンタクトの平均抵抗を得るために用いられる特殊な試験装置が知られている。
【０００３】
コンタクトは少なくともＣＧ、ＣＳ−Ｐ、ＣＳ−Ｎの３種類に分類することができる。ＣＧは第１金属層からゲート層あるいは電極までのコンタクトであり、ＣＳ−Ｐは第１金属層からＰ型基板までのコンタクトであり、ＣＳ−Ｎは第１金属層からＮ型基板までのコンタクトである。図１（Ａ）及び図１（Ｂ）を参照されたい。図１（Ａ）は従来のコンタクトチェーンのレイアウトを示し、図１（Ｂ）はＣＳ−Ｐのコンタクトを実施した場合における図１（Ａ）のコンタクトチェーンの断面を示している。Ｐ+ドープ層１２、コンタクトホール１４、および第１金属ストリップ１６からなるパターンを参照すると、複数のコンタクトが直列に接続されていることが容易に理解される。ＣＳ−Ｐのコンタクト１個の平均コンタクト抵抗は、パッド１とパッド２の間で計測された全体の抵抗を、直列に接続されたコンタクトの総数で割ることにより得ることができる。つまりＣＳ−Ｐ、ＣＳ−Ｎ、あるいはＣＧのコンタクト１個の平均コンタクト抵抗は、数種類のコンタクトのコンタクトチェーンから得ることができる。
【０００４】
検出および測定により得られた平均コンタクト抵抗が許容範囲内でない場合には、コンタクトチェーンの１個あるいはそれ以上のコンタクトに問題があることになる。この場合には、根本原因を検出するための不良解析とよばれる処理を実施して、製造工程における問題が検出され、修正される。
【０００５】
従来の不良解析のツールとしては、よく知られた走査電子顕微鏡（ＳＥＭ）に似た機能を果たす集束イオンビーム（ＦＩＢ）を用いるものがある。正に荷電されたイオンビームで物体を走査することによって、物体の顕微的な構造を観察することができる。ＦＩＢは、さらに２つの機能がよく知られている。それはイオン衝撃により観察する物体を切って断面を得ることと、回路修復のために金属イオンをその表面に堆積させることによって接続経路を形成することである。
【０００６】
ＦＩＢによって不良コンタクトチェーンの根本原因を分析する前に、研磨により金属ストリップを取り除き、その下層の誘電層を露出させる必要がある。
【０００７】
図２（Ａ）および図２（Ｂ）に、どのようにイオンビームが、正常でよく形成されたＣＳ−Ｐのコンタクトと異常で未充填のＣＳ−Ｐのコンタクトに影響するかをそれぞれ示す。コンタクトチェーンは常に数多くのコンタクトにより構成されているため、異常コンタクトの正確な位置が分からなければ、不良解析を行うことはほとんど不可能である。図２（Ａ）において、イオンビームが正常なＣＳ−Ｐのコンタクトを走査する時、陽電荷が流れて、コンタクトホール１４中の導電材と、Ｐ+ドープ層とＮ型ウェル１０の間の順方向バイアスＰＮ接合を通り、接地されたＮ型ウェル１０に至る。つまり、正常なＣＳ−Ｐのコンタクトは当てられたイオンにより運ばれる電荷を放電することができる。イオンビームが異常で未充填のＣＳ−Ｐコンタクトを走査する時、図２（Ｂ）に示すように、陽電荷が蓄えられる。なぜなら、導電経路の提供ができるほど十分に導電材がコンタクトホール１４に充填されていないため、先に到達した陽電荷が後に到達した陽電荷を排斥するからである。集束イオンビームのイメージ形成の理論は、物体の観察点上の陽極イオン衝撃により発生した二次電子の量を利用するものである。つまり、反応によりモニター上に異なるグレーレベルを発生させるということである。もし陽電荷が蓄えられる場合、図２（Ｂ）に示すように、後に到達した陽電荷が先に到達した陽電荷により排斥されて、二次電子がさらに発生されることがない。図２（Ｂ）に示される異常コンタクトは、図２（Ａ）に示される正常コンタクトよりグレーレベルが暗い。そのため、ＣＳ−ＰのコンタクトはＦＩＢツールのモニターに示されたグレーレベルを調べるだけで簡単に正常と異常とを識別することができる。
【０００８】
【発明が解決しようとする課題】
【０００９】
しかしながら、ＦＩＢの方法ではＣＳ−Ｎの正常なコンタクトとＣＳ−Ｎの異常なコンタクトを識別することはできなかった。図２（Ｃ）および図２（Ｄ）に、どのようにイオンビームが、正常でよく形成されたＣＳ−Ｎのコンタクトと異常で未充填のＣＳ−Ｎのコンタクトに影響するかをそれぞれ示す。図２（Ｃ）において、Ｎ+ドープ層２０とＰ型ウェル１８の間に形成されたＰＮ接合は逆方向バイアスであり、陽極イオンビームがコンタクトを走査して、Ｐ型ウェル１８が接地されている時、陽電荷が放電されるのを防ぐ。図２（Ｄ）に示す陽電荷も放電されないのは、コンタクトホール中の導電材が導電経路を形成するのに十分なほどコンタクトホールを充填していないからである。そのためＣＳ−Ｎのコンタクト全ては、正常あるいは異常でもコンタクトホール中に陽電荷を蓄えて、ＦＩＢツールのモニター上に似たようなグレーレベルを表示する。そのため、お互いの違いを認識することは難しかった。
そこで、この発明の目的は、ＦＩＢ不良解析の時に、正常なＣＳ−Ｎのコンタクトと異常なＣＳ−Ｎのコンタクトを認識することができるコンタクトチェーンの新しい構造を提供することである。
【００１０】
この発明の他の目的は、コンタクトチェーンの不良原因を探し出す分析方法を提供することである。
【００１１】
【課題を解決するための手段】
上記問題を解決し、所望の目的を達成するために、この発明は第１導電タイプの基板、基板上の誘電層、複数個のコンタクト手段、２個の探針パッドを含むコンタクトチェーンの構造を提供する。コンタクト手段は直列に接続されて２個の端部を有している。各コンタクト手段は誘電層中のコンタクトホールとコンタクトホール中の導電材を含み、第２導電タイプの第１ドープ層と電気的に接続される。基板上には第１ドープ領域が形成されており、２個の探針パッドを２個の端部にそれぞれ接続する。コンタクトチェーンはさらに選択的に第１ドープ層を基板に接続する手段を含む。基板が第１ドープ層に接続されていない時、探針パッドの測定により総コンタクト抵抗を測定することができる。
【００１２】
この発明はさらにコンタクトチェーンの総抵抗を測定する方法を提供する。コンタクトチェーンは、直列に接続された複数のコンタクト手段と、２つの端部を有している。各コンタクト手段は、誘電層中のコンタクトホールおよびコンタクトホール中の導電材を含み、第２導電タイプの第１ドープ層と電気的に接続するために用いられる。第１ドープ領域は第１導電タイプの基板上に形成されている。２個の探針パッドは２個の端部にそれぞれ接続される。第１ドープ層を基板に対して選択的に接続する手段が設けられており、第１ドープ層の基板に対する接続は解除される。総抵抗を確認するため、２個の探針パッドを介してコンタクトチェーンに電源を与えて、２個の探針パッド間の電圧値が測定されるとともに、２個の探針パッドのうちの一方を介して電流値が測定される。
【００１３】
この発明はさらに複数のコンタクト手段の中の不良コンタクト手段を判定するデバッグ方法を提供する。各コンタクト手段は第１導電タイプの基板上に配置されており、誘電層は基板上に設けられている。各コンタクト手段は、誘電層中のコンタクトホールおよびコンタクトホール中の導電材を含み、第２導電タイプの第１ドープ層と電気的に接続するために用いられる。基板に選択的に接続される第１ドープ層は該基板上に形成されている。このデバッグ方法のステップは次の通りである。まず、基板が接地され、第１ドープ層が選択的に基板に接続される。電荷キャリアビームによりコンタクト手段を走査して、コンタクト手段に対応した第１表面反応を得る。第１反応が所定の要件に適合しない不良コンタクトとしての第１特定コンタクト手段が検出される。
【００１４】
【作用】
選択的に第1ドープ層を基板に接続する手段により、コンタクトチェーンのコンタクト手段の中から特定コンタクト手段を探し出すことが非常に容易となる。さらに、不良コンタクトチェーンの根本原因をこの発明のコンタクトチェーンを分析することにより判断することができる。
【００１５】
【発明の実施の形態】
以下、この発明にかかる好適な実施形態を図面に基づいて説明する。
【００１６】
この発明の特徴は、ＦＩＢの不良解析を行う場合に、制御可能な電気的に接続する手段を採用して、選択的にＣＳ−Ｎのコンタクト下のＮ+ドープ層をその下のＰ型ウェルに接続するため、逆方向バイアスのＰＮ接合により発生した問題を解決して、ＣＳ−Ｎのコンタクトの正常と異常とを識別できるようにしたことである。ここで、電流値の測定中、この制御可能な接続手段は、Ｎ+ドープ層とＰ型基板の間の電気接続を適当に切断するため、平均コンタクト抵抗の測定に影響を及ぼさない。
【００１７】
この発明の実施形態では、ＣＳ−Ｎのコンタクトチェーンを使用する。しかしながら、この発明はＣＳ−Ｐのコンタクトチェーンにも適用して同じ効果を得ることができる。この分野に詳しいものであるならばデバイスの導電タイプを変えることは特別ではない。そのため下の記述を読めばＣＳ−Ｐのコンタクトチェーンも実施することができる。
【００１８】
図３は、この発明にかかるＣＳ−Ｎのコンタクトチェーンのレイアウトを示している。図４（Ａ）は、図１（Ｂ）のコンタクトチェーンに似た、図３ｂ−ｂ’部分のコンタクトチェーンの断面を示している。図４（Ｂ）は、図３のａ−ａ’部分のコンタクトチェーン構造の断面を示している。図４（Ａ）に示すように、ＣＳ−ＮのコンタクトチェーンはＰ型ウェル３１上に形成されて、それは直列に配置された２４個のコンタクト（Ｃ１−Ｃ２４）および６個のコンタクト（Ｃ１−Ｃ６）を含む。各ＣＳ−Ｎのコンタクトは第１金属ストリップ３０とＮ+ドープ層（３２ａあるいは３２ｂ）の電気的な接続のための接続構造を表し、それはコンタクトホール３４および導電材を含む。２４個のコンタクトは４列に配列されて、これら２４個のコンタクトは第１金属ストリップ３０あるいはＮ+ドープ層３２ａを通して互いに接続されてコンタクトチェーンが形成される。Ｃ１で示されるＣＳ−Ｎの第１コンタクトは、第１金属ストリップ３０を介して第２探針パッド４４に接続され、同様にＣ２４で示されるＣＳ−Ｎの最後のコンタクトは第１金属ストリップ３０を介して第１探針パッド４０に接続されている。
【００１９】
ＣＳ−Ｎ各２列の間には２個の制御ゲート６０がある。全ての制御ゲート６０は互いに接続されて、ゲートコンタクト３６の接続を介してそれらは第１金属スリップに接続され、図３に示すように他より大きくゲートパッド４２を形成する。
【００２０】
２個の制御ゲート６０の間にはＮ+ドープ層３２ｂがある。レイアウトに示すように、Ｎ+ドープ層３２ｂが延在されてＰ+ドープ層３３、Ｐ型ウェル３１の電性コンタクト領域に隣接している。Ｎ+ドープ層３２ｂとＰ+ドープ層３３の境界部分に、導電材が充填された複数個の基板コンタクトホール３８が存在している。この設計において注意が必要なのは、複数個の基板コンタクトホール３８の一部が図３および図４に示すように、Ｎ+ドープ層３２ｂ上とＰ+ドープ層３３上に位置し、基板コンタクトホール３８の導電材を介して、Ｎ+ドープ層３２ｂがＰ+ドープ層３３に接続されて、電気的にＰ型ウェルに接続されたのと同じとなることである。また基板コンタクトホール３８上の第１金属ストリップが大きい領域を有して基板パッド４６となる。
【００２１】
図４（Ｂ）に示すように、各ＣＳ−ＮのコンタクトはＮＭＯＳトランジスタに隣接する。各ＣＳ−Ｎのコンタクト下のＮ+ドープ層３２ａをＮＭＯＳトランジスタのドレイン／ソース電極とし、同様にＮ+ドープ層３２ｂも他のＮＭＯＳトランジスタのドレイン／ソース電極とする。ＮＭＯＳトランジスタの制御ゲート６０は、基板コンタクトホール３８中の導電材を介してＰ型ウェル３１に接続されたＮ+ドープ層３２ａとＮ+ドープ層３２ｂ間の接続を制御することができる。
【００２２】
図５において、図３のＣＳ−Ｎコンタクトの平均コンタクト抵抗を測定する工程の流れ図を示す。ＣＳ−Ｎのコンタクトの平均コンタクト抵抗を測定するために４個のパッドをそれぞれ第１探針パッド４０、第２探針パッド４４、ゲートパッド４２、基板パッド４６上で使用する。適当な電圧レベルをゲートパッド４２と基板パッド４６に供給して、Ｎ+ドープ層３２ａとＰ型ウェル３１を電気的に分離状態にする（ステップ７０）。ゲートパッド４２と基板パッド４６は接地されて、例えばＮＭＯＳトランジスタをオフして所望の分離を達成することができる。
【００２３】
そして、第１探針パッド４０と第２探針パッド４２間に電圧降下Ｖｄｒｏｐを提供して（ステップ７２）、第１探針パッドあるいは第２探針パッドを通る発生電流Ｉｆｌｏｗを測定する（ステップ７４）。直列に接続されたＣＳ−Ｎのコンタクト２４個の合計抵抗ＲｔｏｔａｌはＶｄｒｏｐ／Ｉｆｌｏｗと等しい。そのため、２４個のＣＳ−Ｎコンタクトの１個の平均抵抗は、Ｒｔｏｔａｌをコンタクトの数である２４で割ったものに等しい（ステップ７６）。
【００２４】
図６において、図３のコンタクトチェーンのデバッグステップの流れ図を示す。一旦、得たＲｔｏｔａｌが予定された所定の抵抗範囲を超えると、コンタクトチェーンの欠陥の原因を探すためにデバッグが必要となる。次いで、デバッグのステップおよび不良解析のステップを説明する。
【００２５】
まず、ＦＩＢ分析のサンプルをつくるための事前プロセスが必要となる。これらの事前プロセスは、コンタクトホール中の導電材を露出させることが目的で、これはコンタクトチェーンの表面を研磨して誘電層３５にダメージをあまり与えずに第１金属ストリップを完全に取り除くステップを含む（ステップ８０）。
【００２６】
次いで、サンプルの研磨されたコンタクトチェーンは、ＦＩＢツール中に設置されて固定される。一方、コンタクトチェーンのＰ型ウェル３１はＦＩＧツールのアースに接続される。
【００２７】
その後、ＦＩＢツール中の陽極イオンビームでゲートパッド４２を走査して、図７（Ａ）に示すように制御ゲート６０を陽極電荷で充電して、制御ゲート６０は正極電圧を得る（ステップ８２）。制御ゲート上の正極電圧によりＮＭＯＳがオンして、そのドレインとソースであるＮ+ドープ層３２ａとＮ+ドープ層３２ｂを接続する。上で述べたように、Ｎ+ドープ層３２ｂが常にＰ型ウェル３１に接続されているため、Ｎ+ドープ層３２ａも接地されたＰ型ウェル３１に接続されることとなる。
【００２８】
全てのＣＳ−Ｎのコンタクトが走査されて、コンタクトに対応するグレーレベルをＦＩＢツールのモニターに表示する（ステップ８４）。
【００２９】
図７（Ａ）に示すように、ＣＳ−Ｎの正常で良く形成されたコンタクトの放電経路はＮ+ドープ層３２ａ、制御ゲート６０下のチャネル、Ｎ+ドープ層３２ｂ、基板コンタクトホール中の導電材、接地されたＰ型ウェル３１を含み、受け取った電荷を放電する。そのため、これは多数の二次電子を発生させて、モニター上により高い輝度のパターンを形成する。比較的暗いパターンを有する特定のコンタクト１個がモニター上に提供された場合（ステップ８６のイエス・ルート）、これはその特定コンタクトのための放電経路が高インピーダンスを有することか、あるいは断線が発生したことを示す（ステップ８８）。比較的暗いパターンを発生させる理由の一つとしてコンタクトの未充填があり、それはＦＩＢツールによりカットされたその特定のコンタクトの断面で確かめることができる。
【００３０】
もし全ての走査したＣＳ−Ｎのコンタクトが似たようなグレーレベルを有する場合（ステップ８６のノー・ルート）、制御ゲートとＰ型ウェル３１を短絡させるために陽極イオンビームでゲートパッド４２の一部分とその下を削る（ステップ９０）。そのため、接地された制御ゲートによりＮＭＯＳトランジスタがオフして、Ｎ+ドープ層３２ｂとＮ+ドープ層３２ａが切断される。
【００３１】
再び、全てのＣＳ−Ｎのコンタクトを走査して、コンタクトに対応するグレーレベルをＦＩＢツールのモニター上に表示する（ステップ９２）。
【００３２】
理論上、上で述べたように、良好に形成された構造のＣＳ−ＮのコンタクトはＦＩＢ走査中に、高インピーダンスの逆方向バイアスＰＮ接合を有する。そのため、コンタクトゲートが接地されている時、高インピーダンスの良好なコンタクトはＦＩＢツールのモニター上に暗いパターンを表示する。
【００３３】
もしモニター上に表示された対応するパターンに、他よりも明るい特定のコンタクトがある場合（ステップ９４のイエス・ルート）、これはその特定のコンタクトが低インピーダンスの電流リーク経路を有することを表し、これは異常なコンタクトである。
【００３４】
図７（Ｂ）に、低インピーダンスであるＣＳ−Ｎの異常なコンタクトの可能な２種類の電流リーク経路を示す。二つの理由によりＣＳ−Ｎの特定のコンタクトに低インピーダンスを発生させる可能性がある。一つは制御ゲート６０が特定のコンタクト中の導電材と短絡するため、図７（Ｂ）の電流ＩＬＧに示すように、コンタクト中の電荷が制御ゲート６０およびＰ型ウェル３１を通り地面にリークするからである。もう一つはＰＮ接合が欠陥を有して、図７（Ｂ）のＩＬＪに示すように、コンタクトとＰ型ウェル３１の間が接続されるからである。
【００３５】
特定のコンタクト中の導電材と制御ゲート６０の間の短絡では、通常特異な外観が観察される。これはその特定のコンタクトを制御ゲート６０の表面まで研磨して（ステップ９８）、その上に異常な外観がないかどうかをＦＩＢのＳＥＭにより検査して確かめることができる。異常な外観はコンタクトと制御ゲート６０の短絡を表す一方で（ステップ１００のノー・ルート）、正常な外観（ステップ１００のイエス・ルート）はＰＮ接合の不良による電流リーク経路の存在を表す。
【００３６】
もし第２ＦＩＢ走査時に、グレーレベルによりコンタクトを発見できない場合（ステップ９４のノー・ルート）、不良コンタクトチェーンの原因は不明である（ステップ９０）。一つの可能性として第１金属ストリップ３０による短絡があり、それはサンプルが準備される前に目視により検査しなければならない。しかし第１金属ストリップ３０はサンプルが準備される間に研磨されるため、結果として検査することができない。
【００３７】
以上のごとく、この発明を好適な実施形態により開示したが、もとより、この発明を限定するためのものではなく、同業者であれば容易に理解できるように、この発明の技術思想の範囲において、適当な変更ならびに修正が当然なされうるものであるから、特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【００３８】
【発明の効果】
上記構成により、この発明は、下記のような長所を有する。ＣＳ−Ｎのコンタクトチェーンの不良解析が難しかった従来のコンタクトチェーンの構造と較べて、この発明のコンタクトチェーンの構造はコンタクト下のＮ+ドープ層に隣接するＮＭＯＳトランジスタを採用して、Ｎ+ドープ層とＰウェルを連接したり切断したりする。そのため従来の技術で発生していた問題を解決することができる。そして、この発明のコンタクトチェーンの構造はＣＳ−Ｎの未充填コンタクトを見つける困難度を低下させるだけでなく、その不良がＰＮ接合リークの制御ゲートの短絡によるものかどうかを調べる方法を提供する。これらの特徴は全て従来の技術では達成できなかった。そのため産業上の利用価値が高い。
【図面の簡単な説明】
【図１】 従来の技術を説明するための図であり、（Ａ）はコンタクトチェーンの平面図、（Ｂ）はＣＳ−Ｐのコンタクトを実施した時のコンタクトチェーンの断面図である。
【図２】 従来の技術を説明するための図であり、（Ａ）は正常で良く形成されたＣＳ−Ｐのコンタクトに反応するイオンビームを示す断面図、（Ｂ）は異常で未充填のＣＳ−Ｐのコンタクトに反応するイオンビームを示す断面図、（Ｃ）は正常で良く形成されたＣＳ−Ｎのコンタクトに反応するイオンビームを示す断面図、（Ｄ）は異常で未充填のＣＳ−Ｎのコンタクトに反応するイオンビームを示す断面図である。
【図３】 本発明の実施形態に係るＣＳ−Ｎのコンタクトチェーンの平面図である。
【図４】 本発明の実施形態に係るコンタクトチェーンの構造を示す断面図であり、（Ａ）は図３のｂ−ｂ’線に沿う断面を、（Ｂ）は図３のａ−ａ’線に沿う断面を示している。
【図５】 本発明の実施形態に係るＣＳ−Ｎのコンタクトの平均コンタクト抵抗を測定するステップを示した流れ図である。
【図６】 本発明の実施形態に係るコンタクトチェーンをデバッグするステップを示す流れ図である。
【図７】 本発明の実施形態を説明するための図であり、（Ａ）は正常で良く形成されたＣＳ−Ｎコンタクトの放電経路を示す断面図、（Ｂ）は低インピーダンスである異常なＣＳ−Ｎコンタクトの可能性のある２種類の電流リーク経路を示す断面図である。
【符号の説明】
３０ 第１金属ストリップ
３１ Ｐ型ウェル
３２ａ Ｎ+ドープ層
３２ｂ Ｎ+ドープ層
３３ Ｐ+ドープ層
３４ コンタクトホール
３５ 誘電層
３６ ゲートコンタクト
３８ 基板コンタクトホール
４０ 第１探針パッド
４２ ゲートパッド
４４ 第２探針パッド
４６ 基板パッド
６０ 制御ゲート

Claims (15)

1. 第１導電タイプの基板と、
   前記基板上の誘電層と、
   前記誘電層中のコンタクトホールおよび前記コンタクトホール中の導電材を備えて構成され、前記基板に形成された第２導電タイプの第１ドープ層との電気的接続に用いられる、２個の端部を有し、直列に接続された複数のコンタクト手段と、
   前記２個の端部にそれぞれ接続される２個の探針パッドと、
   前記第１ドープ層を前記基板に選択的に接続する手段とを備え、
   前記第１ドープ層を前記基板に選択的に接続する手段は、前記基板に接続され、前記基板上に形成された第２導電タイプの第２ドープ層と、前記第１ドープ層と前記第２ドープ層との電気的な接続を制御するため、前記第１ドープ層と前記第２ドープ層との間の基板表面に形成された制御ゲートとを含み、
   前記第２ドープ層はコンタクトホール中の導電材および第１導電タイプの第３ドープ層を介して前記基板に接続され、前記コンタクトホールの一部は前記第２ドープ層上に位置され、前記コンタクトホールの一部は前記第３ドープ層上に位置され、
   前記第１ドープ層の前記基板に対する接続を解除した状態で、前記探針パッドをプロービングすることによって総コンタクト抵抗を測定するようにしたコンタクトチェーン構造。
2. 前記制御ゲートは、外部電圧によって制御されるゲートパッドに接続されている請求項１記載のコンタクトチェーン構造。
3. 前記制御ゲートは、少なくとも１個のゲートコンタクトホールを介してゲートパッドに連接されている請求項１記載のコンタクトチェーン構造。
4. 前記２個の端部を前記２個の探針パッドにそれぞれ、同じ金属層により形成された少なくとも２個の金属ストリップを介して接続した請求項１記載のコンタクトチェーン構造。
5. 前記第１導電タイプがＮ型で、前記第２導電タイプがＰ型である請求項１記載のコンタクトチェーン構造。
6. 前記第１導電タイプがＰ型で、前記第２導電タイプがＮ型である請求項１記載のコンタクトチェーン構造。
7. 第１導電タイプの基板と、
   前記基板上の誘電層と、
   前記誘電層中のコンタクトホールおよび前記コンタクトホール中の導電材を備えて構成され、前記基板に形成された第２導電タイプの第１ドープ層との電気的接続に用いられる、２個の端部を有し、直列に接続された複数のコンタクト手段と、
   前記２個の端部にそれぞれ接続される２個の探針パッドと、
   前記第１ドープ層を前記基板に選択的に接続する手段とを備え、
   前記第１ドープ層を前記基板に選択的に接続する手段は、前記基板に接続され、前記基板上に形成された第２導電タイプの第２ドープ層と、前記第１ドープ層と前記第２ドープ層との電気的な接続を制御するため、前記第１ドープ層と前記第２ドープ層との間の基板表面に形成された制御ゲートとを含み、
   前記第２ドープ層はコンタクトホール中の導電材および第１導電タイプの第３ドープ層を介して前記基板に接続され、前記コンタクトホールの一部は前記第２ドープ層上に位置され、前記コンタクトホールの一部は前記第３ドープ層上に位置されたコンタクトチェーンの総抵抗測定方法であって、
   前記第１ドープ層の前記基板に対する接続を解除した状態で、前記探針パッドをプロービングすることによって総コンタクト抵抗を測定するようにしたコンタクトチェーンの総抵抗測定方法。
8. 誘電層を有する第１導電タイプの基板上に配置され、前記誘電層中のコンタクトホール及び該コンタクトホール中の導電材を備えて構成され、前記基板に選択的に接続される該基板に形成された第２導電タイプの第１ドープ層との電気的接続に用いられる複数のコンタクト手段のうちの不良コンタクト手段を判定するデバック方法であって、
   前記第１ドープ層は、前記基板に接続された前記第２導電タイプの第２ドープ層に選択的に接続するための制御ゲートによって制御され、
   前記基板を接地するステップと、
   前記第１ドープ層の前記基板に対する接続を選択するステップと、
   各コンタクト手段に対応する第１反応を得るため、電荷キャリアビームにより前記コンタクト手段を走査するステップと、
   第１反応が所定の要件に適合しない不良コンタクト手段としての第１特定コンタクト手段を検出するステップと
   を備え、
   前記第１ドープ層の前記基板に対する接続を選択するステップは、前記第１ドープ層を前記第２ドープ層に接続するための電荷キャリアビームで前記制御ゲートをチャージすることによって実行されるデバッグ方法。
9. 導電材が装填された少なくとも１個のゲートコンタクトホールが前記制御ゲート上に設けられ、
   前記チャージステップは、電荷キャリアビームで前記ゲートコンタクトホールを走査することにより実行される請求項８記載のデバッグ方法。
10. 前記第１特定コンタクト手段が検出されない場合に実行される、
    前記第１ドープ層を前記基板から電気的に絶縁するステップと、
    各コンタクト手段に対応する第２表面反応を得るため、電荷キャリアビームにより前記コンタクト手段を走査するステップと、
    前記コンタクト手段を前記電荷キャリアビームで走査して、各コンタクト手段に対応する第２反応を得るステップと、
    第２反応が他の所定の要件に適合しない不良コンタクト手段としての第２特定コンタクト手段を検出するステップと
    をさらに備えた請求項８記載のデバッグ方法。
11. 前記第１ドープ層は、前記基板に接続された前記第２導電タイプの第２ドープ層に選択的に接続するための制御ゲートによって制御され、
    前記電気的に絶縁するステップは、前記基板から前記第１ドープ層を絶縁するために、前記基板に前記制御ゲートを接続するための電荷キャリアビームを用いて前記制御ゲートを切断することによって実行される請求項１０記載のデバッグ方法。
12. 前記第２特定コンタクト手段を前記制御ゲートまで研磨して、前記第２特定コンタクト手段が前記制御ゲートと短絡しているかどうかを判断するステップをさらに備えた請求項１１記載のデバッグ方法。
13. 前記電荷キャリアは正に帯電された請求項８記載のデバッグ方法。
14. 前記第１導電タイプはＮ型であり、前記第２導電タイプはＰ型である請求項８記載のデバッグ方法。
15. 前記第１導電タイプはＰ型であり、前記第２導電タイプはＮ型である請求項８記載のデバッグ方法。

Images