JP2003068812A - 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 - Google Patents
試験用コンタクトチェーンおよびそれに関連するデバッグ方法Info
- Publication number
- JP2003068812A JP2003068812A JP2001248319A JP2001248319A JP2003068812A JP 2003068812 A JP2003068812 A JP 2003068812A JP 2001248319 A JP2001248319 A JP 2001248319A JP 2001248319 A JP2001248319 A JP 2001248319A JP 2003068812 A JP2003068812 A JP 2003068812A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- doped layer
- contact
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
の正常と異常を認識することのできるコンタクトチェー
ンの新しい構造を提供する。 【構成】 コンタクト手段は直列に接続されて2個の端
部を有する。各コンタクト手段が誘電層中のコンタクト
ホールとコンタクトホール中の導電材を含み、第2導電
タイプの第1ドープ層と電気的に接続する。第1ドープ
領域が基板上に形成されて、2個の探針パッドを2個の
端部にそれぞれ接続する。コンタクトチェーンはさらに
選択的に第1ドープ層を基板に連接する方法を含む。基
板が第1ドープ層に連接されていない時、探針パッドの
測定により合計コンタクト抵抗を測定することができ
る。
Description
のコンタクトチェーンの構造に関し、特に試験および不
良解析ができるコンタクトチェーンに関する。
に、幾つかの試験装置が各半導体チップの間のスクライ
ブライン上に設けれらる。例えば、スクライブライン上
のPMOSあるいはNMOSは、隣接する半導体チップ
におけるPMOSあるいはNMOSと近似した電気特性
を有している。そして試験装置の電気特性を試験あるい
は測定することによって、半導体チップの装置特性を得
ることができる。これらの試験装置の一つとして、コン
タクトチェーンとよばれる半導体チップ中のコンタクト
の平均抵抗を得るために用いられる特殊な試験装置が知
られている。
CS−Nの3種類に分類することができる。CGは第1
金属層からゲート層あるいは電極までのコンタクトであ
り、CS−Pは第1金属層からP型基板までのコンタク
トであり、CS−Nは第1金属層からN型基板までのコ
ンタクトである。図1(A)及び図1(B)を参照され
たい。図1(A)は従来のコンタクトチェーンのレイア
ウトを示し、図1(B)はCS−Pのコンタクトを実施
した場合における図1(A)のコンタクトチェーンの断
面を示している。P+ドープ層12、コンタクトホール
14、および第1金属ストリップ16からなるパターン
を参照すると、複数のコンタクトが直列に接続されてい
ることが容易に理解される。CS−Pのコンタクト1個
の平均コンタクト抵抗は、パッド1とパッド2の間で計
測された全体の抵抗を、直列に接続されたコンタクトの
総数で割ることにより得ることができる。つまりCS−
P、CS−N、あるいはCGのコンタクト1個の平均コ
ンタクト抵抗は、数種類のコンタクトのコンタクトチェ
ーンから得ることができる。
クト抵抗が許容範囲内でない場合には、コンタクトチェ
ーンの1個あるいはそれ以上のコンタクトに問題がある
ことになる。この場合には、根本原因を検出するための
不良解析とよばれる処理を実施して、製造工程における
問題が検出され、修正される。
られた走査電子顕微鏡(SEM)に似た機能を果たす集
束イオンビーム(FIB)を用いるものがある。正に荷
電されたイオンビームで物体を走査することによって、
物体の顕微的な構造を観察することができる。FIB
は、さらに2つの機能がよく知られている。それはイオ
ン衝撃により観察する物体を切って断面を得ることと、
回路修復のために金属イオンをその表面に堆積させるこ
とによって接続経路を形成することである。
根本原因を分析する前に、研磨により金属ストリップを
取り除き、その下層の誘電層を露出させる必要がある。
にイオンビームが、正常でよく形成されたCS−Pのコ
ンタクトと異常で未充填のCS−Pのコンタクトに影響
するかをそれぞれ示す。コンタクトチェーンは常に数多
くのコンタクトにより構成されているため、異常コンタ
クトの正確な位置が分からなければ、不良解析を行うこ
とはほとんど不可能である。図2(A)において、イオ
ンビームが正常なCS−Pのコンタクトを走査する時、
陽電荷が流れて、コンタクトホール14中の導電材と、
P+ドープ層とN型ウェル10の間の順方向バイアスP
N接合を通り、接地されたN型ウェル10に至る。つま
り、正常なCS−Pのコンタクトは当てられたイオンに
より運ばれる電荷を放電することができる。イオンビー
ムが異常で未充填のCS−Pコンタクトを走査する時、
図2(B)に示すように、陽電荷が蓄えられる。なぜな
ら、導電経路の提供ができるほど十分に導電材がコンタ
クトホール14に充填されていないため、先に到達した
陽電荷が後に到達した陽電荷を排斥するからである。集
束イオンビームのイメージ形成の理論は、物体の観察点
上の陽極イオン衝撃により発生した二次電子の量を利用
するものである。つまり、反応によりモニター上に異な
るグレーレベルを発生させるということである。もし陽
電荷が蓄えられる場合、図2(B)に示すように、後に
到達した陽電荷が先に到達した陽電荷により排斥され
て、二次電子がさらに発生されることがない。図2
(B)に示される異常コンタクトは、図2(A)に示さ
れる正常コンタクトよりグレーレベルが暗い。そのた
め、CS−PのコンタクトはFIBツールのモニターに
示されたグレーレベルを調べるだけで簡単に正常と異常
とを識別することができる。
の正常なコンタクトとCS−Nの異常なコンタクトを識
別することはできなかった。図2(C)および図2
(D)に、どのようにイオンビームが、正常でよく形成
されたCS−Nのコンタクトと異常で未充填のCS−N
のコンタクトに影響するかをそれぞれ示す。図2(C)
において、N+ドープ層20とP型ウェル18の間に形
成されたPN接合は逆方向バイアスであり、陽極イオン
ビームがコンタクトを走査して、P型ウェル18が接地
されている時、陽電荷が放電されるのを防ぐ。図2
(D)に示す陽電荷も放電されないのは、コンタクトホ
ール中の導電材が導電経路を形成するのに十分なほどコ
ンタクトホールを充填していないからである。そのため
CS−Nのコンタクト全ては、正常あるいは異常でもコ
ンタクトホール中に陽電荷を蓄えて、FIBツールのモ
ニター上に似たようなグレーレベルを表示する。そのた
め、お互いの違いを認識することは難しかった。そこ
で、この発明の目的は、FIB不良解析の時に、正常な
CS−Nのコンタクトと異常なCS−Nのコンタクトを
認識することができるコンタクトチェーンの新しい構造
を提供することである。
ンの不良原因を探し出す分析方法を提供することであ
る。
の目的を達成するために、この発明は第1導電タイプの
基板、基板上の誘電層、複数個のコンタクト手段、2個
の探針パッドを含むコンタクトチェーンの構造を提供す
る。コンタクト手段は直列に接続されて2個の端部を有
している。各コンタクト手段は誘電層中のコンタクトホ
ールとコンタクトホール中の導電材を含み、第2導電タ
イプの第1ドープ層と電気的に接続される。基板上には
第1ドープ領域が形成されており、2個の探針パッドを
2個の端部にそれぞれ接続する。コンタクトチェーンは
さらに選択的に第1ドープ層を基板に接続する手段を含
む。基板が第1ドープ層に接続されていない時、探針パ
ッドの測定により総コンタクト抵抗を測定することがで
きる。
抵抗を測定する方法を提供する。コンタクトチェーン
は、直列に接続された複数のコンタクト手段と、2つの
端部を有している。各コンタクト手段は、誘電層中のコ
ンタクトホールおよびコンタクトホール中の導電材を含
み、第2導電タイプの第1ドープ層と電気的に接続する
ために用いられる。第1ドープ領域は第1導電タイプの
基板上に形成されている。2個の探針パッドは2個の端
部にそれぞれ接続される。第1ドープ層を基板に対して
選択的に接続する手段が設けられており、第1ドープ層
の基板に対する接続は解除される。総抵抗を確認するた
め、2個の探針パッドを介してコンタクトチェーンに電
源を与えて、2個の探針パッド間の電圧値が測定される
とともに、2個の探針パッドのうちの一方を介して電流
値が測定される。
中の不良コンタクト手段を判定するデバッグ方法を提供
する。各コンタクト手段は第1導電タイプの基板上に配
置されており、誘電層は基板上に設けられている。各コ
ンタクト手段は、誘電層中のコンタクトホールおよびコ
ンタクトホール中の導電材を含み、第2導電タイプの第
1ドープ層と電気的に接続するために用いられる。基板
に選択的に接続される第1ドープ層は該基板上に形成さ
れている。このデバッグ方法のステップは次の通りであ
る。まず、基板が接地され、第1ドープ層が選択的に基
板に接続される。電荷キャリアビームによりコンタクト
手段を走査して、コンタクト手段に対応した第1表面反
応を得る。第1反応が所定の要件に適合しない不良コン
タクトとしての第1特定コンタクト手段が検出される。
より、コンタクトチェーンのコンタクト手段の中から特
定コンタクト手段を探し出すことが非常に容易となる。
さらに、不良コンタクトチェーンの根本原因をこの発明
のコンタクトチェーンを分析することにより判断するこ
とができる。
施形態を図面に基づいて説明する。
う場合に、制御可能な電気的に接続する手段を採用し
て、選択的にCS−Nのコンタクト下のN+ドープ層を
その下のP型ウェルに接続するため、逆方向バイアスの
PN接合により発生した問題を解決して、CS−Nのコ
ンタクトの正常と異常とを識別できるようにしたことで
ある。ここで、電流値の測定中、この制御可能な接続手
段は、N+ドープ層とP型基板の間の電気接続を適当に
切断するため、平均コンタクト抵抗の測定に影響を及ぼ
さない。
タクトチェーンを使用する。しかしながら、この発明は
CS−Pのコンタクトチェーンにも適用して同じ効果を
得ることができる。この分野に詳しいものであるならば
デバイスの導電タイプを変えることは特別ではない。そ
のため下の記述を読めばCS−Pのコンタクトチェーン
も実施することができる。
タクトチェーンのレイアウトを示している。図4(A)
は、図1(B)のコンタクトチェーンに似た、図3b−
b’部分のコンタクトチェーンの断面を示している。図
4(B)は、図3のa−a’部分のコンタクトチェーン
構造の断面を示している。図4(A)に示すように、C
S−NのコンタクトチェーンはP型ウェル31上に形成
されて、それは直列に配置された24個のコンタクト
(C1−C24)および6個のコンタクト(C1−C
6)を含む。各CS−Nのコンタクトは第1金属ストリ
ップ30とN+ドープ層(32aあるいは32b)の電
気的な接続のための接続構造を表し、それはコンタクト
ホール34および導電材を含む。24個のコンタクトは
4列に配列されて、これら24個のコンタクトは第1金
属ストリップ30あるいはN+ドープ層32aを通して
互いに接続されてコンタクトチェーンが形成される。C
1で示されるCS−Nの第1コンタクトは、第1金属ス
トリップ30を介して第2探針パッド44に接続され、
同様にC24で示されるCS−Nの最後のコンタクトは
第1金属ストリップ30を介して第1探針パッド40に
接続されている。
60がある。全ての制御ゲート60は互いに接続され
て、ゲートコンタクト36の接続を介してそれらは第1
金属スリップに接続され、図3に示すように他より大き
くゲートパッド42を形成する。
層32bがある。レイアウトに示すように、N+ドープ
層32bが延在されてP+ドープ層33、P型ウェル3
1の電性コンタクト領域に隣接している。N+ドープ層
32bとP+ドープ層33の境界部分に、導電材が充填
された複数個の基板コンタクトホール38が存在してい
る。この設計において注意が必要なのは、複数個の基板
コンタクトホール38の一部が図3および図4に示すよ
うに、N+ドープ層32b上とP+ドープ層33上に位置
し、基板コンタクトホール38の導電材を介して、N+
ドープ層32bがP+ドープ層33に接続されて、電気
的にP型ウェルに接続されたのと同じとなることであ
る。また基板コンタクトホール38上の第1金属ストリ
ップが大きい領域を有して基板パッド46となる。
ンタクトはNMOSトランジスタに隣接する。各CS−
Nのコンタクト下のN+ドープ層32aをNMOSトラ
ンジスタのドレイン/ソース電極とし、同様にN+ドー
プ層32bも他のNMOSトランジスタのドレイン/ソ
ース電極とする。NMOSトランジスタの制御ゲート6
0は、基板コンタクトホール38中の導電材を介してP
型ウェル31に接続されたN+ドープ層32aとN+ドー
プ層32b間の接続を制御することができる。
の平均コンタクト抵抗を測定する工程の流れ図を示す。
CS−Nのコンタクトの平均コンタクト抵抗を測定する
ために4個のパッドをそれぞれ第1探針パッド40、第
2探針パッド44、ゲートパッド42、基板パッド46
上で使用する。適当な電圧レベルをゲートパッド42と
基板パッド46に供給して、N+ドープ層32aとP型
ウェル31を電気的に分離状態にする(ステップ7
0)。ゲートパッド42と基板パッド46は接地され
て、例えばNMOSトランジスタをオフして所望の分離
を達成することができる。
ッド42間に電圧降下Vdropを提供して(ステップ
72)、第1探針パッドあるいは第2探針パッドを通る
発生電流Iflowを測定する(ステップ74)。直列
に接続されたCS−Nのコンタクト24個の合計抵抗R
totalはVdrop/Iflowと等しい。そのた
め、24個のCS−Nコンタクトの1個の平均抵抗は、
Rtotalをコンタクトの数である24で割ったもの
に等しい(ステップ76)。
のデバッグステップの流れ図を示す。一旦、得たRto
talが予定された所定の抵抗範囲を超えると、コンタ
クトチェーンの欠陥の原因を探すためにデバッグが必要
となる。次いで、デバッグのステップおよび不良解析の
ステップを説明する。
の事前プロセスが必要となる。これらの事前プロセス
は、コンタクトホール中の導電材を露出させることが目
的で、これはコンタクトチェーンの表面を研磨して誘電
層35にダメージをあまり与えずに第1金属ストリップ
を完全に取り除くステップを含む(ステップ80)。
チェーンは、FIBツール中に設置されて固定される。
一方、コンタクトチェーンのP型ウェル31はFIGツ
ールのアースに接続される。
ムでゲートパッド42を走査して、図7(A)に示すよ
うに制御ゲート60を陽極電荷で充電して、制御ゲート
60は正極電圧を得る(ステップ82)。制御ゲート上
の正極電圧によりNMOSがオンして、そのドレインと
ソースであるN+ドープ層32aとN+ドープ層32bを
接続する。上で述べたように、N+ドープ層32bが常
にP型ウェル31に接続されているため、N+ドープ層
32aも接地されたP型ウェル31に接続されることと
なる。
て、コンタクトに対応するグレーレベルをFIBツール
のモニターに表示する(ステップ84)。
で良く形成されたコンタクトの放電経路はN+ドープ層
32a、制御ゲート60下のチャネル、N+ドープ層3
2b、基板コンタクトホール中の導電材、接地されたP
型ウェル31を含み、受け取った電荷を放電する。その
ため、これは多数の二次電子を発生させて、モニター上
により高い輝度のパターンを形成する。比較的暗いパタ
ーンを有する特定のコンタクト1個がモニター上に提供
された場合(ステップ86のイエス・ルート)、これは
その特定コンタクトのための放電経路が高インピーダン
スを有することか、あるいは断線が発生したことを示す
(ステップ88)。比較的暗いパターンを発生させる理
由の一つとしてコンタクトの未充填があり、それはFI
Bツールによりカットされたその特定のコンタクトの断
面で確かめることができる。
が似たようなグレーレベルを有する場合(ステップ86
のノー・ルート)、制御ゲートとP型ウェル31を短絡
させるために陽極イオンビームでゲートパッド42の一
部分とその下を削る(ステップ90)。そのため、接地
された制御ゲートによりNMOSトランジスタがオフし
て、N+ドープ層32bとN+ドープ層32aが切断され
る。
して、コンタクトに対応するグレーレベルをFIBツー
ルのモニター上に表示する(ステップ92)。
れた構造のCS−NのコンタクトはFIB走査中に、高
インピーダンスの逆方向バイアスPN接合を有する。そ
のため、コンタクトゲートが接地されている時、高イン
ピーダンスの良好なコンタクトはFIBツールのモニタ
ー上に暗いパターンを表示する。
ーンに、他よりも明るい特定のコンタクトがある場合
(ステップ94のイエス・ルート)、これはその特定の
コンタクトが低インピーダンスの電流リーク経路を有す
ることを表し、これは異常なコンタクトである。
S−Nの異常なコンタクトの可能な2種類の電流リーク
経路を示す。二つの理由によりCS−Nの特定のコンタ
クトに低インピーダンスを発生させる可能性がある。一
つは制御ゲート60が特定のコンタクト中の導電材と短
絡するため、図7(B)の電流ILGに示すように、コ
ンタクト中の電荷が制御ゲート60およびP型ウェル3
1を通り地面にリークするからである。もう一つはPN
接合が欠陥を有して、図7(B)のILJに示すよう
に、コンタクトとP型ウェル31の間が接続されるから
である。
60の間の短絡では、通常特異な外観が観察される。こ
れはその特定のコンタクトを制御ゲート60の表面まで
研磨して(ステップ98)、その上に異常な外観がない
かどうかをFIBのSEMにより検査して確かめること
ができる。異常な外観はコンタクトと制御ゲート60の
短絡を表す一方で(ステップ100のノー・ルート)、
正常な外観(ステップ100のイエス・ルート)はPN
接合の不良による電流リーク経路の存在を表す。
よりコンタクトを発見できない場合(ステップ94のノ
ー・ルート)、不良コンタクトチェーンの原因は不明で
ある(ステップ90)。一つの可能性として第1金属ス
トリップ30による短絡があり、それはサンプルが準備
される前に目視により検査しなければならない。しかし
第1金属ストリップ30はサンプルが準備される間に研
磨されるため、結果として検査することができない。
により開示したが、もとより、この発明を限定するため
のものではなく、同業者であれば容易に理解できるよう
に、この発明の技術思想の範囲において、適当な変更な
らびに修正が当然なされうるものであるから、特許権保
護の範囲は、特許請求の範囲および、それと均等な領域
を基準として定めなければならない。
うな長所を有する。CS−Nのコンタクトチェーンの不
良解析が難しかった従来のコンタクトチェーンの構造と
較べて、この発明のコンタクトチェーンの構造はコンタ
クト下のN+ドープ層に隣接するNMOSトランジスタ
を採用して、N+ドープ層とPウェルを連接したり切断
したりする。そのため従来の技術で発生していた問題を
解決することができる。そして、この発明のコンタクト
チェーンの構造はCS−Nの未充填コンタクトを見つけ
る困難度を低下させるだけでなく、その不良がPN接合
リークの制御ゲートの短絡によるものかどうかを調べる
方法を提供する。これらの特徴は全て従来の技術では達
成できなかった。そのため産業上の利用価値が高い。
(A)はコンタクトチェーンの平面図、(B)はCS−
Pのコンタクトを実施した時のコンタクトチェーンの断
面図である。
(A)は正常で良く形成されたCS−Pのコンタクトに
反応するイオンビームを示す断面図、(B)は異常で未
充填のCS−Pのコンタクトに反応するイオンビームを
示す断面図、(C)は正常で良く形成されたCS−Nの
コンタクトに反応するイオンビームを示す断面図、
(D)は異常で未充填のCS−Nのコンタクトに反応す
るイオンビームを示す断面図である。
トチェーンの平面図である。
の構造を示す断面図であり、(A)は図3のb−b’線
に沿う断面を、(B)は図3のa−a’線に沿う断面を
示している。
トの平均コンタクト抵抗を測定するステップを示した流
れ図である。
をデバッグするステップを示す流れ図である。
り、(A)は正常で良く形成されたCS−Nコンタクト
の放電経路を示す断面図、(B)は低インピーダンスで
ある異常なCS−Nコンタクトの可能性のある2種類の
電流リーク経路を示す断面図である。
Claims (20)
- 【請求項1】 第1導電タイプの基板と、 前記基板上の誘電層と、 前記誘電層中のコンタクトホールおよび前記コンタクト
ホール中の導電材を備えて構成され、前記基板に形成さ
れた第2導電タイプの第1ドープ層との電気的接続に用
いられる、2個の端部を有し、直列に接続された複数の
コンタクト手段と、 前記2個の端部にそれぞれ接続される2個の探針パッド
と、 前記第1ドープ層を前記基板に選択的に接続する手段と
を備え、 前記第1ドープ層の前記基板に対する接続を解除した状
態で、前記探針パッドをプロービングすることによって
総コンタクト抵抗を測定するようにしたコンタクトチェ
ーン構造。 - 【請求項2】 前記第1ドープ層を前記基板に選択的に
接続する手段は、 前記基板に接続され、前記基板上に形成された第2導電
タイプの第2ドープ層と、 前記第1ドープ層と前記第2ドープ層との電気的な接続
を制御するため、前記第1ドープ層と前記第2ドープ層
との間の基板表面に形成された制御ゲートとを含む請求
項1記載のコンタクトチェーン構造。 - 【請求項3】 前記第2ドープ層は基板コンタクトホー
ル中の導電材および第1導電タイプの第3ドープ層を介
して前記基板に接続され、前記基板コンタクトホールの
一部は前記第2ドープ層上に位置され、前記基板コンタ
クトホールの一部は前記第3ドープ層上に位置されてい
る請求項2記載のコンタクトチェーン構造。 - 【請求項4】 前記制御ゲートは、外部電圧によって制
御されるゲートパッドに接続されている請求項2記載の
コンタクトチェーン構造。 - 【請求項5】 前記制御ゲートは、少なくとも1個のゲ
ートコンタクトホールを介してゲートパッドに接続され
ている請求項2記載のコンタクトチェーン構造。 - 【請求項6】 前記2個の端部を前記2個の探針パッド
にそれぞれ接続する接続ネットであって、同じ金属層に
より形成された少なくとも2個の金属ストリップを含む
接続ネットをさらに有する請求項1記載のコンタクトチ
ェーン構造。 - 【請求項7】 前記第1導電タイプがN型で、前記第2
導電タイプがP型である請求項1記載のコンタクトチェ
ーン構造。 - 【請求項8】 前記第1導電タイプがP型で、前記第2
導電タイプがN型である請求項1記載のコンタクトチェ
ーン構造。 - 【請求項9】 誘電層中のコンタクトホールおよび前記
コンタクトホール中の導電材を備えて構成され、第1導
電タイプの基板に形成された第2導電タイプの第1ドー
プ層との電気的接続に用いられる、2個の端部を有し、
直列に接続された複数のコンタクト手段を設けるステッ
プと、 前記2個の端部にそれぞれ接続された2個の探針パッド
を設けるステップと、 前記第1ドープ層を前記基板に選択的に接続する手段を
設けるステップと、 前記第1ドープ層の前記基板に対する接続を解除するス
テップと、 前記2個の探針パッドを介して前記コンタクト手段に給
電するステップと、 総抵抗を得るため、前記2個の探針パッド間の電圧値お
よび前記2個の探針パッドの一方を介して電流値を測定
するステップとを備えたコンタクトチェーンの総抵抗測
定方法。 - 【請求項10】 前記第1ドープ層を前記基板に選択的
に接続する前記手段は、 前記基板に接続され、前記基板上に形成された第2導電
タイプの第2ドープ層と、 前記第1ドープ層と前記第2ドープ層との電気的な接続
を制御するため、前記第1ドープ層と前記第2ドープ層
との間の基板表面に形成された制御ゲートとを含み、 前記第1ドープ層の前記基板に対する接続を解除するス
テップでは、前記制御ゲートに電圧を印加する請求項9
記載のコンタクトチェーンの総抵抗測定方法。 - 【請求項11】 前記基板に前記第2ドープ層を接続す
るために前記基板に形成された前記第1導電タイプの第
3ドープ層を設け、基板コンタクトホールをその一部が
前記第2ドープ層上に位置するとともに、その一部が前
記第3ドープ層上に位置するように設け、該基板コンタ
クトホール中に前記第1導電タイプの第3ドープ層を設
けるステップをさらに備えた請求項10記載のコンタク
トチェーンの総抵抗測定方法。 - 【請求項12】 誘電層を有する第1導電タイプの基板
上に配置され、前記誘電層中のコンタクトホール及び該
コンタクトホール中の導電材を備えて構成され、前記基
板に選択的に接続される該基板に形成された第2導電タ
イプの第1ドープ層との電気的接続に用いられる複数の
コンタクト手段のうちの不良コンタクト手段を判定する
デバック方法であって、 前記基板を接地するステップと、 前記第1ドープ層の前記基板に対する接続を選択するス
テップと、 各コンタクト手段に対応する第1表面反応を得るため、
電荷キャリアビームにより前記コンタクト手段を走査す
るステップと、 第1反応が所定の要件に適合しない不良コンタクト手段
としての第1特定コンタクト手段を検出するステップと
を備えたデバッグ方法。 - 【請求項13】 前記第1ドープ層は、前記基板に接続
された前記第2導電タイプの第2ドープ層に選択的に接
続するための制御ゲートによって制御され、前記第1ド
ープ層の前記基板に対する接続を選択するステップは、
前記第1ドープ層を前記第2ドープ層に接続するための
電荷キャリアビームで前記制御ゲートをチャージするこ
とによって実行される請求項12に記載のデバッグ方
法。 - 【請求項14】 導電材が装填された少なくとも1個の
ゲートコンタクトホールを前記制御ゲート上に設け、 前記チャージステップは、電荷キャリアビームで前記ゲ
ートコンタクトホールを走査することにより実行される
請求項13記載のデバッグ方法。 - 【請求項15】 前記第1特定コンタクト手段が検出さ
れない場合に実行される、 前記第1ドープ層を前記基板から電気的に絶縁するステ
ップと、 各コンタクト手段に対応する第2表面反応を得るため、
電荷キャリアビームにより前記コンタクト手段を走査す
るステップと、 前記コンタクト手段を前記電荷キャリアビームで走査し
て、各コンタクト手段に対応する第2表面反応を得るス
テップと、 第2反応が他の所定の要件に適合しない不良コンタクト
手段としての第2特定コンタクト手段を検出するステッ
プとをさらに備えた請求項12記載のデバッグ方法。 - 【請求項16】 前記第1ドープ層は、前記基板に接続
された前記第2導電タイプの第2ドープ層に選択的に接
続するための制御ゲートによって制御され、前記電気的
に絶縁するステップは、前記基板から前記第1ドープ層
を絶縁するために、前記基板に前記制御ゲートを接続す
るための電荷キャリアビームを用いて前記制御ゲートを
切断することによって実行される請求項15に記載のデ
バッグ方法。 - 【請求項17】 前記第2特定コンタクト手段を前記制
御ゲートまで研磨して、前記第2特定コンタクト手段が
前記制御ゲートと短絡しているかどうかを判断するステ
ップをさらに備えた請求項16記載のデバッグ方法。 - 【請求項18】 前記電荷キャリアは正に帯電された請
求項12記載のデバッグ方法。 - 【請求項19】 前記第1導電タイプはN型であり、前
記第2導電タイプはP型である請求項12記載のデバッ
グ方法。 - 【請求項20】 前記第1導電タイプはP型であり、前
記第2導電タイプはN型である請求項12記載のデバッ
グ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001248319A JP3654434B2 (ja) | 2001-08-17 | 2001-08-17 | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001248319A JP3654434B2 (ja) | 2001-08-17 | 2001-08-17 | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003068812A true JP2003068812A (ja) | 2003-03-07 |
JP3654434B2 JP3654434B2 (ja) | 2005-06-02 |
Family
ID=19077501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001248319A Expired - Fee Related JP3654434B2 (ja) | 2001-08-17 | 2001-08-17 | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654434B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834169A (zh) * | 2010-04-29 | 2010-09-15 | 上海宏力半导体制造有限公司 | 集成无源器件的衬底的电阻率的测量结构及其形成方法 |
CN112230067A (zh) * | 2020-10-21 | 2021-01-15 | 普迪飞半导体技术(上海)有限公司 | 电阻测试结构及方法 |
CN112233993A (zh) * | 2020-09-24 | 2021-01-15 | 上海华力集成电路制造有限公司 | 检测晶圆通孔缺陷的方法及装置 |
-
2001
- 2001-08-17 JP JP2001248319A patent/JP3654434B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834169A (zh) * | 2010-04-29 | 2010-09-15 | 上海宏力半导体制造有限公司 | 集成无源器件的衬底的电阻率的测量结构及其形成方法 |
CN112233993A (zh) * | 2020-09-24 | 2021-01-15 | 上海华力集成电路制造有限公司 | 检测晶圆通孔缺陷的方法及装置 |
CN112230067A (zh) * | 2020-10-21 | 2021-01-15 | 普迪飞半导体技术(上海)有限公司 | 电阻测试结构及方法 |
CN112230067B (zh) * | 2020-10-21 | 2022-08-16 | 普迪飞半导体技术(上海)有限公司 | 电阻测试结构及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3654434B2 (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
US7851793B2 (en) | Test structure with TDDB test pattern | |
US7939348B2 (en) | E-beam inspection structure for leakage analysis | |
US5959459A (en) | Defect monitor and method for automated contactless inline wafer inspection | |
US20090152595A1 (en) | Semiconductor devices and method of testing same | |
TWI433160B (zh) | 積體電路製程中判定缺陷的結構與方法 | |
US9103875B2 (en) | Probe-able voltage contrast test structures | |
US6410353B1 (en) | Contact chain for testing and its relevantly debugging method | |
US7733099B2 (en) | Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
CN105118798A (zh) | 电迁移测试结构及测试方法 | |
US6204075B1 (en) | Method of detecting defects in a wiring process | |
JP2002368049A (ja) | 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法 | |
JP2000021945A (ja) | 半導体集積回路のコンタクト抵抗測定方法及び回路 | |
JP3654434B2 (ja) | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 | |
US20070197020A1 (en) | Inline method to detect and evaluate early failure rates of interconnects | |
CN115497846A (zh) | 芯片损伤位置定位方法 | |
CN114530179A (zh) | 三维存储器的确定失效沟道孔的方法及测试样品 | |
US7285860B2 (en) | Method and structure for defect monitoring of semiconductor devices using power bus wiring grids | |
CN113097087A (zh) | 一种半导体器件及其测试方法 | |
CN102122625A (zh) | 半导体元件的分析方法 | |
EP0237406A2 (en) | Electron beam testing of semiconductor wafers | |
CN101667550B (zh) | 栅结构上金属层的监控方法 | |
Österreicher et al. | Active voltage contrast and seebeck effect imaging as complementary techniques for localization of resistive interconnections | |
Lorenz et al. | Investigations of Leakage Paths in Sub-0.35 μm DRAM Products Using Advanced Focused Ion Beam Techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |