CN105118798A - 电迁移测试结构及测试方法 - Google Patents
电迁移测试结构及测试方法 Download PDFInfo
- Publication number
- CN105118798A CN105118798A CN201510532704.8A CN201510532704A CN105118798A CN 105118798 A CN105118798 A CN 105118798A CN 201510532704 A CN201510532704 A CN 201510532704A CN 105118798 A CN105118798 A CN 105118798A
- Authority
- CN
- China
- Prior art keywords
- metal
- electro
- test
- measured
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种电迁移测试结构及测试方法，采用由多个虚拟金属块相互间隔并环列形成的虚拟金属环来围绕待测金属线，为待测金属线电迁移产生的金属挤出处提供了挤出空间以及降低了失效分析制样平整度要求；而且虚拟金属环的每个虚拟金属块均作为一个漏电流测量端，金属挤出处与对应的虚拟金属块连接时会直接导出测试结构，而不会形成超高的电流密度而发生电爆炸，从而获得了金属挤出处的初始形貌，对于分析电迁移现象造成金属过早挤出的原因具有较高帮助，对于提高集成电路的可靠性具有较高的实用价值。
Description
技术领域
本发明涉及半导体测试技术领域，尤其涉及一种电迁移测试结构及测试方法。
背景技术
电迁移效应(EM)是指因电子在电场的作用下沿传导方向对金属的轰击作用造成的金属互连线原子迁移、挤出(造成短路)、断裂(break，造成断路)或缺口(gap)等现象，阻止电的流动，这种缺陷被称为空洞(void)或内部失效(internalfailure)，即开路(OPen)。电迁移还会导致一个导体中的原子堆积(pileup)并向邻近导体漂移(drift)形成意料之外的电连接，这种缺陷被称为突起失效(hillockfailure)或晶须失效(whiskerfailure)，即短路。上述两类缺陷都会引起芯片失效，是集成电路损坏的重要原因(如图1)。因而分析导致金属过早挤出的原因成为提升集成电路可靠性的一个重要研究方向。现在主流的EM测试结构如图2所示，主要是有两层金属层形成，其中包括间隔开来并相对设置的两个检测结构11、设置在两个间隔的检测结构11之间的待检测部件12、在两个检测结构11上方形成的一环绕待检测部件12的待测金属线(Testline)121的金属环线13、以及从检测结构11以及金属环13上各连出的多个测试焊盘(Pad)14，所述金属环线13环绕待测金属线121的位置上无断点且与待测金属线121一起形成于顶层金属层中，两个检测结构11形成于底层金属层中，所述测试焊盘14由顶层金属层和底层金属层两层金属中的焊盘串联而成。金属环线13作为信号输出线(extrusionline)，用于监测待测金属线(Testline)121的金属挤出，当待测金属线(Testline)121由于金属挤出而形成突起或晶须时，会造成短路，从而产生漏电流，则由金属环线13检测到漏电流并输出至其连接的测试焊盘，检测结构11上连出的测试焊盘用作电源端(Force)和检测端(sense)，电源端连接直流电流提供设备，检测端用于检测电压，从而算得电阻，当出现空洞时，测得的电阻值变大。由于EM测试结构中待测金属线(testline)很长(一般在200μm左右)，而金属挤出处的信号微弱(导致俯视测试结构时不容易观察到金属挤出处)，所以给失效分析过程中金属挤出处的精确定位和大面积平整去层次制样带来很大挑战。更重要的是，EM测试过程中待测金属线121和金属环线(extrusionline)13间加有恒定的监测电压，在监测电压下待测金属线121中会有金属挤出现象，在挤出的金属与金属环13的连接瞬间会形成局部超高的电流密度，而引发电爆炸(burnout)151，电爆炸151破坏了金属挤出处的结构，最终导致难以观测到金属挤出的初始形貌(如图3电爆炸处的截面结构SEM图)，为失效分析带来巨大困难。
发明内容
本发明的目的在于提供一种电迁移测试结构及电迁移测试方法，能够避免测试过程中待测金属线上发生电爆炸现象，保证金属挤出处的初始形貌，为失效分析提供便利。
为解决上述问题，本发明提出一种电迁移测试结构，位于晶圆切割道上，包括测试结构主体、虚拟金属环、多个金属测试焊盘，所述测试结构主体包括间隔开来并相对设置的两个检测结构以及位于两个检测结构的间隔处的待测金属线，所述虚拟金属环位于两个检测结构的间隔处并围绕所述待测金属线，主要由多个虚拟金属块相互间隔并环列形成，且虚拟金属环用于测试的上表面高于待测金属线用于测试的上表面，虚拟金属环的下表面低于待测金属线的上表面；所述多个测试焊盘位于测试结构主体和虚拟金属环外围，并分别连接所述两个检测结构以及虚拟测试环的各个虚拟金属块。
进一步的，所述两个检测结构的输出端分别包括电流测量端和电压测量端，测试焊盘包括信号输出端和信号输入端。
进一步的，所述电迁移测试结构包括连续的至少三层金属层，所述两个检测结构形成于最底层的第n层金属层中，所述待测金属线形成于中间的第n+1层金属层中，虚拟金属环为过孔连接的多层金属结构，虚拟金属环的最低层形成于第n+1层金属层中，虚拟金属环的最顶层形成于第n+2层金属层及以上金属层，所述测试焊盘通过各层金属层中对应的焊盘结构串联形成，n大于等于1。
进一步的，所述测试结构主体还包括分布于所述虚拟金属环两侧的若干测试金属线，所述测试金属线与所述待测金属线形成于同一层金属层中。
进一步的，所述电迁移测试结构包括金属的区域宽度小于或等于30微米，所述测试焊盘位于所述切割道中部，且各测试焊盘的顶层金属宽度小于或等于30微米。
本发明还提供一种电迁移测试方法，包括
提供上述的电迁移测试结构；
在所述电迁移测试结构中的相应测试焊盘上施加测试电流或电压，来对所述电迁移测试结构的待测金属线进行电迁移测试，以获得待测金属线的金属挤出结构；
将测试后的电迁移测试结构中与虚拟金属环连接的测试焊盘接地，并对所述电迁移测试结构进行电压衬度检查，电压衬度检查时，所述电迁移测试结构的虚拟金属环用于测试的上表面暴露而待测金属线的上表面尚未暴露，根据电压衬度图像中虚拟金属环的发亮位置定位所述电迁移测试结构中待测金属线的金属挤出处；
利用聚焦离子束机台对所述金属挤出处的初始形貌进行观察。
进一步的，所述接地的测试焊盘在进行所述电压衬度检查时的电压衬度为亮，虚拟金属环中与金属挤出处连接的虚拟金属块的电压衬度为亮。
进一步，所述电迁移测试方法还包括
提供与所述电迁移测试结构的工艺条件一致的传统EM测试结构，所述传统EM测试结构包括形成于连续两层的金属层中的测试结构主体、金属环线、多个金属测试焊盘，所述测试结构主体包括间隔开来并相对设置的两个检测结构以及位于两个检测结构的间隔处的待测金属线，所述金属环线位于两个检测结构的间隔处并围绕所述待测金属线，所述金属环线环绕待测金属线的位置上无断点且与传统EM测试结构的待测金属线一起形成于顶层金属层中，两个检测结构形成于底层金属层中，所述测试焊盘由两层金属中的焊盘串联而成；
对所述传统EM测试结构的待测金属线进行金属挤出性能分析；
根据所述金属挤出性能分析的结果确定所述电迁移测试结构的电迁移测试的测试条件。
进一步的，所述传统EM测试结构的金属环线还具有连接测试焊盘的部分，通过金属环线监测金属挤出性能分析时金属挤出处产生的漏电流，金属环线将所述漏电流传导至其连接的测试焊盘。
与现有技术相比，本发明提供的电迁移测试结构及测试方法，采用由多个虚拟金属块相互间隔并环列形成的虚拟金属环来围绕待测金属线，为待测金属线电迁移产生的金属挤出处提供了挤出空间以及降低了失效分析制样平整度要求；而且虚拟金属环的每个虚拟金属块均作为一个漏电流测量端，金属挤出处与对应的虚拟金属块连接时会直接导出测试结构，而不会形成超高的电流密度而发生电爆炸，从而获得了金属挤出处的初始形貌，对于分析电迁移现象造成金属过早挤出的原因具有较高帮助，对于提高集成电路的可靠性具有较高的实用价值。
附图说明
图1是金属线电迁移原理图；
图2是传统EM测试结构的EM测试导致金属挤出并引发电爆炸的示意图；
图3是传统EM测试结构的金属挤出处电爆炸后的截面SEM图；
图4是本发明具体实施例的电迁移测试结构示意图；
图5是本发明具体实施例的电迁移测试方法流程图；
图6是本发明具体实施例的电迁移测试后的电迁移测试结构示意图；
图7是本发明具体实施例的对电迁移测试后的电迁移测试结构进行电压衬度检查的结构示意图；
图8是PVC技术的原理图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图4，本发明提出一种电迁移测试结构，位于晶圆切割道上并主要由至少三层连续的金属层形成，包括测试结构主体、虚拟金属环13以及多个金属测试焊盘14。本实施例中，所述测试结构主体包括间隔开来并相对设置的两个检测结构11、位于两个检测结构11的间隔处的待测金属线121以及分布于虚拟金属环13两侧的若干测试金属线122。由于所述待测金属线121又细又长(长度可达200微米左右，宽度为数纳米、数十纳米或微米级别)，所述虚拟金属环13与若干测试金属线122可以保护所述待测金属线121。需要指出的是，所述待测金属线121的尺寸可根据工艺要求进行设计。
本实施例中，电迁移测试结构为三层金属层结构，其两个检测结构11通过三层金属层的最底层金属层形成，该金属层记为第n层金属；待测金属线121以及若干测试金属线122通过三层金属的中间层金属形成，该金属层记为第n+1层金属；所述虚拟金属环13为过孔(via)连接的多层金属结构(层数≥2)：其最低一层金属与待测金属线121同层，即第n+1层金属，用于检测待测金属线121经电迁移测试(EM)过程后的金属挤出现象，最高一层用于金属挤出部位在电压衬度像中的精确定位，通过第n+2层金属形成。由此，虚拟金属环13用于测试的上表面高于待测金属线用于测试的上表面，虚拟金属环的下表面低于待测金属线的上表面。所述虚拟金属环13位于两个检测结构11的间隔处并围绕所述待测金属线121，主要由多个虚拟金属块相互间隔并环列形成，这些虚拟金属块可以大小相同，环形排列时的间隔相等，即在环形排列轨道上均匀分布。虚拟金属块的间隔为待测金属线的金属挤出处提供了挤出空间，而且使得在对该EM测试结构进行EM测试时，待测金属线121上形成的金属挤出处与虚拟金属块的连接不会形成超高的电流密度而发生电爆炸，保证了金属挤出处的初始形貌，同时这些虚拟金属块的间隔对于失效分析制样平整度要求相对宽松。此外，这些间隔的虚拟金属块可以使得后续失效分析时能够根据与金属挤出处对应的虚拟金属块的电压衬度图像来快速精确定位金属挤出处，对于分析电迁移现象造成金属过早挤出的原因具有较高帮助。
所述多个测试焊盘14位于测试结构主体和虚拟金属环13外围，并可以通过过孔或者阱结构来分别连接所述两个检测结构11以及虚拟测试环13的各个虚拟金属块。测试焊盘14为多层金属串联结构，由多层金属在有源区上一层层堆叠而成，每个测试焊盘均是从电迁移测试结构的最低层金属依次向上串联至最顶层金属。电迁移测试结构的各个金属层均为金属互连结构，由接触栓、互连金属层及金属插塞在有源区上堆叠而成。此外，测试焊盘14位于虚拟金属环13以及测试结构主体外，使得用于制作测试结构主体的空间更大，从而可以避免设计规则检查错误(DRCerrors)，防止待测金属线与虚拟金属环之间发生短路现象；同时，由于测试结构主体拥有足够的制作空间，可以避免短路现象发生，因此，电迁移测试结构中无需从虚拟金属引出额外的测试端(图2中的现有测试结构中具有该测试端，用于判断待测金属线与金属环间是否短路)，从而提高了电迁移测试结构的简约性。本实施例中，所述电迁移测试结构包括金属的区域宽度小于或等于30微米，所述测试焊盘位于所述切割道中部，且各测试焊盘的顶层金属宽度小于或等于30微米。
所述待测金属线121的两端分别通过金属插塞与两个检测结构11连接。每个检测结构11包括电压测量端和电流测量端，电压测量端和电流测量端分别连接至测试焊盘14。在EM测试时测试焊盘14中用作信号输入端的测试焊盘上施加地信号以及测试电压、电流信号，使待测金属线121上发生电迁移而产生金属挤出现象(即形成晶须或者突起物)，随着金属挤出处的突起物的逐渐增大，其边缘会与虚拟金属环上相应位置的虚拟金属块接触，进而使得相应的测试焊盘检测到漏电流，其余虚拟金属块由于与该虚拟金属块之间有间隔，所以可以保持原样，避免了在挤出的金属与对应的虚拟金属块的连接瞬间，因金属环局部超高的电流密度而引发电爆炸现象，最终获得了良好的金属挤出处的初始形貌。因此，通过测量虚拟金属环13上的各个虚拟金属块的电流即可检测待测金属线是否发生短路失效，即金属挤出现象。
可见本发明的电迁移测试结构，由于虚拟金属环的虚拟金属块的间隔为待测金属线的金属挤出处提供可足够的空间，并能在与挤出的金属连接瞬间产生的漏电流及时传递到测试焊盘，可以避免电爆炸现象发生，获得良好的金属挤出形貌；以虚拟金属块作为参照物，可以快速定位出金属挤出处的定具体位置，此外，电迁移测试结构中无需从虚拟金属环上引出额外的测试端，提高了电迁移测试结构的简约性。
请参考图5，本发明还提供一种电迁移测试方法，包括
S1，提供上述的电迁移测试结构；
S2，在所述电迁移测试结构中的相应测试焊盘上施加测试电流或电压，来对所述电迁移测试结构的待测金属线进行电迁移测试，以获得待测金属线的金属挤出结构；
S3，将测试后的电迁移测试结构中与虚拟金属环连接的测试焊盘接地，并对所述电迁移测试结构进行电压衬度检查，电压衬度检查时，所述电迁移测试结构的虚拟金属环用于测试的上表面暴露而待测金属线的上表面尚未暴露，根据电压衬度图像中虚拟金属环的发亮位置定位所述电迁移测试结构中待测金属线的金属挤出处；
S4，利用聚焦离子束机台对所述金属挤出处的初始形貌进行观察。
请参考图2以及图4至图7，步骤S1中一并提供工艺条件一致的图5所示的本发明的电迁移测试结构以及图2所示的传统EM测试结构，其中，所述传统EM测试结构包括形成于连续两层的金属层(如图2中的第n层金属和第n+1层金属)中的测试结构主体12、金属环线、多个金属测试焊盘，所述测试结构主体包括间隔开来并相对设置的两个检测结构11以及位于两个检测结构11的间隔处的待测金属线121；所述金属环线13位于两个检测结构11的间隔处并围绕所述待测金属线121，所述金属环线13环绕待测金属线的位置上无断点且与待测金属线121一起形成于顶层金属层(第n+1层金属)中，所述金属环线13上有连接测试焊盘的测试端(即图2中金属环形13与最中间的测试焊盘14连接的部分)；两个检测结构形成于底层金属层(第n层金属)中，所述测试焊盘为多层金属结构，由两层金属中的焊盘结构串联而成。
请对比图2和图4，步骤S1中提供的本发明的电迁移测试结构区别于传统年EM测试结构的部分在于：1、本发明的电迁移测试结构有三层以上金属层形成；2、本发明的电迁移测试结构中，围绕待测金属线的虚拟金属环121为不连续的环线结构，由多个虚拟金属块(dummymetal)按照一定间隔进行环绕待测金属线121排列形成，即由多个相互间隔的虚拟金属块环列形成；3、本发明的电迁移测试结构中，虚拟金属环121上不在特设连接测试焊盘14的测试端，而是将每个虚拟金属块都作为测试端，来检测待测金属线121发生电迁移而形成的金属挤出现象。
在进行步骤S2之前，先对步骤S1提供的传统EM测试结构的待测金属线进行金属挤出性能分析，即在传统EM测试结构的测试焊盘14中用作信号输入端的测试焊盘上施加地信号以及测试电压、电流信号，使其待测金属线121上发生电迁移而产生金属挤出现象(即形成晶须或者突起物)，随着金属挤出处的突起物的逐渐增大，其边缘会与其金属环13接触，进而使得连接其金属环13测试端的测试焊盘检测到漏电流，可以同时确定发生电爆炸时的临界测试条件。
由于步骤S1提供的传统EM测试结构与本发明的电迁移测试结构的工艺条件一致，因此可以根据对传统EM测试结构的待测金属线的金属挤出性能分析结果确定本发明的电迁移测试结构的电迁移测试的测试条件。由此可以在步骤S2中对本发明的电迁移测试结构实现最佳的EM测试结果，获得其待测金属线的最佳金属挤出形貌。步骤S2具体地：确定最佳测试条件，即确定测试电压、电流等测试信号的值，即在本发明的电迁移测试结构的测试焊盘14中用作信号输入端的测试焊盘上施加地信号以及测试电压、电流信号，使其待测金属线121上发生电迁移而产生金属挤出现象(即形成晶须或者突起物)，随着金属挤出处15的突起物的逐渐增大，其边缘会与虚拟金属环上的某个对应的虚拟金属块接触，且保证金属挤出处不会发生电爆炸现象，进而使得连接其该虚拟金属块的测试焊盘检测到漏电流，获得金属挤出结构，如图6所示，图6即为本发明的电迁移测试结构在EM测试后发生金属挤出现象的示意图，图6中标号15示意出了金属挤出结构位置。
在步骤S3中，对电迁移测试后的本发明的电迁移测试结构进行电压衬度检查(即PVC技术)，定位出金属挤出处15的具体位置。请参考图8，PVC(也称作“被动电压衬度像”)技术是集成电路失效分析中缺陷精确定位的重要技术，该技术利用样品表面不同的电动势，对其表面的二次电子的发射率产生影响，调制样品表面的二次电子的发射，最终将样品表面形貌衬度和电压衬度叠加在一起，产生明暗对比比较明显的衬度像的一项技术，将它与集成电路电学特性结合起来，根据电路中金属导线层和半导体器件单元上的不同电势，能够对半导体芯片进行失效地址定位和失效机制分析。SEM是用高能扫描电子对样品表面进行分析的失效分析工具，其工作原理是利用电子束在样品表面扫描，同时将电子束在样品上激发的各种信号用探测器接收，并用它来调制显像管中扫描电子束的强度，在阴极射线管的屏幕上就得到了相应衬度的扫描电子显微像。针对SEM的PVC技术，请参考图8，其原理是入射电子与出射电子数量不同造成样品表面不同部分形成电位差别，进而形成表面不同部分出射电子数量差别，最后得到样品表面不同部分明暗对比的SEM图像。因此在步骤S3中，先将完成EM测试的本发明的电迁移测试结构进行去层次处理，使得虚拟金属环13用于测试的上表面暴露而待测金属线121的上表面尚未暴露，然后将与虚拟金属块相连接的测试焊盘(TESTPAD)接地，在扫描电镜(SEM)中，对EM测试后的本发明的电迁移测试结构施加电压，用电子束扫描本发明的电迁移测试结构的表面，因金属挤出而与待测金属线相连的虚拟金属块(即图7中虚拟金属环13中的白色块)单独发亮，由此可以快速定位出待测金属线的金属挤出处位置。此时与虚拟金属块连接的测试焊盘在电压衬度图像中也发亮。
在步骤S4中，利用聚集离子束FIB机台观察步骤S3定位到的金属挤出形貌。
由此可见，本发明提供的电迁移测试方法，由于电迁移测试结构中采用多个虚拟金属块相互间隔并环列形成的虚拟金属环来围绕待测金属线，每个虚拟金属块都是待测金属线电迁移形成的金属挤出处的监测端，且虚拟金属环与待测金属线不完全属于同一层高度，因此一旦金属挤出处与相应的虚拟金属块连接，就可以在电压衬度检查时，根据各个虚拟金属块的衬度亮暗快速精确定位金属挤出位置，对于分析电迁移现象造成金属过早挤出的原因具有较高帮助，对于提高集成电路的可靠性具有较高的实用价值。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种电迁移测试结构，位于晶圆切割道上，其特征在于，包括测试结构主体、虚拟金属环、多个金属测试焊盘，所述测试结构主体包括间隔开来并相对设置的两个检测结构以及位于两个检测结构的间隔处的待测金属线，所述虚拟金属环位于两个检测结构的间隔处并围绕所述待测金属线，主要由多个虚拟金属块相互间隔并环列形成，且虚拟金属环用于测试的上表面高于待测金属线用于测试的上表面，虚拟金属环的下表面低于待测金属线的上表面；所述多个测试焊盘位于测试结构主体和虚拟金属环外围，并分别连接所述两个检测结构以及虚拟测试环的各个虚拟金属块。
2.如权利要求1所述的电迁移测试结构，其特征在于，所述两个检测结构的输出端分别包括电流测量端和电压测量端，测试焊盘包括信号输出端和信号输入端。
3.如权利要求1所述的电迁移测试结构，其特征在于，所述电迁移测试结构包括连续的至少三层金属层，所述两个检测结构形成于最底层的第n层金属层中，所述待测金属线形成于中间的第n+1层金属层中，虚拟金属环为过孔连接的多层金属结构，虚拟金属环的最低层形成于第n+1层金属层中，虚拟金属环的最顶层形成于第n+2层金属层及以上金属层，所述测试焊盘通过各层金属层中对应的焊盘结构串联形成，n大于等于1。
4.如权利要求3所述的电迁移测试结构，其特征在于，所述测试结构主体还包括分布于所述虚拟金属环两侧的若干测试金属线，所述测试金属线与所述待测金属线形成于同一层金属层中。
5.如权利要求1所述的电迁移测试结构，其特征在于，所述电迁移测试结构包括金属的区域宽度小于或等于30微米，所述测试焊盘位于所述切割道中部，且各测试焊盘的顶层金属宽度小于或等于30微米。
6.一种电迁移测试方法，其特征在于，包括
提供权利要求1至5任一项所述的电迁移测试结构；
在所述电迁移测试结构中的相应测试焊盘上施加测试电流或电压，来对所述电迁移测试结构的待测金属线进行电迁移测试，以获得待测金属线的金属挤出结构；
将测试后的电迁移测试结构中与虚拟金属环连接的测试焊盘接地，并对所述电迁移测试结构进行电压衬度检查，电压衬度检查时，所述电迁移测试结构的虚拟金属环用于测试的上表面暴露而待测金属线的上表面尚未暴露，根据电压衬度图像中虚拟金属环的发亮位置定位所述电迁移测试结构中待测金属线的金属挤出处；
利用聚焦离子束机台对所述金属挤出处的初始形貌进行观察。
7.如权利要求6所述的电迁移测试方法，其特征在于，所述接地的测试焊盘在进行所述电压衬度检查时的电压衬度为亮，虚拟金属环中与金属挤出处连接的虚拟金属块的电压衬度为亮。
8.如权利要求6所述的电迁移测试方法，其特征在于，所述电迁移测试方法还包括：
提供与所述电迁移测试结构的工艺条件一致的传统EM测试结构，所述传统EM测试结构包括形成于连续两层的金属层中的测试结构主体、金属环线、多个金属测试焊盘，所述测试结构主体包括间隔开来并相对设置的两个检测结构以及位于两个检测结构的间隔处的待测金属线，所述金属环线位于两个检测结构的间隔处并围绕所述待测金属线，所述金属环线环绕待测金属线的位置上无断点且与传统EM测试结构的待测金属线一起形成于顶层金属层中，两个检测结构形成于底层金属层中，所述测试焊盘由两层金属中的焊盘串联而成；
对所述传统EM测试结构的待测金属线进行金属挤出性能分析；
根据所述金属挤出性能分析的结果确定所述电迁移测试结构的电迁移测试的测试条件。
9.如权利要求8所述的电迁移测试方法，其特征在于，所述传统EM测试结构的金属环线还具有连接测试焊盘的部分，通过金属环线监测金属挤出性能分析时金属挤出处产生的漏电流，金属环线将所述漏电流传导至其连接的测试焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510532704.8A CN105118798B (zh) | 2015-08-26 | 2015-08-26 | 电迁移测试结构及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510532704.8A CN105118798B (zh) | 2015-08-26 | 2015-08-26 | 电迁移测试结构及测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105118798A true CN105118798A (zh) | 2015-12-02 |
| CN105118798B CN105118798B (zh) | 2018-05-04 |
Family
ID=54666751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510532704.8A Active CN105118798B (zh) | 2015-08-26 | 2015-08-26 | 电迁移测试结构及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118798B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369670A (zh) * | 2017-08-31 | 2017-11-21 | 长江存储科技有限责任公司 | 一种三维存储器电迁移测试结构及其制作方法 |
| CN108010860A (zh) * | 2017-11-23 | 2018-05-08 | 长江存储科技有限责任公司 | 一种便于透射电镜样品制备的自定位电迁移测试结构及透射电镜样品制备方法 |
| CN108428639A (zh) * | 2018-04-03 | 2018-08-21 | 武汉新芯集成电路制造有限公司 | 一种实现集成电路连线开路至短路转变的方法 |
| CN109686675A (zh) * | 2018-12-12 | 2019-04-26 | 上海华力集成电路制造有限公司 | 一种失效的定位方法 |
| CN109979918A (zh) * | 2019-03-29 | 2019-07-05 | 上海华力集成电路制造有限公司 | 电迁移测试结构及其测试方法 |
| CN115513084A (zh) * | 2022-10-28 | 2022-12-23 | 合肥新晶集成电路有限公司 | 用于电迁移测试的虚置结构 |
| CN116298603A (zh) * | 2023-02-02 | 2023-06-23 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 电迁移测试参数获取方法、系统、计算机设备和存储介质 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113552457B (zh) | 2020-04-03 | 2022-11-15 | 长鑫存储技术有限公司 | 测试电路及半导体测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320391B1 (en) * | 1998-05-08 | 2001-11-20 | Advanced Micro Devices, Inc. | Interconnection device for low and high current stress electromigration and correlation study |
| US20080042271A1 (en) * | 2005-02-01 | 2008-02-21 | Dauksher Walter J | Trace Design to Minimize Electromigration Damage to Solder Bumps |
| CN204045580U (zh) * | 2014-08-15 | 2014-12-24 | 中芯国际集成电路制造(北京)有限公司 | 一种电迁移测试结构 |
-
2015
- 2015-08-26 CN CN201510532704.8A patent/CN105118798B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320391B1 (en) * | 1998-05-08 | 2001-11-20 | Advanced Micro Devices, Inc. | Interconnection device for low and high current stress electromigration and correlation study |
| US20080042271A1 (en) * | 2005-02-01 | 2008-02-21 | Dauksher Walter J | Trace Design to Minimize Electromigration Damage to Solder Bumps |
| CN204045580U (zh) * | 2014-08-15 | 2014-12-24 | 中芯国际集成电路制造(北京)有限公司 | 一种电迁移测试结构 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369670A (zh) * | 2017-08-31 | 2017-11-21 | 长江存储科技有限责任公司 | 一种三维存储器电迁移测试结构及其制作方法 |
| CN107369670B (zh) * | 2017-08-31 | 2019-11-26 | 长江存储科技有限责任公司 | 一种三维存储器电迁移测试结构及其制作方法 |
| CN108010860A (zh) * | 2017-11-23 | 2018-05-08 | 长江存储科技有限责任公司 | 一种便于透射电镜样品制备的自定位电迁移测试结构及透射电镜样品制备方法 |
| CN108010860B (zh) * | 2017-11-23 | 2020-03-13 | 长江存储科技有限责任公司 | 一种自定位电迁移测试结构及透射电镜样品制备方法 |
| CN108428639A (zh) * | 2018-04-03 | 2018-08-21 | 武汉新芯集成电路制造有限公司 | 一种实现集成电路连线开路至短路转变的方法 |
| CN109686675A (zh) * | 2018-12-12 | 2019-04-26 | 上海华力集成电路制造有限公司 | 一种失效的定位方法 |
| CN109686675B (zh) * | 2018-12-12 | 2020-09-18 | 上海华力集成电路制造有限公司 | 一种失效的定位方法 |
| CN109979918A (zh) * | 2019-03-29 | 2019-07-05 | 上海华力集成电路制造有限公司 | 电迁移测试结构及其测试方法 |
| CN115513084A (zh) * | 2022-10-28 | 2022-12-23 | 合肥新晶集成电路有限公司 | 用于电迁移测试的虚置结构 |
| CN116298603A (zh) * | 2023-02-02 | 2023-06-23 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 电迁移测试参数获取方法、系统、计算机设备和存储介质 |
| CN116298603B (zh) * | 2023-02-02 | 2024-03-26 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 电迁移测试参数获取方法、系统、计算机设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105118798B (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105118798A (zh) | 电迁移测试结构及测试方法 | |
| TWI433160B (zh) | 積體電路製程中判定缺陷的結構與方法 | |
| Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
| US20090152595A1 (en) | Semiconductor devices and method of testing same | |
| Hamamura et al. | An advanced defect-monitoring test structure for electrical screening and defect localization | |
| US11125804B2 (en) | Failure positioning method | |
| US20090057664A1 (en) | E-beam inspection structure for leakage analysis | |
| TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
| US20070296447A1 (en) | Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect | |
| CN206584011U (zh) | 一种检测金属线短路的测试结构 | |
| Jacobs et al. | Optical beam-based defect localization methodologies for open and short failures in micrometer-scale 3-D TSV interconnects | |
| JP3356056B2 (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
| WO2022166085A1 (zh) | 故障隔离分析方法及计算机可读存储介质 | |
| CN205900538U (zh) | 一种可靠性测试结构 | |
| CN105990169B (zh) | 芯片通孔连接缺陷的检测方法 | |
| JP2002368049A (ja) | 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法 | |
| CN109698138B (zh) | 半导体失效定位测试单元及其失效定位方法 | |
| US7285860B2 (en) | Method and structure for defect monitoring of semiconductor devices using power bus wiring grids | |
| US6323556B2 (en) | Interconnect structure of semiconductor device | |
| CN108710056B (zh) | 一种倒装焊工艺良率和寄生参数定量评估装置及方法 | |
| Zhou et al. | E-beam inspection BVC (Bright Voltage Contrast) verification for 14nm technology: DI: Defect inspection and reduction | |
| JP2002043385A (ja) | テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法 | |
| JP3654434B2 (ja) | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 | |
| JP2002203882A (ja) | 電子デバイスの製造方法 | |
| Yang et al. | Detection of failure sites by focused ion beam and nano-probing in the interconnect of three-dimensional stacked circuit structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |