JP2000021945A - 半導体集積回路のコンタクト抵抗測定方法及び回路 - Google Patents

半導体集積回路のコンタクト抵抗測定方法及び回路

Info

Publication number
JP2000021945A
JP2000021945A JP10185235A JP18523598A JP2000021945A JP 2000021945 A JP2000021945 A JP 2000021945A JP 10185235 A JP10185235 A JP 10185235A JP 18523598 A JP18523598 A JP 18523598A JP 2000021945 A JP2000021945 A JP 2000021945A
Authority
JP
Japan
Prior art keywords
contact
resistance
measuring
potential
chains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10185235A
Other languages
English (en)
Inventor
Noriyuki Kodama
紀行 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10185235A priority Critical patent/JP2000021945A/ja
Publication of JP2000021945A publication Critical patent/JP2000021945A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 コンタクト抵抗測定回路の面積を低減すると
共に、高抵抗コンタクトの位置を特定する。 【解決手段】 コンタクトチェーン14の一端を半導体
基板1のスクラブ領域15又は配線電極9に共通に接続
し、前記コンタクトチェーン14の他端を電気的に開放
し又は他の配線電極に共通に接続し、前記一端と、前記
一端から前記他端までの一つのコンタクト点(前記他端
を含む)との間の抵抗値を、走査電子顕微鏡や原子間力
顕微鏡により測定する。又、共通電極9はパッド10Z
に接続してもよい。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体集積回路の
コンタクト抵抗測定方法及び回路に関し、特に、測定回
路面積を低減した半導体集積回路のコンタクト抵抗測定
回路に関する。
【0002】
【従来の技術】半導体デバイスの高集積化、微細化に伴
い、1チップあたりの素子数は増加しつつある。例え
ば、64メガビットDRAMのコンタクトホール数は、
すべてを合計すると数百万個以上が使用されている。こ
れらの製品の歩留まり向上、信頼性の向上のためには、
コンタクト抵抗値、すなわち、コンタクトホール部の抵
抗値、そのばらつき等含めて評価する必要がある。ま
た、コンタクト抵抗に異常が発見された場合には、その
原因を究明するために、その形状解析等の物理解析を行
い、その不良原因を迅速に究明する必要がある。
【0003】又、コンタクト抵抗を、常時あるいは定期
的に測定しておき、その抵抗値、歩留まりの評価、不良
解析を行うことが、歩留まり向上の施策として重要であ
る。また、製品の歩留まり管理、不良解析のみでは、不
良となりうる要因の把握が困難な場合があるので、製造
装置、プロセス条件の変動を測定する、プロセスモニタ
の観点からも、コンタクト抵抗を測定する、テストウエ
ハを製造して、定期的に管理、モニタを行う必要があ
る。
【0004】製品の歩留まりに対応する程度、製品のコ
ンタクト不良による歩留まり低下を予測できる程度の数
のコンタクトを、一つずつ抵抗測定するのは、測定時間
の点で、実際的ではない。また、通常の電気特性測定の
ために回路に電位を測定するためのプローバの探針が接
触するために、引き出し用の電極パッドの面積が100
μm角程度必要であるために、測定回路の面積が広くな
り、他数の測定回路を、限られたチップ内に配置するこ
とは、事実上、不可能である。特に、コンタクト抵抗測
定用の回路を、製品チップ内の特性検査のための領域に
配置する場合、配置できる面積は、非常に限られたもの
になる。したがって、通常、他数のコンタクトが、直列
に接続したコンタクトチェーンと呼ばれる測定回路を用
いて測定を行っている。図6(a)にそのプロセス断面
図を示す。
【0005】まず、図6(a)に示すように、半導体基
板上1に、通常のLOCOS法を用いて、厚さ300n
m程度の素子分離酸化膜2を形成する。次に、汚染防止
用の薄膜酸化膜(図示せず)を5nm程度形成した後
に、コンタクト抵抗を測定する領域にのみ、レジスト等
(図示せず)をマスクとして、ボロンをイオン注入する
ことで、Pウエル領域3を形成する。次に、ヒ素を加速
電圧70keV、ドーズ量5X1015/cm2で注入し
て、拡散層4を形成する。そして、常圧CVD法で酸化
膜を100nm、BPSG膜を400nm程度、堆積し
て、層間絶縁膜5を形成した後に、窒素雰囲気中で、8
50度程度の温度で、熱処理を施し、注入した不純物を
活性化する。そして、チタン/窒化チタン積層膜をスパ
ッタリング法で形成した後に、コンタクトホール内にタ
ングステンを埋め込んで、プラグ7を形成する。次に、
アルミをスパッタ法で形成して、レジストをマスクとし
て、プラズマエッチング法で、配線電極8を形成するこ
とで、コンタクトチェーンによるコンタクト抵抗測定回
路が完成する。この測定回路は、図6(b)に図示する
ように、拡散層4に開口したコンタクトが、拡散層、配
線で直列に接続されており、電位を接続するために、パ
ッド10a、10bが、チェーン構造の両端に接続され
ている。
【0006】抵抗測定は、一端をグラウンドに接続し、
他端に電位を加えて、検出される電流を検出する方法で
行う。
【0007】しかし、このコンタクトチェーンを用いる
方法では、他数の正常なコンタクトの中に少数の、高抵
抗のコンタクトがあったとしても、そのコンタクトチェ
ーン全体の抵抗値に影響を与えない程度であれば、それ
が、高抵抗コンタクトを有するかどうか、判断できない
場合がある。
【0008】また、コンタクトチェーンが、高抵抗コン
タクトを含むと断定できた場合でも、通常のコンタクト
チェーンでは、その位置が特定できないという問題があ
る。
【0009】そこで、これらの問題を解決するため、特
開平8−78493号公報には、コンタクト一つ、ある
いは、少数個のコンタクト抵抗を一括して測定するコン
タクト抵抗測定回路が開示されている。この測定回路を
模式化した図を図7(a)に示す。この回路は、一つ、
あるいは、複数個のコンタクトを直列に接続した複数の
コンタクトチェーンの片側を開放端(図中矢印X方向)
にする。この、コンタクトチェーンが図中矢印Yの方向
に他数、配置してあり、すべてのコンタクトチェーンの
もう一方の端子は、共通配線9への入力信号に接続して
ある。コンタクト抵抗の測定は、共通配線9に矩形状の
パルスを加え、そのコンタクトの開放端での電圧を、電
子ビーム(EB)テスタ等を用いて測定する方法で行わ
れる。すなわち、出力パルスは、立ち上がり時間Tr=
CRで示される波形となる。つまり、出力波形を測定す
ることでコンタクト抵抗が測定でき、異常な高抵抗コン
タクトは出力波形が図7(b)に示されるようになる。
【0010】また、特開平4−290242号公報、特
開平4−274339号公報には、走査型電子顕微鏡
(SEM)、あるいは、集束イオンビーム(FIB)を
用いた、コンタクトチェーン断線部分の検出方法が開示
されている。この検査回路の断面図を、図8に示す。
【0011】図8に示すように、コンタクトチェーンの
一部、あるいは、複数箇所を半導体基板1に電気的に接
続してある。(図中で、ウエル3が形成されていない部
分に、コンタクト12が形成されており、そのコンタク
ト12で、パッドの片側10cが半導体基板1に接続さ
れている。)このコンタクトチェーンについて、集束イ
オンビーム(FIB)、あるいは、走査型電子顕微鏡
(SEM)を用いて、その2次電子像を観察する。測定
時に、回路全体に荷電粒子が照射されるが、断線部分、
あるいは、高抵抗コンタクト13に接続された電極か
ら、基板に接続された部分の間の電位は、電荷が半導体
基板1側1に流出するので、ほぼ、一定になり、それよ
り、開放端側の電極は高電位になるために、その電位に
したがって、2次電子量が増減し、そのコントラストの
差から、断線部分、高抵抗コンタクトに位置が特定でき
る。
【0012】
【発明が解決しようとする課題】しかし、特開平8−7
8493号公報に開示された従来の発明では、片側を共
通の電極とし、片側を開放端とし、開放端の電位を測定
するため、エレクトロンビーム(EB)テスタを用いて
一括して測定しているが、このような測定の信頼性は低
い。その理由は、回路の容量値は、実際には測定が不可
能であること、また、電子線を照射して、2次電子の強
度をモニタするためにその精度は試料の表面状態等に非
常に敏感であるからである。
【0013】又、特開平4−290242号公報及び特
開平4−274339号公報に開示された従来の発明で
は、測定の再現性がきわめて乏しく、微妙な2次電子の
コントラストの差が検出されたとしても、それがどの程
度の抵抗値のコンタクトなのかを判断することは、実質
的には不可能であることである。それは、以下に述べる
理由による。すなわち、2次電子の強度は、電極表面の
電位に依存し、電極の電位は、1次電子、1次イオンの
電流量、2次電子放出量、配線の抵抗、配線が接続され
る基板内部の構造(基板内から、基準電位に接続される
経路の抵抗値)、電極表面の状態(表面の清浄度)など
に影響される。また、拡散層間、あるいは接合リーク、
層間膜表面の汚れなどを経由してのリーク電流と、流入
する電荷の関係で、配線の電位が決まってくる。以上の
ような、さまざまな要因で、2次電子の放出量は影響さ
れる。
【0014】そこで、本発明は、高抵抗不良コンタクト
の位置の検出が、正確、迅速にできる、測定回路、測定
方法を提供することを課題としている。
【0015】また、本発明は、高密度に、限られた領域
内に、他数のコンタクトチェーンを配置する測定回路、
測定方法を提供することを課題としている。
【0016】
【課題を解決するための手段】上記課題を解決するため
の本発明回路は、2以上のコンタクト抵抗が直列に接続
された1又は2以上のコンタクトチェーンの抵抗値を測
定するための半導体集積回路のコンタクト抵抗測定回路
であって、前記コンタクトチェーンの一端を半導体基板
又は配線電極に共通に接続し、前記コンタクトチェーン
の他端を電気的に開放している。
【0017】又、本発明方法は、2以上のコンタクト抵
抗が直列に接続された1又は2以上のコンタクトチェー
ンの抵抗値を測定するための半導体集積回路のコンタク
ト抵抗測定方法であって、前記コンタクトチェーンの一
端を半導体基板又は配線電極に共通に接続し、前記コン
タクトチェーンの他端を電気的に開放し、一つの前記コ
ンタクトチェーンについて、前記一端と、前記一端から
前記他端までの一つのコンタクト点(前記他端を含む)
との間の抵抗値を測定するようにしている。
【0018】すなわち、本発明においては、コンタクト
抵抗測定回路の片側の端子は、半導体基板1を経由し
て、基板裏面から、あるいは、スクライブ領域の電極を
経由して、基板周辺領域から、基準電位に接続され、も
う片側の端子が開放端とすることにより、直接、極微細
な探針をもつ、走査型プローブ顕微鏡の探針を、直接電
極に接触させて、電圧を加えて、電流を測定する。この
測定回路では、回路に接続する基準電位は、コンタクト
抵抗測定領域外の引き出しパッド、同電位をもつ半導体
基板1、あるいは、導電性の電極、領域を有する、スク
ライブ領域を経由して、ウエハ周辺部分から、供給す
る。そして、極微細な探針を用いることで、引き出しパ
ッドを用いずに、コンタクトチェーンの開放端の電極、
各コンタクトホールにおける電極を直接測定する。ま
た、極微細な探針は、電極配線を直接測定できるので、
異常なコンタクトチェーンが検出された場合、その位置
を特定する。
【0019】また、コンタクト列が接続された電極の片
側を基準電位、もう片側を高電位としておき、電極の電
位を直接、極微細な探針で測定することにより、一つ一
つのコンタクト抵抗を測定することで、異常な高抵抗コ
ンタクトの位置が特定する。
【0020】また、電位測定に、2次電子の放出量を用
いる場合は、測定する電極からの2次電子量と、同じス
キャン内で測定した、近隣の、電極からの2次電子量と
の比較を行うことでコンタクト抵抗を測定し、更に、異
常な高抵抗コンタクトの位置を測定する。また、コンタ
クトチェーン両端の電位を固定して、他量の電荷を注入
する必要をなくして、安定した電位測定を行っている。
【0021】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。
【0022】図1は、本発明の第1実施形態の説明図で
ある。
【0023】まず、図1(a)に示すように、N型シリ
コン等の半導体基板上1に、通常のLOCOS法を用い
て、厚さ300nm程度の素子分離酸化膜2を形成す
る。次に、汚染防止用の薄膜酸化膜を5nm程度(図示
せず)形成した後に、コンタクト抵抗を測定する領域に
のみ、レジスト等(図示せず)をマスクとして、ボロン
をイオン注入することで、Pウエル領域3を形成する。
【0024】次に、ヒ素を加速電圧70keV、ドーズ
量5X1015/cm2で注入して、拡散層4を形成す
る。
【0025】そして、常圧CVD法で酸化膜を100n
m、BPSG膜を400nm程度、堆積して、層間絶縁
膜5を形成した後に、窒素雰囲気中で、850度程度の
温度で、熱処理を施し、注入した不純物を活性化する。
【0026】次に、コンタクトホール6を形成する。こ
の際に、Pウエル3が形成された領域に、コンタクト抵
抗測定用のコンタクトホール6を形成するだけはなく、
プローブコンタクト用の引き出しパッドの片側には、P
ウエルを形成しない領域に、コンタクト7を形成する。
この工程で、図1(c)中の、コンタクトチェーンのパ
ッド10Xは、半導体基板1内部の電位に接続されるこ
とになる。続いて、酸化膜を100乃至200nm程度
堆積した後に、プラズマエッチング法で、エッチングを
行うことで、コンタクトホール側壁にサイドウオールを
形成する(図示せず)。以上の工程の中で、コンタクト
抵抗を低減するために、コンタクトプラズマエッチング
後、サイドウオール形成後に、リンを注入することもあ
る。
【0027】次に、裏面の酸化膜を除去した後に、リン
を含んだ非晶質シリコンを、コンタクトが完全に埋め込
まれる程度の膜厚、堆積する。さらに、タングステンシ
リサイドを、スパッタ法で形成した後に、リンを5×0
15/cm2程度、イオン注入した後に、レジストをマス
クとして、プラズマエッチング法により、配線8を形成
し、窒素雰囲気中で、800度程度で熱処理を施すこと
で、配線の抵抗を低減する。
【0028】以上の工程で、片側の電極が基板に接続さ
れたコンタクトチェーンが形成される。コンタクトチェ
ーンの抵抗測定は、通常の自動測定のプローバを用いて
行う。半導体基板1の裏面にはリンが導入された他結晶
シリコンが付着しているので、導電性ステージとオーミ
ックコンタクトがとれ、基板抵抗は、チェーン抵抗に比
較して、小さいので、コンタクトチェーンの抵抗が測定
できる。この測定で抵抗値の異常が発見されたコンタク
トチェーンの抵抗は、電流検出型の原子間力顕微鏡(A
FM)で測定する。
【0029】そのため、探針は、曲率が500nm以上
の、通常よりも曲率が高い、タングステンを用いること
で、探針−電極間のコンタクト抵抗を低減するようにす
る。このAFMで、コンタクト抵抗測定回路上を走査し
て、配線の形状、位置を測定する。次に、各コンタクト
に対し、探針を20μN以上の針圧で押しつける。この
ために、探針を支える梁は、通常使用されているものよ
りも、ばね定数の高いものを用いるほうがよい。この状
態では、探針は、電極上の自然酸化膜を突き破って、接
触しているので、探針−電極間のコンタクト抵抗は更に
低くできる。このような測定方法で、各電極間の、電流
−電圧特性から、抵抗を測定し、この差分を計算するこ
とで、各電極間の抵抗が測定できるので、コンタクト抵
抗のばらつき、高抵抗コンタクトの位置が検出できるこ
とになる。
【0030】尚、抵抗測定の手段としては、上述した電
流検出型のAFM以外にも、走査型プローブ顕微鏡の1
種である表面電位を測定する顕微鏡などを用いることも
できる。
【0031】図2は、本発明の第2実施形態の説明図で
ある。
【0032】図2(a)においては、コンタクトチェー
ン自体の抵抗測定も、原子間力顕微鏡で行うようにする
ので、パッドは不要である。
【0033】共通電極9は、半導体基板1中へ直接接続
してもよいし、基板内部の構造によっては、スクライブ
領域内に電極を残しておき、この電極から、ウエハ周辺
部分を経由して、電気測定時の基準電位に接続してもよ
い。この回路は、パッドを有しないために、高密度にコ
ンタクトを配置できるので、製品のスクライブ領域等の
限られた領域内でも他数のコンタクトチェーンを配置で
きる。
【0034】あるいは、図2(b)に示すように、コン
タクトが、1000個程度、直列に配列された、コンタ
クトチェーンを他数、並列に配置して、一端を共通の電
極9に接続したコンタクトチェーン回路14を、さら
に、他数、並列に配置して、製品チップのスクライブ領
域15に配置する方法をとる場合もある。この場合、共
通の電極9から、基準電位に接続する方法として、コン
タクト形成領域より、数mm程度、離れた位置に引き出
し用のパッド10Zを形成し、これに、プローバの探針
を接触させる。
【0035】また、直列に配置した共通の配線を、チッ
プのスクライブ領域に、配線を形成して、その配線経由
で、シリコンウエハ周辺から、シリコンウエハを固定す
るための治具に接触させて、この治具を基準電位に接続
させる方式としてもよい。
【0036】図3に本発明の第3実施形態を示す。
【0037】図3に示すように、コンタクト抵抗測定回
路は、他数のコンタクトを接続した、コンタクト列の両
側を、共通電極9a、9bに接続して、引き出し電極用
のパッドは、コンタクト列の位置より数mm離した位置
に配置しておく。その、片側のパッド(9aが接続して
いる)にプローバの針を接触させて、基準電位とし、も
う片側(9bが接続している)に数Vの電位を加えてお
く。
【0038】コンタクト抵抗測定は、走査型表面電位顕
微鏡で測定した各コンタクトの電位を基に計算する。
【0039】コンタクト列の中央付近を図3に示すよう
に電子ビームで走査して、その電位を図3(b)に示
す。図に示されるように、コンタクト抵抗が低い、通常
のコンタクト列では、その電位は、ほぼ測定した部分の
個数に比例して、電位が分配される。一方、コンタクト
の一部が他のコンタクトより高抵抗となっている場合
は、その高い割合だけ、高抵抗コンタクトの領域で電圧
降下が大きくなる。たとえば、通常の抵抗値100オー
ムで、コンタクトが1000個接続されている構造で
は、全体の抵抗が105オームとなる。ここで、104
ーム程度の高抵抗コンタクトが1箇所、コンタクト列内
に存在した場合を考える。電位測定を基準電位の位置か
ら、200個程度のコンタクトの部分で電位を測定する
と、図に示すように、通常のコンタクト列の電位は、2
V程度となるが、104オーム程度の高抵抗コンタクト
がコンタクト列の、測定している部分以降にあるばあい
には、その部分での電圧降下が3V程度となるので、測
定している領域では、その高抵抗コンタクトの抵抗値に
比例した部分だけ電位が低くなる。
【0040】そこで、このコンタクト列を高電位側に向
かって電位測定を行えば、図3(b)に示すように、電
位の変位が他の領域より大きくなっている部分が高抵抗
コンタクトであると決定できる。その抵抗値の計算は、
電圧降下の割合で、推定できる。
【0041】図に示した回路はコンタクトチェーンに直
接電圧が加えられているが、これに限らず、コンタクト
チェーンの端部に抵抗素子を接続して、この抵抗素子の
端部を基準電位、あるいは高電位にする回路でもよい。
【0042】また、本第3実施形態も、幅100μm以
内に収まるように、他数の回路をスクライブ領域内に配
置できる図2(b)に示したようなレイアウトとして、
製品チップのスクライブ領域に配置することで、コンタ
クトの欠陥に対する感度をあげることができる。
【0043】また、電位測定手段は、走査型電位顕微鏡
に限らず、配線の電位を直接、あるいは、間接的に測定
できる測定装置であればいずれの装置でもよい。
【0044】次に、図4は本発明の第4実施形態の説明
図である。
【0045】コンタクト測定回路は、図4(a)に示す
ように片側のコンタクトチェーンの一端9aを、共通の
電極に並列に接続して基準電位とし、もう片側の電極9
bも、別の電極に接続して、これに、電圧を加える。
【0046】両端に電圧を加えた状態で、走査型電子顕
微鏡で2次電子像を測定する。図4(a)に示すよう
に、電子線の照射はコンタクトチェーンの電極から、同
じ個数のチェーンの部分を測定するようにする。それぞ
れのコンタクト抵抗が同じ場合には、隣接するコンタク
トチェーンの電極の電位は、同じなので、同量の2次電
子が放出される。一方、高抵抗コンタクトがチェーン内
に存在する場合には、図4(b)に示すように、この電
極と、近隣の電極との間に、異常なコントラスト差が生
じるので、この差分から、高抵抗コンタクトの抵抗値、
位置を推定できる。
【0047】また、高抵抗コンタクトを含む、コンタク
トチェーンがあらかじめ判明している場合には、そのチ
ェーンの電極を、基準電位側から、順次測定して、測定
している電極より、一つ低電位側と、測定している電極
の間の2次電子量の差分と、測定している電極と、その
一つ高電位側の電極との間の2次電子量の差分を比較す
ることで、高抵抗コンタクトの位置の特定、その抵抗値
が測定できる。
【0048】本第4実施形態では、比較する電極を、そ
の位置が近傍になるように配置して、同じスキャン内
で、一度に測定する方法をとっているので、電子線、イ
オンビーム照射の影響での、チャージアップ、表面の汚
れの程度など、さまざまな要因を同一に近い条件で測定
できるために、測定の信頼性が向上する。
【0049】図5は本発明の第5実施形態の説明図であ
る。
【0050】P型シリコン等の半導体基板1中にフッ化
ボロンを加速電圧20keVで、5 15/cm2注入し
て、拡散層4を形成し、層間膜5を堆積する。次に、コ
ンタクトを開口して、電極を各コンタクト上に孤立させ
て、コンタクト8のように配置する。例えば、コンタク
ト間の周期を1μm程度とすると、100μmの幅をも
つ、製品のスクライブ領域に、配置すると、製品内で使
用されているコンタクト数の数%程度のコンタクトが形
成できることになる。このコンタクトの抵抗ばらつき評
価には、走査型表面電位顕微鏡を用いる。高速で、電極
表面を走査して、電極の表面電位が、周囲のものと異な
る電極を選び出すことで、高抵抗不良のコンタクトの位
置が特定できる。
【0051】製品チップでの検査では、半導体基板1中
の不純物分布や、基板中のPN接合の有無、配線の他の
領域との接続方法等、コンタクトホールが開口されてい
る領域の差で、その電位が異なる場合が他く、検査に支
障を来している。本実施例のように、スクライブ線内
に、同電位をもつ領域を形成して、そこに検査用のコン
タクトを他数配置することで、検査の信頼性が高くな
る。
【0052】なお、電極の電位測定は、走査型プローブ
顕微鏡の、他のモードのものでもよい。半導体基板1内
にPN接合が存在しない場合や、拡散層を別の領域で、
引き出しパッドに接続している場合は、そのパッド、あ
るいは、半導体基板1を基準電位に接続し、電流検出型
の原子間力顕微鏡を用いて、電極−基準電位電流を測定
することで、コンタクト一つ一つの抵抗値を測定するこ
とができる。
【0053】また、電位を測定する方法として、集束イ
オンビームや、走査型2次電子顕微鏡、EBテスタ等を
使用してもよい。
【0054】
【発明の効果】以上説明した本発明によれば、コンタク
トチェーンの抵抗を確実、迅速に測定できるので、高抵
抗なコンタクトを有したコンタクトチェーンを迅速、正
確に発見でき、その高抵抗コンタクトの位置特定が迅速
に行える。また、コンタクトチェーン中の高抵抗不良コ
ンタクトの位置検出も容易に行える。
【0055】また、測定引き出し用のパッドが、パッド
の数が少なくできるので、チップ内に多数、高密度に配
置できる、高抵抗コンタクトを検出できる可能性が高く
なるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施形態の断面図及び平面図。
【図2】本発明の第2実施形態の平面図。
【図3】本発明の第3実施形態の平面図及び不良個所を
示す電位のグラフ。
【図4】本発明の第4実施形態の平面図及び2次電子コ
ントラストを示す概念図。
【図5】本発明の第5実施形態の断面図及び平面図。
【図6】従来のコンタクト抵抗測定用回路の断面図及び
平面図。
【図7】従来の他のコンタクト抵抗測定用回路の平面図
及び測定信号の概念図。
【図8】従来の更に他のコンタクト抵抗測定用回路の断
面図及び平面図。
【符号の説明】
1 半導体基板 2 素子分離酸化膜 3 ウエル領域 4 拡散層 5 層間絶縁膜 6 コンタクトホール 7 コンタクトプラグ 8 配線電極 9、9a、9b 共通電極y 10a〜10z パッド 12 半導体基板1に接続されるコンタクト 13 高抵抗コンタクト 14 コンタクトチェーン回路 15 スクライブ領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年9月30日(1999.9.3
0)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体集積回路のコンタクト抵抗測定
方法及び回路
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体集積回路の
コンタクト抵抗測定方法及び回路に関し、特に、測定回
路面積を低減した半導体集積回路のコンタクト抵抗測定
回路に関する。
【0002】
【従来の技術】半導体デバイスの高集積化、微細化に伴
い、1チップあたりの素子数は増加しつつある。例え
ば、64メガビットDRAMのコンタクトホール数は、
すべてを合計すると数百万個以上が使用されている。こ
れらの製品の歩留まり向上、信頼性の向上のためには、
コンタクト抵抗値、すなわち、コンタクトホール部の抵
抗値、そのばらつき等含めて評価する必要がある。ま
た、コンタクト抵抗に異常が発見された場合には、その
原因を究明するために、その形状解析等の物理解析を行
い、その不良原因を迅速に究明する必要がある。
【0003】又、コンタクト抵抗を、常時あるいは定期
的に測定しておき、その抵抗値、歩留まりの評価、不良
解析を行うことが、歩留まり向上の施策として重要であ
る。また、製品の歩留まり管理、不良解析のみでは、不
良となりうる要因の把握が困難な場合があるので、製造
装置、プロセス条件の変動を測定する、プロセスモニタ
の観点からも、コンタクト抵抗を測定する、テストウエ
ハを製造して、定期的に管理、モニタを行う必要があ
る。
【0004】製品の歩留まりに対応する程度、製品のコ
ンタクト不良による歩留まり低下を予測できる程度の数
のコンタクトを、一つずつ抵抗測定するのは、測定時間
の点で、実際的ではない。また、通常の電気特性測定の
ために回路に電位を測定するためのプローバの探針が接
触するために、引き出し用の電極パッドの面積が100
μm角程度必要であるために、測定回路の面積が広くな
り、多数の測定回路を、限られたチップ内に配置するこ
とは、事実上、不可能である。特に、コンタクト抵抗測
定用の回路を、製品チップ内の特性検査のための領域に
配置する場合、配置できる面積は、非常に限られたもの
になる。したがって、通常、多数のコンタクトが、直列
に接続したコンタクトチェーンと呼ばれる測定回路を用
いて測定を行っている。図6(a)にそのプロセス断面
図を示す。
【0005】まず、図6(a)に示すように、半導体基
板上1に、通常のLOCOS法を用いて、厚さ300n
m程度の素子分離酸化膜2を形成する。次に、汚染防止
用の薄膜酸化膜(図示せず)を5nm程度形成した後
に、コンタクト抵抗を測定する領域にのみ、レジスト等
(図示せず)をマスクとして、ボロンをイオン注入する
ことで、Pウエル領域3を形成する。次に、ヒ素を加速
電圧70keV、ドーズ量5X1015/cm2で注入し
て、拡散層4を形成する。そして、常圧CVD法で酸化
膜を100nm、BPSG膜を400nm程度、堆積し
て、層間絶縁膜5を形成した後に、窒素雰囲気中で、8
50度程度の温度で、熱処理を施し、注入した不純物を
活性化する。そして、チタン/窒化チタン積層膜をスパ
ッタリング法で形成した後に、コンタクトホール内にタ
ングステンを埋め込んで、プラグ7を形成する。次に、
アルミをスパッタ法で形成して、レジストをマスクとし
て、プラズマエッチング法で、配線電極8を形成するこ
とで、コンタクトチェーンによるコンタクト抵抗測定回
路が完成する。この測定回路は、図6(b)に図示する
ように、拡散層4に開口したコンタクトが、拡散層、配
線で直列に接続されており、電位を接続するために、パ
ッド10a、10bが、チェーン構造の両端に接続され
ている。
【0006】抵抗測定は、一端をグラウンドに接続し、
他端に電位を加えて、検出される電流を検出する方法で
行う。
【0007】しかし、このコンタクトチェーンを用いる
方法では、多数の正常なコンタクトの中に少数の、高抵
抗のコンタクトがあったとしても、そのコンタクトチェ
ーン全体の抵抗値に影響を与えない程度であれば、それ
が、高抵抗コンタクトを有するかどうか、判断できない
場合がある。
【0008】また、コンタクトチェーンが、高抵抗コン
タクトを含むと断定できた場合でも、通常のコンタクト
チェーンでは、その位置が特定できないという問題があ
る。
【0009】そこで、これらの問題を解決するため、特
開平8−78493号公報には、コンタクト一つ、ある
いは、少数個のコンタクト抵抗を一括して測定するコン
タクト抵抗測定回路が開示されている。この測定回路を
模式化した図を図7(a)に示す。この回路は、一つ、
あるいは、複数個のコンタクトを直列に接続した複数の
コンタクトチェーンの片側を開放端(図中矢印X方向)
にする。この、コンタクトチェーンが図中矢印Yの方向
多数、配置してあり、すべてのコンタクトチェーンの
もう一方の端子は、共通配線9への入力信号に接続して
ある。コンタクト抵抗の測定は、共通配線9に矩形状の
パルスを加え、そのコンタクトの開放端での電圧を、電
子ビーム(EB)テスタ等を用いて測定する方法で行わ
れる。すなわち、出力パルスは、立ち上がり時間Tr=
CRで示される波形となる。つまり、出力波形を測定す
ることでコンタクト抵抗が測定でき、異常な高抵抗コン
タクトは出力波形が図7(b)に示されるようになる。
【0010】また、特開平4−290242号公報、特
開平4−274339号公報には、走査型電子顕微鏡
(SEM)、あるいは、集束イオンビーム(FIB)を
用いた、コンタクトチェーン断線部分の検出方法が開示
されている。この検査回路の断面図を、図8に示す。
【0011】図8に示すように、コンタクトチェーンの
一部、あるいは、複数箇所を半導体基板1に電気的に接
続してある。(図中で、ウエル3が形成されていない部
分に、コンタクト12が形成されており、そのコンタク
ト12で、パッドの片側10cが半導体基板1に接続さ
れている。)このコンタクトチェーンについて、集束イ
オンビーム(FIB)、あるいは、走査型電子顕微鏡
(SEM)を用いて、その2次電子像を観察する。測定
時に、回路全体に荷電粒子が照射されるが、断線部分、
あるいは、高抵抗コンタクト13に接続された電極か
ら、基板に接続された部分の間の電位は、電荷が半導体
基板1側1に流出するので、ほぼ、一定になり、それよ
り、開放端側の電極は高電位になるために、その電位に
したがって、2次電子量が増減し、そのコントラストの
差から、断線部分、高抵抗コンタクトに位置が特定でき
る。
【0012】
【本発明が解決しようとする課題】しかし、特開平8−
78493号公報に開示された従来の発明では、片側を
共通の電極とし、片側を開放端とし、開放端の電位を測
定するため、エレクトロンビーム(EB)テスタを用い
て一括して測定しているが、このような測定の信頼性は
低い。その理由は、回路の容量値は、実際には測定が不
可能であること、また、電子線を照射して、2次電子の
強度をモニタするためにその精度は試料の表面状態等に
非常に敏感であるからである。
【0013】又、特開平4−290242号公報及び特
開平4−274339号公報に開示された従来の発明で
は、測定の再現性がきわめて乏しく、微妙な2次電子の
コントラストの差が検出されたとしても、それがどの程
度の抵抗値のコンタクトなのかを判断することは、実質
的には不可能であることである。それは、以下に述べる
理由による。すなわち、2次電子の強度は、電極表面の
電位に依存し、電極の電位は、1次電子、1次イオンの
電流量、2次電子放出量、配線の抵抗、配線が接続され
る基板内部の構造(基板内から、基準電位に接続される
経路の抵抗値)、電極表面の状態(表面の清浄度)など
に影響される。また、拡散層間、あるいは接合リーク、
層間膜表面の汚れなどを経由してのリーク電流と、流入
する電荷の関係で、配線の電位が決まってくる。以上の
ような、さまざまな要因で、2次電子の放出量は影響さ
れる。
【0014】そこで、本発明は、高抵抗不良コンタクト
の位置の検出が、正確、迅速にできる、測定回路、測定
方法を提供することを課題としている。
【0015】また、本発明は、高密度に、限られた領域
内に、多数のコンタクトチェーンを配置する測定回路、
測定方法を提供することを課題としている。
【0016】
【課題を解決するための手段】上記課題を解決するため
本発明は、行列状に形成されたコンタクトを行毎に接
続し、前記行の一端に存在する前記コンタクト同士を半
導体基板体基板又は配線電極に接続したコンタクトチェ
ーンを用いて、前記コンタクトの抵抗値を測定する半導
体集積回路のコンタクト抵抗測定方法であって、前記コ
ンタクトに原子間力顕微鏡の探針を当て、前記一端と前
記探針の間を流れる電流を測定する。又、本発明は、行
列状に形成されたコンタクトを行毎に接続し、前記行の
一端に存在する前記コンタクト同士を半導体基板体基板
又は配線電極に接続し、前記行の他端に存在するコンタ
クト同士を他の配線電極に接続したコンタクトチェーン
を用いて、前記コンタクトの抵抗値を測定する半導体集
積回路のコンタクト抵抗測定方法であって、前記コンタ
クトに原子間力顕微鏡の探針を当て、前記コンタクトの
電位を測定する。又、原子間力顕微鏡に替えて、荷電粒
子ビームを照射し、前記行内で隣接する前記コンタクト
間の2次電子像コントラストに基づいてコンタクト抵抗
を測定してもよい。又、同様に、荷電粒子ビームを照射
し、前記列内で隣接する前記コンタクト間の2次電子像
コントラストに基づいてコンタクト抵抗を測定してもよ
い。
【0017】又、本発明は、半導体基板表面に形成した
拡散層と、前記拡散層上に堆積させた層間絶縁膜と、前
記層間絶縁膜を開口して行列状に形成したコンタクトと
からなる半導体集積回路のコンタクト抵抗測定方法であ
って、走査型表面電位顕微鏡、収束イオンビーム、走査
肩2次電子顕微鏡、又はエレクトロンビームテスタのう
ちいずれかを用いて前記コンタクト表面を走査し、前記
コンタクトの表面電位が、周囲のコンタクトの表面電位
と異なるコンタクトを特定する。又、前記拡散層を引出
しパッドに接続して基準電位に接続するか、又は前記半
導体基板を基準電位に接続し、電流検出型原子間力顕微
鏡を用いて、前記コンタクトの各々に流れる電流を測定
することで、前記コンタクトの各々の抵抗を測定しても
よい。
【0018】すなわち、本発明においては、コンタクト
抵抗測定回路の片側の端子は、半導体基板1を経由し
て、基板裏面から、あるいは、スクライブ領域の電極を
経由して、基板周辺領域から、基準電位に接続され、も
う片側の端子が開放端とすることにより、直接、極微細
な探針をもつ、走査型プローブ顕微鏡の探針を、直接電
極に接触させて、電圧を加えて、電流を測定する。この
測定回路では、回路に接続する基準電位は、コンタクト
抵抗測定領域外の引き出しパッド、同電位をもつ半導体
基板1、あるいは、導電性の電極、領域を有する、スク
ライブ領域を経由して、ウエハ周辺部分から、供給す
る。そして、極微細な探針を用いることで、引き出しパ
ッドを用いずに、コンタクトチェーンの開放端の電極、
各コンタクトホールにおける電極を直接測定する。ま
た、極微細な探針は、電極配線を直接測定できるので、
異常なコンタクトチェーンが検出された場合、その位置
を特定する。
【0019】また、コンタクト列が接続された電極の片
側を基準電位、もう片側を高電位としておき、電極の電
位を直接、極微細な探針で測定することにより、一つ一
つのコンタクト抵抗を測定することで、異常な高抵抗コ
ンタクトの位置が特定する。
【0020】また、電位測定に、2次電子の放出量を用
いる場合は、測定する電極からの2次電子量と、同じス
キャン内で測定した、近隣の、電極からの2次電子量と
の比較を行うことでコンタクト抵抗を測定し、更に、異
常な高抵抗コンタクトの位置を測定する。また、コンタ
クトチェーン両端の電位を固定して、多量の電荷を注入
する必要をなくして、安定した電位測定を行っている。
【0021】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。
【0022】図1は、本発明の第1実施形態の説明図で
ある。
【0023】まず、図1(a)に示すように、N型シリ
コン等の半導体基板上1に、通常のLOCOS法を用い
て、厚さ300nm程度の素子分離酸化膜2を形成す
る。次に、汚染防止用の薄膜酸化膜を5nm程度(図示
せず)形成した後に、コンタクト抵抗を測定する領域に
のみ、レジスト等(図示せず)をマスクとして、ボロン
をイオン注入することで、Pウエル領域3を形成する。
【0024】次に、ヒ素を加速電圧70keV、ドーズ
量5X1015/cm2で注入して、拡散層4を形成す
る。
【0025】そして、常圧CVD法で酸化膜を100n
m、BPSG膜を400nm程度、堆積して、層間絶縁
膜5を形成した後に、窒素雰囲気中で、850度程度の
温度で、熱処理を施し、注入した不純物を活性化する。
【0026】次に、コンタクトホール6を形成する。こ
の際に、Pウエル3が形成された領域に、コンタクト抵
抗測定用のコンタクトホール6を形成するだけはなく、
プローブコンタクト用の引き出しパッドの片側には、P
ウエルを形成しない領域に、コンタクト7を形成する。
この工程で、図1(c)中の、コンタクトチェーンのパ
ッド10Xは、半導体基板1内部の電位に接続されるこ
とになる。続いて、酸化膜を100乃至200nm程度
堆積した後に、プラズマエッチング法で、エッチングを
行うことで、コンタクトホール側壁にサイドウオールを
形成する(図示せず)。以上の工程の中で、コンタクト
抵抗を低減するために、コンタクトプラズマエッチング
後、サイドウオール形成後に、リンを注入することもあ
る。
【0027】次に、裏面の酸化膜を除去した後に、リン
を含んだ非晶質シリコンを、コンタクトが完全に埋め込
まれる程度の膜厚、堆積する。さらに、タングステンシ
リサイドを、スパッタ法で形成した後に、リンを5×0
15/cm2程度、イオン注入した後に、レジストをマス
クとして、プラズマエッチング法により、配線8を形成
し、窒素雰囲気中で、800度程度で熱処理を施すこと
で、配線の抵抗を低減する。
【0028】以上の工程で、片側の電極が基板に接続さ
れたコンタクトチェーンが形成される。コンタクトチェ
ーンの抵抗測定は、通常の自動測定のプローバを用いて
行う。半導体基板1の裏面にはリンが導入された他結晶
シリコンが付着しているので、導電性ステージとオーミ
ックコンタクトがとれ、基板抵抗は、チェーン抵抗に比
較して、小さいので、コンタクトチェーンの抵抗が測定
できる。この測定で抵抗値の異常が発見されたコンタク
トチェーンの抵抗は、電流検出型の原子間力顕微鏡(A
FM)で測定する。
【0029】そのため、探針は、曲率が500nm以上
の、通常よりも曲率が高い、タングステンを用いること
で、探針−電極間のコンタクト抵抗を低減するようにす
る。このAFMで、コンタクト抵抗測定回路上を走査し
て、配線の形状、位置を測定する。次に、各コンタクト
に対し、探針を20μN以上の針圧で押しつける。この
ために、探針を支える梁は、通常使用されているものよ
りも、ばね定数の高いものを用いるほうがよい。この状
態では、探針は、電極上の自然酸化膜を突き破って、接
触しているので、探針−電極間のコンタクト抵抗は更に
低くできる。このような測定方法で、各電極間の、電流
−電圧特性から、抵抗を測定し、この差分を計算するこ
とで、各電極間の抵抗が測定できるので、コンタクト抵
抗のばらつき、高抵抗コンタクトの位置が検出できるこ
とになる。
【0030】尚、抵抗測定の手段としては、上述した電
流検出型のAFM以外にも。走査型プローブ顕微鏡の1
種である表面電位を測定する顕微鏡などを用いることも
できる。
【0031】図2は、本発明の第2実施形態の説明図で
ある。
【0032】図2(a)においては、コンタクトチェー
ン自体の抵抗測定も、原子間力顕微鏡で行うようにする
ので、パッドは不要である。
【0033】共通電極9は、半導体基板1中へ直接接続
してもよいし、基板内部の構造によっては、スクライブ
領域内に電極を残しておき、この電極から、ウエハ周辺
部分を経由して、電気測定時の基準電位に接続してもよ
い。この回路は、パッドを有しないために、高密度にコ
ンタクトを配置できるので、製品のスクライブ領域等の
限られた領域内でも多数のコンタクトチェーンを配置で
きる。
【0034】あるいは、図2(b)に示すように、コン
タクトが、1000個程度、直列に配列された、コンタ
クトチェーンを多数、並列に配置して、一端を共通の電
極9に接続したコンタクトチェーン回路14を、さら
に、多数、並列に配置して、製品チップのスクライブ領
域15に配置する方法をとる場合もある。この場合、共
通の電極9から、基準電位に接続する方法として、コン
タクト形成領域より、数mm程度、離れた位置に引き出
し用のパッド10Zを形成し、これに、プローバの探針
を接触させる。
【0035】また、直列に配置した共通の配線を、チッ
プのスクライブ領域に、配線を形成して、その配線経由
で、シリコンウエハ周辺から、シリコンウエハを固定す
るための治具に接触させて、この治具を基準電位に接続
させる方式としてもよい。
【0036】図3に本発明の第3実施形態を示す。
【0037】図3に示すように、コンタクト抵抗測定回
路は、多数のコンタクトを接続した、コンタクト列の両
側を、共通電極9a、9bに接続して、引き出し電極用
のパッドは、コンタクト列の位置より数mm離した位置
に配置しておく。その、片側のパッド(9aが接続して
いる)にプローバの針を接触させて、基準電位とし、も
う片側(9bが接続している)に数Vの電位を加えてお
く。
【0038】コンタクト抵抗測定は、走査型表面電位顕
微鏡で測定した各コンタクトの電位を基に計算する。
【0039】コンタクト列の中央付近を図3に示すよう
に電子ビームで走査して、その電位を図3(b)に示
す。図に示されるように、コンタクト抵抗が低い、通常
のコンタクト列では、その電位は、ほぼ測定した部分の
個数に比例して、電位が分配される。一方、コンタクト
の一部が他のコンタクトより高抵抗となっている場合
は、その高い割合だけ、高抵抗コンタクトの領域で電圧
降下が大きくなる。たとえば、通常の抵抗値100オー
ムで、コンタクトが1000個接続されている構造で
は、全体の抵抗が105オームとなる。ここで、104
ーム程度の高抵抗コンタクトが1箇所、コンタクト列内
に存在した場合を考える。電位測定を基準電位の位置か
ら、200個程度のコンタクトの部分で電位を測定する
と、図に示すように、通常のコンタクト列の電位は、2
V程度となるが、104オーム程度の高抵抗コンタクト
がコンタクト列の、測定している部分以降にあるばあい
には、その部分での電圧降下が3V程度となるので、測
定している領域では、その高抵抗コンタクトの抵抗値に
比例した部分だけ電位が低くなる。
【0040】そこで、このコンタクト列を高電位側に向
かって電位測定を行えば、図3(b)に示すように、電
位の変位が他の領域より大きくなっている部分が高抵抗
コンタクトであると決定できる。その抵抗値の計算は、
電圧降下の割合で、推定できる。
【0041】図に示した回路はコンタクトチェーンに直
接電圧が加えられているが、これに限らず、コンタクト
チェーンの端部に抵抗素子を接続して、この抵抗素子の
端部を基準電位、あるいは高電位にする回路でもよい。
【0042】また、本第3実施形態も、幅100μm以
内に収まるように、多数の回路をスクライブ領域内に配
置できる図2(b)に示したようなレイアウトとして、
製品チップのスクライブ領域に配置することで、コンタ
クトの欠陥に対する感度をあげることができる。
【0043】また、電位測定手段は、走査型電位顕微鏡
に限らず、配線の電位を直接、あるいは、間接的に測定
できる測定装置であればいずれの装置でもよい。
【0044】次に、図4は本発明の第4実施形態の説明
図である。
【0045】コンタクト測定回路は、図4(a)に示す
ように片側のコンタクトチェーンの一端9aを、共通の
電極に並列に接続して基準電位とし、もう片側の電極9
bも、別の電極に接続して、これに、電圧を加える。
【0046】両端に電圧を加えた状態で、走査型電子顕
微鏡で2次電子像を測定する。図4(a)に示すよう
に、電子線の照射はコンタクトチェーンの電極から、同
じ個数のチェーンの部分を測定するようにする。それぞ
れのコンタクト抵抗が同じ場合には、隣接するコンタク
トチェーンの電極の電位は、同じなので、同量の2次電
子が放出される。一方、高抵抗コンタクトがチェーン内
に存在する場合には、図4(b)に示すように、この電
極と、近隣の電極との間に、異常なコントラスト差が生
じるので、この差分から、高抵抗コンタクトの抵抗値、
位置を推定できる。
【0047】また、高抵抗コンタクトを含む、コンタク
トチェーンがあらかじめ判明している場合には、そのチ
ェーンの電極を、基準電位側から、順次測定して、測定
している電極より、一つ低電位側と、測定している電極
の間の2次電子量の差分と、測定している電極と、その
一つ高電位側の電極との間の2次電子量の差分を比較す
ることで、高抵抗コンタクトの位置の特定、その抵抗値
が測定できる。
【0048】本第4実施形態では、比較する電極を、そ
の位置が近傍になるように配置して、同じスキャン内
で、一度に測定する方法をとっているので、電子線、イ
オンビーム照射の影響での、チャージアップ、表面の汚
れの程度など、さまざまな要因を同一に近い条件で測定
できるために、測定の信頼性が向上する。
【0049】図5は本発明の第5実施形態の説明図であ
る。
【0050】P型シリコン等の半導体基板1中にフッ化
ボロンを加速電圧20keVで、5 15/cm2注入し
て、拡散層4を形成し、層間膜5を堆積する。次に、コ
ンタクトを開口して、電極を各コンタクト上に孤立させ
て、コンタクト8のように配置する。例えば、コンタク
ト間の周期を1μm程度とすると、100μmの幅をも
つ、製品のスクライブ領域に、配置すると、製品内で使
用されているコンタクト数の数%程度のコンタクトが形
成できることになる。このコンタクトの抵抗ばらつき評
価には、走査型表面電位顕微鏡を用いる。高速で、電極
表面を走査して、電極の表面電位が、周囲のものと異な
る電極を選び出すことで、高抵抗不良のコンタクトの位
置が特定できる。
【0051】製品チップでの検査では、半導体基板1中
の不純物分布や、基板中のPN接合の有無、配線の他の
領域との接続方法等、コンタクトホールが開口されてい
る領域の差で、その電位が異なる場合が他く、検査に支
障を来している。本実施例のように、スクライブ線内
に、同電位をもつ領域を形成して、そこに検査用のコン
タクトを多数配置することで、検査の信頼性が高くな
る。
【0052】なお、電極の電位測定は、走査型プローブ
顕微鏡の、他のモードのものでもよい。半導体基板1内
にPN接合が存在しない場合や、拡散層を別の領域で、
引き出しパッドに接続している場合は、そのパッド、あ
るいは、半導体基板1を基準電位に接続し、電流検出型
の原子間力顕微鏡を用いて、電極−基準電位電流を測定
することで、コンタクト一つ一つの抵抗値を測定するこ
とができる。
【0053】また、電位を測定する方法として、集束イ
オンビームや、走査型2次電子顕微鏡、EBテスタ等を
使用してもよい。
【0054】
【発明の効果】以上説明した本発明によれば、コンタク
トチェーンの抵抗を確実、迅速に測定できるので、高抵
抗なコンタクトを有したコンタクトチェーンを迅速、正
確に発見でき、その高抵抗コンタクトの位置特定が迅速
に行える。また、コンタクトチェーン中の高抵抗不良コ
ンタクトの位置検出も容易に行える。
【0055】また、測定引き出し用のパッドが、パッド
の数が少なくできるので、、チップ内に多数、高密度に
配置できる、高抵抗コンタクトを検出できる可能性が高
くなるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施形態の断面図及び平面図。
【図2】本発明の第2実施形態の平面図。
【図3】本発明の第3実施形態の平面図及び不良個所を
示す電位のグラフ。
【図4】本発明の第4実施形態の平面図及び2次電子コ
ントラストを示す概念図。
【図5】本発明の第5実施形態の断面図及び平面図。
【図6】従来のコンタクト抵抗測定用回路の断面図及び
平面図。
【図7】従来の他のコンタクト抵抗測定用回路の平面図
及び測定信号の概念図。
【図8】従来の更に他のコンタクト抵抗測定用回路の断
面図及び平面図。
【符号の説明】 1 半導体基板 2 素子分離酸化膜 3 ウエル領域 4 拡散層 5 層間絶縁膜 6 コンタクトホール 7 コンタクトプラグ 8 配線電極 9、9a、9b 共通電極y 10a〜10z パッド 12 半導体基板1に接続されるコンタクト 13 高抵抗コンタクト 14 コンタクトチェーン回路 15 スクライブ領域
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G028 AA03 BB11 CG02 DH03 DH06 DH19 FK01 FK02 FK05 HN01 HN12 2G032 AA00 AC02 AD08 AF02 AF08 AG01 AH03 AL04 AL14 4M106 AA07 AA10 AA11 AB15 AD01 BA02 BA03 BA14 CA04 CA10 CA50 DD01 DH09 DH24 DH50 5F033 AA04 AA14 BA24 CA11

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 2以上のコンタクト抵抗が直列に接続さ
    れた1又は2以上のコンタクトチェーンの抵抗値を測定
    するための半導体集積回路のコンタクト抵抗測定回路で
    あって、 各々の前記コンタクトチェーンの一端を半導体基板又は
    配線電極に共通に接続し、 各々の前記コンタクトチェーンの他端を電気的に開放す
    ることを特徴とする半導体集積回路のコンタクト抵抗測
    定回路。
  2. 【請求項2】 2以上のコンタクト抵抗が直列に接続さ
    れた1又は2以上のコンタクトチェーンの抵抗値を測定
    するための半導体集積回路のコンタクト抵抗測定回路で
    あって、 各々の前記コンタクトチェーンの一端を半導体基板又は
    配線電極に共通に接続し、 各々の前記コンタクトチェーンの他端を他の配線電極に
    接続することを特徴とする半導体集積回路のコンタクト
    抵抗測定回路。
  3. 【請求項3】 前記一端及び/又は前記他端を、抵抗を
    介してそれぞれ共通に接続することを特徴とする請求項
    1又は請求項2のいずれかに記載の半導体集積回路のコ
    ンタクト抵抗測定回路。
  4. 【請求項4】 2以上のコンタクト抵抗が直列に接続さ
    れた1又は2以上のコンタクトチェーンの抵抗値を測定
    するための半導体集積回路のコンタクト抵抗測定方法で
    あって、 各々の前記コンタクトチェーンの一端を半導体基板又は
    配線電極に共通に接続し、 各々の前記コンタクトチェーンの他端を電気的に開放
    し、 一つの前記コンタクトチェーンについて、前記一端と、
    前記一端から前記他端までの一つのコンタクト点(前記
    他端を含む)との間の抵抗値を測定することを特徴とす
    る半導体集積回路のコンタクト抵抗測定方法。
  5. 【請求項5】 前記コンタクト点に原子間力顕微鏡の探
    針を当て、前記一端と前記コンタクト点に流れる電流を
    測定することを特徴とする請求項4記載の半導体集積回
    路のコンタクト抵抗測定方法。
  6. 【請求項6】 2以上のコンタクト抵抗が直列に接続さ
    れた1又は2以上のコンタクトチェーンの抵抗値を測定
    するための半導体集積回路のコンタクト抵抗測定方法で
    あって、 各々の前記コンタクトチェーンの一端を半導体基板又は
    配線電極に共通に接続し、 各々の前記コンタクトチェーンの他端を他の配線電極に
    接続し、 前記一端と前記他端との間の電圧を一定とし、 一つの前記コンタクトチェーンについて、前記一端から
    前記他端までの一つのコンタクト点(前記他端を除く)
    の電位を測定することを特徴とする半導体集積回路のコ
    ンタクト抵抗測定方法。
  7. 【請求項7】 前記コンタクト点に原子間力顕微鏡の探
    針を当て、前記コンタクト点の電位を測定することを特
    徴とする請求項6記載の半導体集積回路のコンタクト抵
    抗測定方法。
  8. 【請求項8】 荷電粒子ビームを照射してコンタクトチ
    ェーンから放出される2次電子による2次電子像を獲得
    し、一つの前記コンタクトチェーン内の隣接するコンタ
    クト点間の前記2次電子像コントラストに基づいて前記
    コンタクト点のコンタクト抵抗を測定することを特徴と
    する請求項6記載の半導体集積回路のコンタクト抵抗測
    定方法。
  9. 【請求項9】 荷電粒子ビームを照射してコンタクトチ
    ェーンから放出される2次電子による2次電子像を獲得
    し、 一つの前記コンタクトチェーン内において前記一端から
    数えて所定番目のコンタクト点からの前記2次電子放出
    量と、他の前記コンタクトチェーン内において前記一端
    から数えて前記所定番目のコンタクト点からの前記2次
    電子放出量との差分を求め、前記所定番目のコンタクト
    点のコンタクト抵抗を測定することを特徴とする請求項
    6記載の半導体集積回路のコンタクト抵抗測定方法。
JP10185235A 1998-06-30 1998-06-30 半導体集積回路のコンタクト抵抗測定方法及び回路 Pending JP2000021945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10185235A JP2000021945A (ja) 1998-06-30 1998-06-30 半導体集積回路のコンタクト抵抗測定方法及び回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10185235A JP2000021945A (ja) 1998-06-30 1998-06-30 半導体集積回路のコンタクト抵抗測定方法及び回路

Publications (1)

Publication Number Publication Date
JP2000021945A true JP2000021945A (ja) 2000-01-21

Family

ID=16167257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185235A Pending JP2000021945A (ja) 1998-06-30 1998-06-30 半導体集積回路のコンタクト抵抗測定方法及び回路

Country Status (1)

Country Link
JP (1) JP2000021945A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10118402A1 (de) * 2001-04-12 2002-10-24 Promos Technologies Inc Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren
JP2003023053A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置の製造方法
KR20030026208A (ko) * 2001-09-25 2003-03-31 미쓰비시덴키 가부시키가이샤 반도체장치의 검사방법
KR100440071B1 (ko) * 2001-12-04 2004-07-14 주식회사 하이닉스반도체 반도체 소자의 테스트 패턴
US7307441B2 (en) 2002-05-15 2007-12-11 Samsung Electronics Co., Ltd. Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
JP2010199589A (ja) * 2009-02-24 2010-09-09 Taiwan Semiconductor Manufacturing Co Ltd イメージセンサー装置および半導体イメージセンサー装置の製造方法
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
CN103367323A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 检测版图结构及检测方法
US8993354B2 (en) 2012-09-14 2015-03-31 Kabushiki Kaisha Toshiba Evaluation pattern, method for manufacturing semiconductor device, and semiconductor wafer
CN113517260A (zh) * 2021-07-09 2021-10-19 长鑫存储技术有限公司 晶圆测试结构及其制作方法、晶圆
JP7080389B1 (ja) 2021-11-04 2022-06-03 株式会社オプティム プログラム、作業着、システム及び方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10118402A1 (de) * 2001-04-12 2002-10-24 Promos Technologies Inc Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren
JP2003023053A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置の製造方法
KR20030026208A (ko) * 2001-09-25 2003-03-31 미쓰비시덴키 가부시키가이샤 반도체장치의 검사방법
KR100440071B1 (ko) * 2001-12-04 2004-07-14 주식회사 하이닉스반도체 반도체 소자의 테스트 패턴
US7307441B2 (en) 2002-05-15 2007-12-11 Samsung Electronics Co., Ltd. Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
US8810700B2 (en) 2009-02-24 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP2010199589A (ja) * 2009-02-24 2010-09-09 Taiwan Semiconductor Manufacturing Co Ltd イメージセンサー装置および半導体イメージセンサー装置の製造方法
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US9773828B2 (en) 2009-02-24 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming same
US10290671B2 (en) 2009-02-24 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming same
US10879297B2 (en) 2009-02-24 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming same
CN103367323A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 检测版图结构及检测方法
US8993354B2 (en) 2012-09-14 2015-03-31 Kabushiki Kaisha Toshiba Evaluation pattern, method for manufacturing semiconductor device, and semiconductor wafer
CN113517260A (zh) * 2021-07-09 2021-10-19 长鑫存储技术有限公司 晶圆测试结构及其制作方法、晶圆
CN113517260B (zh) * 2021-07-09 2023-09-15 长鑫存储技术有限公司 晶圆测试结构及其制作方法、晶圆
JP7080389B1 (ja) 2021-11-04 2022-06-03 株式会社オプティム プログラム、作業着、システム及び方法
JP2023069022A (ja) * 2021-11-04 2023-05-18 株式会社オプティム プログラム、作業着、システム及び方法

Similar Documents

Publication Publication Date Title
US7772867B2 (en) Structures for testing and locating defects in integrated circuits
US6841405B2 (en) Photomask for test wafers
US7939348B2 (en) E-beam inspection structure for leakage analysis
US6504393B1 (en) Methods and apparatus for testing semiconductor and integrated circuit structures
US4801869A (en) Semiconductor defect monitor for diagnosing processing-induced defects
KR101365193B1 (ko) 집적 회로 검사에 이용되는 표면 전압에 대한 신호 강도맵핑용 구조 및 방법
US11121046B2 (en) Wafer-level testing method and test structure thereof
JP2000021945A (ja) 半導体集積回路のコンタクト抵抗測定方法及び回路
JP3185876B2 (ja) 半導体装置のコンタクト開口検査方法
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
CN113161322B (zh) 电性测试结构
US6914443B2 (en) Apparatus and method for enhanced voltage contrast analysis
CA1271849A (en) Electron beam testing of semiconductor wafers
JP3248506B2 (ja) 半導体装置及びそのコンタクト抵抗検査方法
JP3904418B2 (ja) 電子デバイスの製造方法および電子デバイス用ウエハ
JP3654434B2 (ja) 試験用コンタクトチェーンおよびそれに関連するデバッグ方法
JP2002043385A (ja) テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
JP2010192521A (ja) 半導体装置の製造方法及びteg素子
Thong Electron beam probing
Benstetter et al. Failure Analysis of DRAM Storage Node Trench Capacitors for 0.35-Micron and Follow-On Technologies Using the Focused Ion Beam for Electrical and Physical Analysis
De et al. On-Wafer Test Method of Metal-Insulator-Metal Capacitor Life using Time Dependent Dielectric Breakdown
Lorenz et al. Investigations of Leakage Paths in Sub-0.35 μm DRAM Products Using Advanced Focused Ion Beam Techniques
JPH10275839A (ja) 半導体装置の絶縁膜信頼性評価方法
JP2001015511A (ja) 配線パターン及びそのパターンにおける不良コンタクトの特定方法