CN113161322B

CN113161322B - 电性测试结构

Info

Publication number: CN113161322B
Application number: CN202110436891.5A
Authority: CN
Inventors: 唐乃维; 周正良
Original assignee: Guangzhou Yuexin Semiconductor Technology Co Ltd
Current assignee: Yuexin Semiconductor Technology Co.,Ltd.
Priority date: 2021-04-22
Filing date: 2021-04-22
Publication date: 2022-09-30
Anticipated expiration: 2041-04-22
Also published as: CN113161322A

Abstract

本发明提供一种电性测试结构。所述电性测试结构具有设置在半导体基底上的多个密集区，密集区之间设有离子掺杂区，在密集区内，第一接触孔设置在多个半导体结构之间，每个所述离子掺杂区内形成有第二接触孔，第一接触孔通过横跨在所述半导体结构上的导电结构与临近的第二接触孔电连接，并且还与相对较远的另一第二接触孔通过离子掺杂区连接，所形成的串联电路将多个密集区的第一接触孔串连起来。通过测量串联电路的总电阻可以检测第一接触孔和第二接触孔的电性能情况，进而可以监控生产过程中的制程变化，而且利用所述电性测试结构可以估算在狭窄区域中形成的第一接触孔的电性能。

Description

电性测试结构

技术领域

本发明涉及半导体技术领域，特别涉及一种电性测试结构。

背景技术

目前，半导体器件例如CMOS图像传感器芯片或逻辑处理芯片在制造完成后，通常采用电性测试例如晶圆可接受性测试(Wafer acceptable test，WAT)来全面监控半导体器件生产过程中存在的工艺缺陷，以确保出厂产品的质量。

半导体器件中的接触孔(Contact，CT)作为连接上层导电结构(例如逻辑电路)和下层导电结构(例如CMOS晶体管)的桥梁，其电性能在半导体器件中是十分关键的。然而在形成接触孔的过程中，即使在制程正常的情况下也会存在一定的变化(Variation)，这些变化难以通过常规的扫描电镜(SEM)等失效分析手段快速敏感地监测，需要利用电性测试监测。为此，通常在晶圆中设置专门的电性测试结构，该电性测试结构可在晶圆可接受性测试中用于模拟监控半导体器件中的接触孔的电性能，进而可以监控接触孔生产过程中的制程变化。

图1为现有的一种CMOS图像传感器的平面示意图。如图1所示，该CMOS图像传感器具有行列排布的多个图像传感器像素101(pixel)，在列方向上相邻的两个图像传感器像素101各设置有一个迁移晶体管102且共用一复位晶体管103，相邻两个图像传感器像素101的两个迁移晶体管102在二者之间设有共用漏极区，该共用漏极区还作为复位晶体管的源极区，通过在该区域形成接触孔，即可将该共用漏极区的电性引出。随着集成度的提高，在两个迁移晶体管栅极和复位晶体管栅极围成的共用区域形成形成接触孔时，工艺窗口(process window)很窄(margin)。为了方便说明，将设置有较密集的半导体结构且在半导体结构之间需要设置接触孔的区域(如图1中的迁移晶体管102的栅极和复位晶体管103的栅极及它们围成的区域)称为密集区(如图1中虚线圈范围)。研究发现，在密集区形成的接触孔(如图1中第一接触孔104)的电性能对制程变化较为敏感，容易出现质量问题。

发明内容

本发明提供一种电性测试结构，可用于检测在较为狭窄的区域形成的接触孔的电性能，进而可以有效地监控生产过程中的制程变化，有助于提高生产工艺的稳定性和半导体器件的制造良率。

本发明的电性测试结构包括：

设置在半导体基底上的多个密集区，每个所述密集区具有在所述半导体基底上形成的多个半导体结构和位于所述多个半导体结构之间的第一接触孔；

连接相邻两个密集区的离子掺杂区，每个所述离子掺杂区内形成有第二接触孔，所述第一接触孔和所述第二接触孔均填充有导电材料，所述第二接触孔与所述两个密集区中的一个较近而另一个较远，以所述第二接触孔与相对较远的密集区内的第一接触孔之间的所述离子掺杂区作为第一串联电阻；

横跨在所述半导体结构上的导电结构，所述第二接触孔与相对较近的密集区内的第一接触孔通过所述导电结构电连接，以所述导电结构作为第二串联电阻；

其中，通过串接所述第一串联电阻、所述第二接触孔、所述第二串联电阻、所述第一接触孔而形成连通所述多个密集区的串联电路。

可选的，所述半导体基底上设置有多个图像传感器像素，相邻的两个所述图像传感器像素各设置有一个迁移晶体管并且共用一复位晶体管，其中，相邻的两个所述图像传感器像素的迁移晶体管和复位晶体管设置在同一所述密集区。

可选的，所述迁移晶体管和所述复位晶体管均具有栅极结构，所述半导体结构包括所述栅极结构。

可选的，所述相邻的两个图像传感器像素的迁移晶体管的漏极区共用，且所述迁移晶体管的漏极区还作为所述复位晶体管的源极区，所述第一接触孔用于连接所述复位晶体管的源极区。

可选的，所述第二接触孔用于连接所述复位晶体管的漏极区。

可选的，利用所述电性测试结构，通过在所述串联电路的两端施加设定工作电压并测量电流，能够获得所述串联电路的总电阻；并且，利用所述总电阻减去全部所述第一串联电阻和所述第二串联电阻，能够得到全部所述第一接触孔和所述第二接触孔的电阻之和。

可选的，所述第一串联电阻的阻值通过测量所述半导体基底在所述离子掺杂区的方块电阻获得。

可选的，所述导电结构的材料为金属；在计算全部所述第一接触孔和所述第二接触孔的电阻之和时，设定所述第二串联电阻的阻值为0。

可选的，所述第一接触孔和所述第二接触孔填充的材料为金属；设定所述第二接触孔的电阻为0，则利用所述电性测试结构得到的总电阻和所述串联电路中第一接触孔的数量，能够得到单个所述第一接触孔的阻值。

可选的，所述设定工作电压的范围为1.8V至10V。

本发明的电性测试结构具有设置在半导体基底上的多个密集区，密集区之间设有离子掺杂区，在密集区内，第一接触孔设置在多个半导体结构之间，每个所述离子掺杂区形成有第二接触孔，第一接触孔通过横跨在所述半导体结构上的导电结构与临近的第二接触孔电连接，并且还与相对较远的另一第二接触孔通过所述离子掺杂区连接，所形成的串联电路将多个密集区的第一接触孔串连起来，通过测量所述串联电路的总电阻并进一步计算所述第一接触孔和所述第二接触孔的阻值，便于检测第一接触孔和第二接触孔的电性能情况，所述电性能情况是接触孔相关制程工艺的反映，因而所述电性测试结构还可用于监控生产过程中的制程变化，有助于提高生产工艺的稳定性和半导体器件的制造良率。

附图说明

图1为现有的一种CMOS图像传感器的平面示意图。

图2为一种电性测试结构的示意图。

图3为本发明一实施例的电性测试结构的平面示意图。

附图标记说明：

(图1和图2)101-图像传感器像素，102-迁移晶体管，103-复位晶体管，104-第一接触孔，106-有源区，107-导通孔，108-金属；

(图3)201-迁移晶体管，202-复位晶体管，203-第一接触孔，204-第二接触孔，205-导电结构，206-离子掺杂区，207-图像传感器像素。

具体实施方式

以下结合附图和具体实施例对本发明提出的电性测试结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

为了突出本发明的电性测试结构的特点和优势，以下首先介绍一种电性测试结构。

图2为一种电性测试结构的示意图。如图2所示，该电性测试结构包括在半导体基底上设置的有源区106以及在有源区106形成的导通孔107，每个导通孔107通过金属108或者掺杂导电的有源区106与相邻的导通孔107构成电连接。也即，该电性测试结构通过链状(Chain)的结构将有源区106、导通孔107、金属108串联了起来，可用以监控导通孔107的电性能和生产过程中的制程变化。此处的导通孔与本说明书中的接触孔结构相似，功能也相似，仅为了区分而采用了不同的名词。

随着半导体器件集成度的不断增大，接触孔的形成空间会因为电子元件的高密度设置而被压缩(例如在多个栅极结构之间形成共用的源漏区时，连接该共用的源漏区的接触孔在多个栅极结构之间形成)，即接触孔需要在密集区中形成。由于图2所示的电性测试结构中的导通孔107并不是密集区中的接触孔，若是利用该电性测试结构来模拟密集区中的接触孔，将无法敏感有效地检测出密集区中的接触孔的电性能异常，也不容易发现生产过程中的制程变化。

为了检测在较为狭窄的区域形成的接触孔(例如密集区中的接触孔)的电性能以及监控生产过程中的制程变化，本发明提出一种电性测试结构，以下通过实施例进行说明。

图3为本发明一实施例的电性测试结构的平面示意图。如图3所示，所述电性测试结构包括设置在半导体基底(图中未示出)上的多个密集区(如图3中虚线圈范围)、连接相邻两个密集区的离子掺杂区206、第一接触孔203、第二接触孔204和导电结构205。其中，每个所述密集区具有在所述半导体基底上形成的多个半导体结构和位于所述多个半导体结构之间的第一接触孔203；每个所述离子掺杂区206内形成有第二接触孔204，所述第一接触孔203和所述第二接触孔204均填充有导电材料，所述第二接触孔204与所述两个密集区中的一个较近(图3中每个离子掺杂区206的第二接触孔204与位于其右边的密集区较近)而另一个较远(图3中每个离子掺杂区206的第二接触孔204与位于其左边的密集区较远)。

所述电性测试结构中，以所述第二接触孔204与相对较远的密集区内的第一接触孔203之间的所述离子掺杂区206作为第一串联电阻；所述导电结构205横跨在所述半导体结构上，所述第二接触孔204与相对较近的密集区内的第一接触孔203通过所述导电结构205电连接，以所述导电结构205作为第二串联电阻；并且，通过串接所述第一串联电阻、所述第二接触孔204、所述第二串联电阻、所述第一接触孔203而形成连通所述多个密集区的串联电路。

本实施例中，将设置有较密集的半导体结构且在半导体结构之间需要设置接触孔的区域称为密集区。所述电性测试结构可以用于模拟测试图像传感器中形成在密集区中的接触孔的电性能。另一实施例中，所述电性测试结构还可以用于逻辑处理芯片等其他芯片的电性测试中，以模拟测试芯片中在狭窄区域(例如密集区)中形成的接触孔的电性能。

如图3所示，由于所述第一串联电阻、所述第二接触孔204、所述第二串联电阻、所述第一接触孔203串联形成串联电路，当其中一个接触孔(包括第一接触孔203和第二接触孔204)出现电性能异常时，整个所述串联电路的总电阻将发生明显变化，从而通过测量所述电性测试结构的总电阻可以监控接触孔的电性能。

如图3所示，作为示例，所述电性测试结构还可以包括多个图像传感器像素207，所述图像传感器像素207设置在半导体基底上，相邻的两个所述图像传感器像素207可以各设置有一个迁移晶体管201并且共用一复位晶体管202，其中，相邻的两个所述图像传感器像素207的迁移晶体管201和复位晶体管202设置在同一所述密集区(如图3中虚线圈范围)。或者说，相邻的两个所述图像传感器像素207可以各对应一个迁移晶体管201并且共用一复位晶体管202，在所述图像传感器像素内设置所述迁移晶体管201的源极区。

通常图像传感器中的迁移晶体管和复位晶体管的上层会设置有逻辑电路，所述逻辑电路用于控制下层的各个晶体管，本实施例中，所述导电结构205可以在制作逻辑电路导线的过程中同时制作。

所述迁移晶体管201和所述复位晶体管202均可以具有栅极结构，本实施例的电性测试结构中，位于第一接触孔203周围的所述半导体结构包括所述栅极结构。如图3所示，本实施例中，每个密集区均可以具有在半导体基底上形成的三个半导体结构，且同一所述密集区的三个半导体结构可以分别包括两个所述迁移晶体管201或所述复位晶体管202的栅极结构。

所述相邻的两个图像传感器像素207的迁移晶体管201的漏极区可以共用，因而该漏极区位于两个迁移晶体管201的栅极结构之间。另外，所述迁移晶体管201的漏极区还可以作为所述复位晶体管202的源极区，为了实现共用的区域，复位晶体管202和两个迁移晶体管201的距离较近，栅极结构可以按照如图3所示的三角形排布，复位晶体管202和两个迁移晶体管201的栅极结构围设出一共用区域。在该共用区域的半导体基底进行离子重掺杂，作为两个迁移晶体管201的漏区以及复位晶体管202的源区。所述第一接触孔203可以用于连接所述复位晶体管202的源极区，目的是将两个迁移晶体管201的漏区以及复位晶体管202的源区的电性引出。如图3所示，对比同一密集区，第一接触孔203位于两个迁移晶体管201的栅极结构和复位晶体管202的栅极结构围成的区域中，且由于所述栅极结构的高密度设置，使得所述第一接触孔203的形成空间较为狭窄。

继续参考图3，所述第二接触孔204可以用于连接所述复位晶体管202的源极区。本实施例中，半导体基底上的多个密集区可以呈矩阵排布，所述第二接触孔204可以位于相邻的两个密集区之间，且所述第二接触孔204与所述相邻的两个密集区中的一个较近而另一个较远。

利用所述电性测试结构，通过在所述串联电路的两端施加设定工作电压并测量电流，能够获得所述串联电路的总电阻。作为示例，所述设定工作电压的范围为1.8V至10V；可以通过所述串联电路的一端施加所述设定工作电压，并将所述串联电路的另一端接地。所述总电阻可看作为全部第一串联电阻、所述第二串联电阻、第一接触孔、第二接触孔的电阻之和。由于制程的变化可能引起第一接触孔或第二接触孔接触性能的变化，第一接触孔或第二接触孔与要连接的导电结构和离子掺杂区之间可能形成有较大的不可忽略的接触电阻，该接触电阻的变化反映了制程的变化。故而，上述串联电路的总电阻中，第一接触孔或第二接触孔的电阻指的是孔内导电材料的电阻和孔内导电材料与相应接触孔要连接的导电结构和离子掺杂区之间的接触电阻的加和。

在得到上述串联电路的总电阻后，利用所述总电阻减去全部所述第一串联电阻和所述第二串联电阻，即能够得到全部所述第一接触孔和所述第二接触孔的电阻之和。

所述第一串联电阻的阻值可以通过测量所述半导体基底在所述离子掺杂区206的方块电阻计算获得。所述方块电阻可以通过本领域公知的方块电阻测量方法获得。为了突显第一接触孔和第二接触孔的电性变化，本实施例中，可以降低所述半导体基底在所述离子掺杂区206的方块电阻。具体的，所述离子掺杂区206可以通过对所述半导体基底进行重掺杂得到，即所述离子掺杂区206可以为重掺杂区，所述重掺杂区中的掺杂物和半导体原子的浓度比可以约是千分之一。所述掺杂区206可以为N型重掺杂区。另一实施例中，所述掺杂区也可以为P型重掺杂区。本发明不限于此，在另外的实施例中，所述离子掺杂区206也可通过轻掺杂获得。

所述导电结构205的材料可以采用本领域常用的金属材料(例如铝、银、铜、或者铝铜合金等)，所述导电结构205可以是单层或者叠层结构。由于金属的电阻较小，在计算全部所述第一接触孔203和所述第二接触孔204的电阻之和时，可以设定所述第二串联电阻的阻值为0，在获得第一串联电阻之后，通过串联电阻的总电阻减去已知的全部第一串联电阻和第二串联电阻(第一串联电阻和第二串联电阻的数量根据串联电路的实际连接情况得到)，得到的值为全部所述第一接触孔和所述第二接触孔的电阻之和。

本实施例中，所述第一接触孔203和第二接触孔204填充的材料为可以金属。此外，由于第二接触孔204位于密集区外，因制程变化而导致电性能变化的概率比第一接触孔203小，为了降低分析复杂程度，可以设定所述第二接触孔204的电阻为0，则上述计算得到的全部所述第一接触孔和所述第二接触孔的电阻之和可近似看作全部所述第一接触孔的电阻，全部所述第一接触孔的电阻除以所述串联电路中第一接触孔203的数量，能够得到单个所述第一接触孔203的平均阻值。根据所述第一接触孔203的平均阻值，可以评估所述第一接触孔203的电性能。

具体的，可以设定所述第一接触孔203的阻值在设定范围内时，判断第一接触孔203的电性能合格；而当所述第一接触孔203的阻值超出所述设定范围时，判断所述第一接触孔203的电性能不合格。本实施例通过电阻来表征第一接触孔203电性能，在其它实施例中，也可以通过测量第一接触孔上的分电压或者测量流经第一接触孔的电流来判断。

通过对第一接触孔203电性能的判断，可以及时获得制程的变化对第一接触孔203电性能的影响，而且，在生产过程中，通过监控第一接触孔203的电性能，也可以从侧面判断相关制程是否正常。在判断所述第一接触孔203的电性能不合格时，若判断生产过程(例如迁移晶体管201和复位晶体管202的栅极结构以及接触孔的生产过程)中可能存在制程变化，则可以通过失效分析等手段对电性测试结构尤其是第一接触孔203进行失效分析，以找出所述第一接触孔203电性能发生变化的原因，有助于提高工艺的稳定性和半导体器件的制造良率。本实施例中，由于第一接触孔203位于所述迁移晶体管201和所述复位晶体管202的栅极结构之间，所述迁移晶体管201和所述复位晶体管202的栅极结构的工艺稳定性也会影响所述第一接触孔203的电性能稳定性，因此，利用所述电性能测试结构不仅可以监控接触孔工艺的稳定性，还可以同时监控栅极结构制作工艺的稳定性。

实验表明，当所述第一接触孔203的侧壁到复位晶体管202的栅极结构的距离增加10nm时，所述电性测试结构的总电阻即会产生较为明显的变化，因此，所述电性测试结构的检测灵敏度高。

本实施例的电性测试结构具有设置在半导体基底上的多个密集区，密集区之间设有离子掺杂区206，在密集区内，第一接触孔203设置在多个半导体结构之间(例如在同一密集区的迁移晶体管201和复位晶体管202的栅极结构之间)，每个所述离子掺杂区206内形成有第二接触孔204，第一接触孔203通过横跨在所述半导体结构上的导电结构205与临近的第二接触孔204电连接，并且与相对较远的另一第二接触孔204通过离子掺杂区206连接，所形成的串联电路将多个密集区的第一接触孔203串连起来，通过测量所述串联电路的总电阻并进一步计算所述第一接触孔203和所述第二接触孔204的阻值，便于检测第一接触孔203和第二接触孔204的电性能情况，所述电性能情况是接触孔相关制程工艺的反映，因而所述电性测试结构还可用于监控生产过程中的制程变化，有助于提高生产工艺的稳定性和半导体器件的制造良率。

此外，所述电性测试结构的每个密集区具有多个半导体结构和位于所述多个半导体结构之间的第一接触孔203，由于所述多个半导体结构的高密度设置，使得第一接触孔203的形成区域变得较为狭窄，因而所述电性测试结构可以模拟接触孔的形成区域较为狭窄的情形；而且，随着半导体器件集成度的不断增大，接触孔在狭窄区域中形成的概率也越来越大，与图2所示的电性测试结构相比，本实施例的电性测试结构(即图3所示的电性测试结构)更接近实际情况，利用所述电性测试结构可以更为精确的模拟测试实际的接触孔，有助于提高发现半导体器件(尤其是接触孔)生产过程中的制程变化的灵敏度。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种电性测试结构，其特征在于，包括：

其中，通过串接所述第一串联电阻、所述第二接触孔、所述第二串联电阻、所述第一接触孔而形成连通所述多个密集区的串联电路；所述半导体基底上设置有多个图像传感器像素，相邻的两个所述图像传感器像素各设置有一个迁移晶体管并且共用一复位晶体管，且相邻的两个所述图像传感器像素的迁移晶体管和复位晶体管设置在同一所述密集区，所述迁移晶体管和所述复位晶体管均具有栅极结构，所述半导体结构包括所述栅极结构，所述第一接触孔位于所述复位晶体管的栅极结构和两个所述迁移晶体管的栅极结构围设出的共用区域中。

2.如权利要求1所述的电性测试结构，其特征在于，所述相邻的两个图像传感器像素的迁移晶体管的漏极区共用，且所述迁移晶体管的漏极区还作为所述复位晶体管的源极区，所述第一接触孔用于连接所述复位晶体管的源极区。

3.如权利要求2所述的电性测试结构，其特征在于，所述第二接触孔用于连接所述复位晶体管的漏极区。

4.如权利要求1所述的电性测试结构，其特征在于，利用所述电性测试结构，通过在所述串联电路的两端施加设定工作电压并测量电流，能够获得所述串联电路的总电阻；并且，利用所述总电阻减去全部所述第一串联电阻和所述第二串联电阻，能够得到全部所述第一接触孔和所述第二接触孔的电阻之和。

5.如权利要求4所述的电性测试结构，其特征在于，所述第一串联电阻的阻值通过测量所述半导体基底在所述离子掺杂区的方块电阻获得。

6.如权利要求5所述的电性测试结构，其特征在于，所述导电结构的材料为金属；在计算全部所述第一接触孔和所述第二接触孔的电阻之和时，设定所述第二串联电阻的阻值为0。

7.如权利要求6所述的电性测试结构，其特征在于，所述第一接触孔和所述第二接触孔填充的材料为金属；设定所述第二接触孔的电阻为0，则利用所述电性测试结构得到的总电阻和所述串联电路中第一接触孔的数量，能够得到单个所述第一接触孔的阻值。

8.如权利要求4所述的电性测试结构，其特征在于，所述设定工作电压的范围为1.8V至10V。