KR20030026208A - 반도체장치의 검사방법 - Google Patents

반도체장치의 검사방법 Download PDF

Info

Publication number
KR20030026208A
KR20030026208A KR1020020034554A KR20020034554A KR20030026208A KR 20030026208 A KR20030026208 A KR 20030026208A KR 1020020034554 A KR1020020034554 A KR 1020020034554A KR 20020034554 A KR20020034554 A KR 20020034554A KR 20030026208 A KR20030026208 A KR 20030026208A
Authority
KR
South Korea
Prior art keywords
inspection
cantilever
contact plug
contact plugs
contact
Prior art date
Application number
KR1020020034554A
Other languages
English (en)
Inventor
마에다히토시
오오타후미히토
이마이유카리
쓰쓰이토시카즈
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030026208A publication Critical patent/KR20030026208A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G01R31/69Testing of releasable connections, e.g. of terminals mounted on a printed circuit board of terminals at the end of a cable or a wire harness; of plugs; of sockets, e.g. wall sockets or power sockets in appliances
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/30Scanning potential microscopy
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38Probes, their manufacture, or their related instrumentation, e.g. holders
    • G01Q60/40Conductive probes

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

인라인 검사에 있어서 전기적인 문제가 되는 개소를 검출하는 것이 가능한 반도체장치의 검사방법을 제공한다. 반도체 기판(4)의 이면 또는 외주부에 가변직류 전원(2)의 양극을 접속하고, 가변직류 전원(2)의 음극은 도전성의 캔틸레버(3)에 접속하며, 캔틸레버(3)와 반도체 기판(4) 사이에 소정의 순바이어스 전압(예를 들면 1.0V)을 가하면서, 검사대상이 되는 콘택플러그(9) 상에 캔틸레버(3)를 접촉시킨 상태로 스캔한다. 이때에 캔틸레버(3)를 통해 흐르는 전류를 전류계(1)로 모니터함으로써, 각 콘택플러그의 전류특성을 알 수 있어, 단순한 형상관찰로서는 검출할 수 없는 도통 불량을 검출한다.

Description

반도체장치의 검사방법{SEMICONDUCTOR DEVICE INSPECTING METHOD}
본 발명은, 반도체장치의 검사방법에 관한 것으로, 특히 인라인 검사에 사용가능한 검사방법에 관한 것이다.
최근의 반도체장치에 있어서는, 미세화가 진행됨에 따라, 콘택부의 직경이나, 불순물층의 접합깊이, 게이트 산화막의 막두께 등이 축소되어, 콘택부의 개구 불량이나 PN 접합부에서의 전류 리이크, 게이트 산화막의 불량에 기인하는 전류 리이크 등의 문제점이 문제가 되고 있다. 반도체장치를 안정적으로 생산하는 데에 있어서, 이러한 문제점이 되는 개소를 조기에 발견하여, 대책을 제조공정으로 피드백할 필요가 있다.
따라서, 제조라인 중에 행하는 인라인 검사 또는, 완성된 제품에 대해 해석을 행하는 오프라인 해석으로 문제가 되는 개소를 검출하여, 원인을 규명하는 것은 중요하지만, 현재의 인라인 검사에서는 전기적인 문제점을 직접 검출하는 것은 불가능하며, 전기적인 불량의 검출은 프로세스 완료후의 오프라인 해석으로 행하고 있기 때문에, 문제가 되는 개소의 발견에 시간을 필요로 한다.
본 발명은 상기한 것과 같은 문제점을 해소하기 위해 주어진 것으로, 인라인 검사에 있어서 전기적인 문제가 되는 개소를 검출하는 것이 가능한 반도체장치의 검사방법을 제공하는 것을 목적으로 한다.
도 1은 컨덕팅 AFM을 사용하여 콘택부의 도통특성을 측정하는 경우의 개략 구성을 도시한 도면이다.
도 2는 콘택플러그의 도통특성을 도시한 도면이다.
도 3은 컨덕팅 AFM을 사용하여 콘택부의 리이크 특성을 측정하는 경우의 개략 구성을 도시한 도면이다.
도 4는 콘택플러그의 리이크 특성을 도시한 도면이다.
도 5는 실제의 반도체장치에 포함되는 접합구조의 일례를 도시한 도면이다.
도 6은 본 발명에 관한 반도체장치의 검사방법을 실현하는 구성을 도시한 도면이다.
도 7은 본 발명에 관한 반도체장치의 검사방법을 설명하는 플로우챠트이다.
도 8은 본 발명에 관한 반도체장치의 검사방법을 설명하는 플로우챠트이다.
도 9는 본 발명에 관한 반도체장치의 검사방법을 실행하는 컴퓨터 시스템의 외관도이다.
도 10은 본 발명에 관한 반도체장치의 검사방법을 실행하는 컴퓨터 시스템의 구성을 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
3: 캔틸레버9: 콘택플러그
본 발명의 일면에 관한 반도체장치의 검사방법은, 반도체 기판의 주표면 표면 내에 배치된 반도체 영역과, 상기 반도체 기판의 상기 주표면 상에 배치된 층간절연막을 관통하여 상기 반도체 영역에 접촉하는 복수의 콘택플러그를 갖는 반도체장치의 검사방법에 있어서, 상기 복수의 콘택플러그의 일단이 상기 층간절연막의 표면에 노출된 상태의 제조공정 중의 상기 반도체장치를, 컨덕팅 원자간력 현미경(conducting atomic force microscope)의 검사 스테이지에 놓은 후, 상기 컨덕팅 원자간력 현미경의 캔틸레버와 상기 반도체 기판 사이에 바이어스 전압을 인가하고, 상기 캔틸레버를 상기 복수의 콘택플러그 중 선택된 1개의 콘택플러그에 접촉시킨 상태로 스캔하여, 상기 캔틸레버에 흐르는 전류를 검출하는 스텝 (a)와, 상기 복수의 콘택플러그에 대해 상기 스텝 (a)를 실시한 후, 검출된 전류값을 소정의 임계값과 비교하여, 상기 반도체장치의 전기적 특성을 판정하는 스텝 (b)를 구비하고 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (a)가, 상기 반도체 영역이 다른 반도체 영역과 접합구조를 구성하는 경우에는, 상기 접합구조에 대해 순방향이 되도록 상기 바이어스 전압을 인가하는 스텝을 포함하고, 상기 스텝 (b)는, 상기 복수의 콘택플러그의 도통의 양호·불량을 판정하는 스텝을 포함하며, 검출된 상기 전류값이, 상기 소정의 임계값 이상이면, 도통 양호로 판정한다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (a)가, 상기 반도체 영역이 다른 반도체 영역과 접합구조를 구성하는 경우에는, 상기 접합구조에 대해 역방향이 되도록 상기 바이어스 전압을 인가하는 스텝을 포함하고, 상기 스텝 (b)는, 상기 반도체 기판 내의 PN 접합부에서의 전류 리이크의 유무를 판정하는 스텝을 포함하며, 검출된 상기 전류값의 절대값이, 상기 소정의 임계값 미만이면, 상기 PN 접합에서의 전류 리이크 없음으로 판정한다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (a)에 앞서서, 상기 복수의 콘택플러그의 레이아웃 정보 및 불순물 주입을 위한 주입 마스크의 레이아웃 정보에 근거하여, 상기 반도체 기판 내의 접합구조를 조사하는 스텝을 더 구비하고, 상기 스텝 (a)는, 상기 조사결과에 근거하여, 상기 바이어스 전압의 극성 및 전압값을 설정하는 동시에, 설정된 상기 전압조건 하에서, 상기 캔틸레버에서의 상기 전류의 검출이 의미가 있는지에 관해 판정하는 스텝을 포함하고, 의미가 있는 경우에는, 설정된 상기 전압조건 하에서의 전류검출을 실행한다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (a)가, 상기 조사결과에 근거하여, 동종의 접합구조에 접속되는 플러그는 동종의 플러그로서 상기 복수의 콘택플러그를 분류하고, 이 분류에 근거하여 상기 전압조건을 설정하는 스텝을 포함한다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (a)가, 상기 복수의 콘택플러그의 도통의 양호·불량의 검사, 및 상기 반도체 기판 내의 PN 접합부에서의 전류 리이크의 유무의 검사의 어느 것을 행하는가로, 상기 바이어스 전압의 극성을 바꾸는 스텝을 포함한다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (a)가, 상기 캔틸레버에 흐르는 상기 전류의 검출에 앞서서, 상기 복수의 콘택플러그의 레이아웃 정보에 근거하여, 상기 검사 스테이지를 이동하여, 상기 선택된 콘택플러그를 상기 캔틸레버의 하부에 배치하는 스텝과, 상기 컨덕팅 원자간력 현미경의 상기 캔틸레버를 스캔하여, 상기 선택된 콘택플러그의 단면 부분의 AFM 화상을 취득하는 스텝과, 상기 AFM 화상에 근거하여 상기 캔틸레버의 위치 어긋남을 보정하는 스텝을 포함한다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (b)가, 상기 복수의 콘택플러그의 각각으로부터 검출된 상기 전류값에 근거하여, 상기 소정의 임계값을 결정하는 스텝을 포함한다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법은, 상기 스텝 (b)가, 상기 복수의 콘택플러그의 각각으로부터 검출된 상기 전류값을 히스토그램처리하는 스텝을 포함한다.
(발명의 실시예)
본 발명에 관한 반도체장치의 검사방법에 있어서는, 컨덕팅 AFM을 사용한다. 컨덕팅 AFM은, AFM(원자간력 현미경: Atomic Force Microscope)의 일종으로, 표면 형상 뿐만 아니라, 도전성의 캔틸레버를 샘플에 접촉시키고, 캔틸레버와 샘플 사이에 흐르는 전류의 측정을 행하여, 나노미터 레벨의 영역의 전기적 특성을 측정할 수 있는 장치이다. 그리고, 컨덕팅 AFM을 제조공정 중의 반도체장치의 전기적 특성의 검사에 사용하는 것으로, 인라인 검사로 전기적인 문제점을 검출가능하게 하며, 또한 종래의 고장진단기술에서는 필요하였던 측정용의 배선이나 전극의 배치를 불필요하게 하여 간편한 검사를 실현하는 것이다.
<A. 전기적 특성의 측정의 개념>
<A-1. 콘택부의 도통특성의 측정(도통 검사)>
도 1에, 컨덕팅 AFM을 사용하여 콘택부의 도통특성을 측정하는 경우의 개략 구성을 나타낸다.
도 1에 있어서는, P형의 반도체 기판(4)의 주표면 표면 내에 P형 웰영역(5)이 배치되고, P형 웰영역(5)의 표면 내에는 소자분리 절연막(6)이 선택적으로 배치되어 복수의 활성영역을 규정하고 있다. 그리고, 해당 복수의 활성영역의 표면 내에는 각각 N형 불순물 영역(7)이 배치되고, P형 웰영역(5)과 N형 불순물 영역(7)으로 PN 접합을 구성하고 있다.
또한, 반도체 기판(4)의 주표면 위는 층간절연막(8)에 의해 덮이고, 층간절연막(8)을 관통하여 복수의 N형 불순물 영역(7)에 각각 이르는 복수의 콘택플러그(9)가 배치되어 있다. 단, 복수의 콘택플러그(9) 중에는 불완전하게 형성된 것도 포함되고 있고, 그것들을 구별하기 위해 복수의 콘택플러그(9)의 각각 부호를 붙이고 있다.
즉, 도 1을 향해 좌측 단부로부터 순차적으로, 콘택플러그 90, 91, 92, 93 및 94로 하고, 콘택플러그 90 및 92는 정상적인 플러그, 콘택플러그 91은 N형 불순물 영역(7)에 이르지 않는 플러그, 콘택플러그 93은 선단부가 가늘게 되어 N형 불순물 영역(7)과의 접촉이 불충분한 플러그, 콘택플러그 94는 기판/콘택 계면에 절연막 ZL이 존재하여 N형 불순물 영역(7)과의 접촉이 불충분한 플러그이다.
이들 콘택플러그 90∼94에 있어서는, 층간절연막(8)의 상부에서 본 경우의 평면에서 볼 때의 형상은 모두 정상으로, 주사전자현미경(SEM) 등에 의한 개구형상의 관찰검사에서는 도통불량을 발견하는 것은 곤란하다.
따라서, 콘택플러그(9)의 도통특성을 측정하기 위해서는, 반도체 기판(4)을 컨덕팅 AFM의 검사 스테이지 상에 놓고, 도 1에 나타낸 바와 같이 반도체 기판(4)의 이면 또는 외주부에 가변직류 전원(2)의 양극을 접속하며, 가변직류 전원(2)의 음극은 도전성의 캔틸레버(3)에 접속하고, 캔틸레버(3)와 반도체 기판(4) 사이에 소정의 순바이어스 전압(예를 들면 1.0V)을 가하면서, 검사대상이 되는 콘택플러그(9) 상에 캔틸레버(3)를 접촉시킨 상태로 스캔한다.
이때에 캔틸레버(3)를 통해 흐르는 전류를 전류계(1)로 모니터함으로써, 각 콘택플러그의 전류특성을 알 수 있게 되어, 단순한 형상관찰로서는 검출할 수 없는 도통불량을 검출할 수 있다.
이때, 이 검사방법을 유효한 것으로 하기 위해서는, 캔틸레버(3)의 선단부의직경이 콘택플러그(9)의 직경보다 작은 것이 조건이다. 이때, 현재의 반도체장치에서는 콘택플러그(9)의 직경은 100 nm 정도이고, 캔틸레버(3)의 선단부의 직경은 수십 nm 이하이기 때문에 문제는 없다.
도 2에, 도 1에 나타낸 방법으로 측정한 콘택플러그(9)의 도통특성을 나타낸다. 도 2에 있어서, 횡축에는 캔틸레버(3)의 변위위치(임의 단위)를 나타내고, 종축에 전류계(1)로 측정한 전류값(임의 단위)을 나타내고 있다.
도 2에 있어서, 펄스 형태의 프로파일 P90∼P94가 도시되어 있지만, 각각은 콘택플러그 90∼94 위를 캔틸레버(3)가 이동하였을 때의 전류 프로파일에 대응하고 있다. 즉, 프로파일 P90 및 P92는 정상적인 콘택플러그 90 및 92의 도통 프로파일을 나타내고 있고, P형 웰영역(5)과 N형 불순물 영역(7)으로 구성되는 PN 접합에 콘택플러그 90 및 92를 통해 순바이어스 전압이 가해지고 있기 때문에, 캔틸레버(3)가 콘택플러그 90 및 92에 접촉하고 있는 부분에서, 각각 큰 전류가 흐르고 있는 상태를 나타내고 있다.
프로파일 P91은, 개구가 불완전하고 N형 불순물 영역(7)에 미치지 않는 콘택플러그 91의 도통특성을 나타내고 있다. 이때, 콘택플러그 91이 N형 불순물 영역(7)에 미치고 있지 않기 때문에 전류가 흐르지 않아, 펄스 형태의 프로파일은 얻어지지 않지만, 편의적으로, 개구가 완전한 경우의 프로파일을 상정하여 점선으로 나타내고, 그것을 프로파일 P91로 하고 있다.
프로파일 P93 및 P94는, N형 불순물 영역(7)과의 접촉이 불충분한 콘택플러그 93 및 94의 도통특성을 나타내고 있고, P형 웰영역(5)과 N형 불순물 영역(7)으로 구성되는 PN 접합에 콘택플러그 93 및 94을 통해, 불충분하면서도 순바이어스 전압이 가해지고 있기 때문에, 캔틸레버(3)가 콘택플러그 93 및 94에 접촉하고 있는 부분에서 전류는 흐르지만, 바이어스 전압이 불충분하기 때문에, 그것의 전류값은 프로파일 P90 및 P92에 비해 작다.
여기서, 콘택플러그 90∼94의 도통특성의 양호, 불량의 판정수법으로서는, 소정의 임계값 전류를 설정하고, 각 프로파일의 전류가 임계값 전류를 초과하는지 아닌지로 판정하면 된다. 즉, 도 2에 나타낸 바와 같이, 개구가 불완전한 콘택플러그 91은 원래부터, N형 불순물 영역(7)과의 접촉이 불충분한 콘택플러그 93 및 94에서 얻어지는 전류보다도 큰 전류값을 임계값 전류 Th1로 하는 것으로, 도통불량의 콘택플러그를 판별할 수 있다.
<A-2. PN 접합부의 리이크 특성의 측정(리이크 검사)>
컨덕팅 AFM을 사용하여 측정가능한 전기적 특성으로서는, 전술한 도통특성 이외에 PN 접합부의 리이크 특성을 들 수 있다.
도 3에, 컨덕팅 AFM을 사용하여 콘택부의 리이크 특성을 측정하는 경우의 개략 구성을 나타낸다. 이때, 도 3에 있어서 도 1과 동일한 구성에 관해서는 동일한 부호를 붙여, 중복하는 설명은 생략한다.
이때, 복수의 콘택플러그(9) 중에는 PN 접합부분에 접합불량을 갖는 N형 불순물 영역(7)에 접속되는 것도 포함되고 있어, 그것들을 구별하기 위해 복수의 콘택플러그(9)의 각각에 부호를 붙이고 있다.
즉, 도 3을 양해 좌측 단부에서 순차적으로, 콘택플러그 95, 96, 97, 98 및 99로 하고, 콘택플러그 95, 96, 98 및 99는, 정상적인 PN 접합을 갖는 N형 불순물 영역(7)에 접속되는 플러그이고, 콘택플러그 97는 PN 접합부분에 접합불량을 갖는 N형 불순물 영역(7)에 접속되는 플러그이다.
이들 콘택플러그 95∼99에 있어서는, 층간절연막(8)의 상부에서 본 경우의 평면에서 본 형상은 모두 정상으로, SEM 등에 의한 개구형상의 관찰검사에서는 접합불량을 발견하는 것은 곤란하다.
따라서, 콘택플러그(9)의 리이크 특성을 측정하기 위해서는, 반도체 기판(4)을 컨덕팅 AFM의 검사 스테이지 상에 놓고, 도 3에 나타낸 바와 같이 반도체 기판(4)의 이면 또는 외주부에 가변직류 전원(2)의 음극을 접속하고, 가변직류 전원(2)의 양극은 도전성의 캔틸레버(3)에 접속하며, 캔틸레버(3)와 반도체 기판(4) 사이에 소정의 역 바이어스 전압(예를 들면 1.0V)을 가하면서, 검사대상이 되는 콘택플러그(9) 상에 캔틸레버(3)를 접촉시킨 상태로 스캔한다.
이때에 캔틸레버(3)를 통하여 흐르는 전류를 전류계(1)로 모니터함으로써, 각 콘택플러그가 접속되는 N형 불순물 영역(7)의 리이크 특성을 알 수 있어, 단순한 형상관찰로서는 검출할 수 없는 리이크 불량을 검출할 수 있다.
도 4에, 도 3에 나타낸 방법으로 측정한 콘택플러그(9)의 리이크 특성을 나타낸다. 도 4에 있어서, 횡축에는 캔틸레버(3)의 변위위치(임의 단위)를 나타내고, 종축에 전류계(1)로 측정한 전류값(임의 단위)을 나타내고 있다.
도 4에 있어서, 펄스 형태의 프로파일 P95∼P99가 표시되어 있지만, 각각은콘택플러그 95∼99 위를 캔틸레버(3)가 이동할 때의 전류 프로파일에 대응하고 있다. 즉, 프로파일 P95, P96, P98 및 P99는, 정상적인 PN 접합을 갖는 N형 불순물 영역(7)에 접속되는 콘택플러그 95, 96, 98 및 99 위를 스캔하여 얻어지는 리이크 전류 프로파일을 나타내며, P형 웰영역(5)과 N형 불순물 영역(7)으로 구성되는 정상적인 PN 접합에 역 바이어스 전압이 가해지더라도 전류는 거의 흐르지 않아, 도시된 것과 같이 프로파일 P95, P96, P98 및 P99의 전류값은 0에 가깝다. 이때, 현실적으로는, 펄스 형태의 프로파일이 되는 정도의 전류도 흐르지 않은 경우도 있지만, 도 4에 있어서는 편의적으로 펄스 형태의 프로파일로서 나타내고 있다.
한편, 프로파일 P97은, PN 접합부분에 접합불량을 갖는 N형 불순물 영역(7)에 접속되는 콘택플러그(97) 위를 스캔하여 얻어지는 리이크 전류 프로파일을 나타내고 있으며, 접합불량을 갖는 PN 접합에 역 바이어스 전압이 가해지는 것으로, 원래는 흐르지 않을 것인 큰 리이크 전류가 흐르고 있는 상태를 나타내고 있다.
여기서, 콘택플러그 95∼99의 리이크 특성의 양호, 불량의 판정수법으로서는, 소정의 임계값 전류를 설정하고, 각 프로파일의 전류가 임계값 전류를 초과하는지 아닌지로 판정하면 된다. 즉, 도 4에 나타낸 바와 같이, 정상적인 PN 접합을 갖는 N형 불순물 영역(7)에 접속되는 콘택플러그 95, 96, 98 및 99로 얻어지는 리이크 전류보다도 큰 전류값을 임계값 전류 Th2로 하는 것으로, PN 접합부분에 접합불량을 갖는 N형 불순물 영역(7)에 접속되는 콘택플러그를 판별할 수 있다.
<B. 전기적 특성의 측정의 실제>
실제의 반도체장치에 있어서는, 복수의 콘택플러그나, 복수 종류의 접합구조(PN 접합의 조합에 의해 구성되어, PN 구조, PNP 구조, NPN 구조 등 복수가 있다)가 존재하기 때문에, 전술한 전기적 특성(도통특성, 리이크 특성) 중에서, 어떤 특성을 측정하는가에 관해서, 콘택플러그를 선별하여 행하는 것이 바람직하다. 이하, 실제의 반도체장치의 검사에 본 발명에 관한 검사방법을 적용하는 경우의 장치 구성 및 동작 플로우에 대해 도 5∼도 8을 사용하여 설명한다. 이때, 도 5에 있어서 도 1과 동일한 구성에 관해서는 동일한 부호를 붙여, 중복하는 설명은 생략한다.
우선, 실제의 반도체장치에 포함되는 접합구조의 일례를, 도 5에 모식적으로 나타낸다.
도 5에 있어서는, P형의 반도체 기판(4)의 주표면 표면 내에 P형 웰영역(11) 및 N형 웰영역(12)이 인접하여 배치되고, P형 웰영역(11)과 N형 웰영역(12)에 걸치도록 소자분리 절연막(13)이 배치되며, 또한, P형 웰영역(11) 및 N형 웰영역(12)의 표면 내에는 소자분리 절연막(14)이 선택적으로 배치되어 복수의 활성영역을 규정하고 있다. 그리고, P형 웰영역(11)에 설치된 활성영역의 표면 내에는, 소스·드레인 영역으로서 P형 불순물 영역(15) 및 N형 불순물 영역(16)이 배치되고, N형 웰영역(12)에 설치된 활성영역의 표면 내에는, 소스·드레인 영역으로서 P형 불순물 영역(17) 및 N형 불순물 영역(18)이 배치되어 있다.
또한, 반도체 기판(4)의 주표면 위는 층간절연막(8)에 의해 덮어지고, 층간절연막(8)을 관통하여 각 불순물영역에 각각 이르는 복수의 콘택플러그(19)가 배치되어 있다.
여기서, 복수의 콘택플러그(19) 중에서, P형 불순물 영역 15에 이르는 플러그를 콘택플러그 191로 하고, N형 불순물 영역 16에 이르는 플러그를 콘택플러그 192로 하며, P형 불순물 영역 17에 이르는 플러그를 콘택플러그 193으로 하고, N형 불순물 영역 18에 이르는 플러그를 콘택플러그 194로 한다.
이때, 도 5에 있어서는, 반도체 기판(4)의 이면 또는 외주부에 가변직류 전원(2)의 음극이 접속되고, 가변직류 전원(2)의 양극은 도전성의 캔틸레버(3)에 접속된 구성을 나타내지만, 가변직류 전원(2)의 극성은 임의로 변경할 수 있는 것으로 하고, 전류계도 음전류, 양전류 모두 측정가능한 측정 레인지를 갖는 것으로 한다.
<B-1. 장치 구성>
다음에, 도 6에 나타낸 블록도를 사용하여 콘택플러그의 전기적 특성을 측정하기 위한 검사장치(100)의 구성에 관해 설명한다.
도 6에 나타낸 바와 같이, 검사장치(100)는, 콘택플러그의 레이아웃 정보 등을 기억하는 정보기억부(21), 정보처리부(22), 검사장치(100)를 외부에서 조작하는 외부조작부(23), 검사장치(100)의 전체 구성의 동작을 제어하는 제어부(24), 컨덕팅 AFM의 검사 스테이지 및 캔틸레버를 구동하는 스테이지 및 캔틸레버 구동제어부(25), 캔틸레버에 흐르는 전류를 측정 데이터로서 취득하는 데이터 취득부(26), 데이터 취득부(26)에서 얻어진 측정 데이터 등을 처리하는 데이터처리부(27), 검사결과 등을 표시하는 표시부(28) 및 바이어스 전압을 발생하는 전압발생부(29)를 구비하고 있다.
<B-2. 장치 동작>
이하, 검사장치(100)의 동작을 나타내는 플로우챠트인 도 7 및 도 8을 사용하여, 반도체장치의 검사순서를 설명하는 동시에, 도 6을 참조하면서 각 구성의 기능 및 동작을 설명한다. 이때, 도 7 및 도 8에 있어서, 기호 ①을 부착한 부분은, 서로 접속되어 있는 것을 의미한다.
우선, 검사대상이 되는 제조공정 중의 반도체 기판을, 컨덕팅 AFM의 검사 스테이지에 탑재하고, 도 7에 나타낸 스텝 S1에 있어서, 정보기억부(21)에 기억된 각 레이어의 콘택플러그 및 배선의 레이아웃 정보에 근거하여, 정보처리부(22)에서 반도체 기판에 접속되는 콘택플러그를 자동적으로 추출하여, 표시부(28)에 표시한다.
다음에, 도 7에 나타낸 스텝 S2에 있어서, 정보기억부(21)에 기억된 기판 불순물 정보 및 주입 마스크의 레이아웃 정보에 근거하여, 정보처리부(22)에서, 반도체 기판(4) 내의 접합구조를 조사하고, 스텝 S1에서 추출한 콘택플러그를, 접합구조의 종류에 맞추어 분류하여, 표시부(28)에 표시한다.
여기서, 도 5에 나타낸 접합구조를 예로 들면, P형 웰영역(11)의 표면 내에 형성된 P형 불순물 영역 15에 접속된 콘택플러그 191(접합구조에 접속되지 않음), P형 웰영역(11)의 표면 내에 형성된 N형 불순물 영역 16에 접속된 콘택플러그 192(PN 접합구조에 접속), N형 웰영역(12)의 표면 내에 형성된 P형 불순물 영역 17에 접속된 콘택플러그 193(PNP 접합구조에 접속) 및 N형 웰영역(12)의 표면 내에 형성된 N형 불순물 영역 18에 접속된 콘택플러그 194(PN 접합구조에 접속)가, 각각 종류가 다른 콘택플러그로서 표시부(28)에 있어서 색 분류 등으로 분류하여 표시된다.
이때, 도 5에 있어서는 간단화를 위해, 콘택플러그 19가 단일 레이어에 설치되어 있는 예를 나타내고 있지만, 다층배선구조에 있어서, 복수의 층에 설치된 복수의 콘택을 통해 반도체 기판에 접속되어 있는 콘택플러그에 관해서도 동일한 분류를 행한다.
다음에, 제어부(24)에 있어서, 검사 모드(도통 검사, 리이크 검사)마다 바이어스 전압조건을 설정한 화일을 작성한다(스텝 S3). 이하, 스텝 S2에서 분류한 콘택플러그 191∼194를 예로 하여, 전압조건을 나타낸다.
공통조건: 캔틸레버는 접지 전위에 고정
검사모드: 도통 검사
콘택플러그 191: 반도체 기판(4)에 +0.5 V 인가
콘택플러그 192: 반도체 기판(4)에 +0.5 V 인가
콘택플러그 193: PNP 접합구조에 접속되고, 전류가 흐르지 않아 측정은 의미가 없다고 판단
콘택플러그 194: 반도체 기판(4)에 + 0.5 V 인가
검사모드: 리이크 검사
콘택플러그 191: 접합구조에 접속되지 않아 측정은 의미가 없다고 판단
콘택플러그 192: 반도체 기판(4)에 - 1.0 V 인가
콘택플러그 193: 반도체 기판(4)에 + 1.0V 인가
콘택플러그 194: 반도체 기판(4)에 - 1.0V 인가
다음에, 조작자가 표시부(28)를 보면서, 외부조작부(23)에서 검사모드와, 검사대상으로 하는 콘택플러그의 종류(콘택플러그 191∼194)를 선택함으로써, 제어부(24)에 있어서, 스텝 S3에서 작성한 전압조건 화일로부터 적합한 화일을 자동적으로 추출하고, 전압발생부(29)를 제어하여, 측정조건을 자동설정한다(스텝 S4).
다음에, 제어부(24)에 있어서, 선택한 검사모드와 선택된 콘택플러그의 종류에 근거하여, 선택된 콘택플러그가 검사대상으로 될 수 있는지에 대해 판단한다. 즉, 예를 들면 오픈검사에 있어서는 콘택플러그 193는 전술한 것 같이 측정은 의미가 없다고 판단되기 때문에, 검사대상으로 될 수 없다. 검사대상이 될 수 없는 콘택플러그에 대해 검사를 시행하는 것은 쓸데 없기 때문에, 선택된 콘택플러그가 검사대상이 될 수 없는 경우에는, 표시부(28)를 통해 조작자에게 알려, 스텝 S4의 조작을 반복하여 다른 콘택플러그를 선택하도록 한다. 이때, 선택된 콘택플러그가 검사대상이 될 수 있는 경우에는 다음 스텝으로 진행한다(스텝 S5).
이때, 이하, 선택된 1종류의 콘택플러그에 대해 검사하는 경우의 설명을 행하지만, 복수 종류의 콘택플러그에 관해 검사하는 것이라면, 스텝 S6 이하의 동작을 반복하여 행하게 된다.
스텝 S6에서는, 스텝 S2에서 분류되어 표시부(28)에 표시된 콘택플러그 중에서, 검사대상이 될 수 있는 콘택플러그를 표시한다.
다음에, 표시부(28)에 표시된 검사대상이 될 수 있는 콘택플러그 중에서, 검사 포인트를 추출하기 위한 방법을 선택한다(스텝 S7). 즉, 반도체장치에 있어서는, 동일한 종류의 콘택플러그를 복수 갖고 있다. 따라서, 모든 콘택플러그를 검사하는 것은 불가능하여, 샘플을 추출하여 검사하게 된다. 그것의 추출방법을 결정하는 것이 스텝 S7이다.
추출방법의 예로서 이하에 2가지 방법을 나타낸다. 그것의 제 1은, 표시부(28)에 표시된 검사대상이 될 수 있는 콘택플러그 중에서, 조작자가 메뉴얼로 추출하는 방법이고, 제 2는, 검사대상이 될 수 있는 콘택플러그 중에서 제어부(24)가 자동적으로 랜덤하게 추출하는 방법이다. 이 경우, 조작자는 샘플 개수를 설정하는 것 만으로 끝나며, 치우침이 없는 샘플 추출을 행할 수 있다. 즉, 스텝 S7에서는, 매뉴얼 추출인지 자동랜덤 추출인지를 선택한다.
다음에, 도 8에 나타낸 스텝 S8에 있어서, 스텝 S7에서 추출한 검사 포인트의 콘택플러그의 레이아웃 좌표와 검사 스테이지의 스테이지 좌표를 링크시켜, 캔틸레버의 위치에 검사 포인트가 도달하도록 자동적으로 스테이지를 이동한다. 이에 따라, 캔틸레버를 검사 포인트 상에 용이하게 배치할 수 있다.
다음에, 컨덕팅 AFM을 AFM으로 동작시키고, 캔틸레버를 스캔시켜 AFM 화상을 취득한다(스텝 S9). 이때, 이 동작은 컨덕팅 AFM에 구비된 기능을 사용하고, 검사장치(100)의 제어부(24)가, 컨덕팅 AFM의 제어계와 관련하여 컨덕팅 AFM을 조작한다. 이때, AFM 화상에 관한 데이터는 컨덕팅 AFM으로부터 검사장치(100)의 데이터처리부(27)로 주어진다.
다음에, 데이터 처리부(27)에서, 얻어진 AFM 화상을 화상인식처리하고, 정보기억부(21)에 기억된 콘택플러그의 레이아웃 정보와 비교하여, 검사 스테이지 이동시의 오차에 의한 위치 어긋남을 자동보정한다. 이와 같이 함으로써, 측정 포인트가 정확한 스캔이 가능하게 된다(스텝 S 10).
다음에, 검사 포인트에 있어서의 콘택플러그 상에 캔틸레버를 접촉시켜, 스테이지 및 캔틸레버 구동제어부(25)로부터의 제어로 스캔시키면서, 캔틸레버에 흐르는 전류값을 데이터 취득부(26)에서 취득한다(스텝 S 11).
그리고, 스텝 S7에서 추출한 모든 검사 포인트의 콘택플러그에 관해 측정을 종료하였는지 아닌지의 확인을 제어부(24)에서 행하고 (스텝 S 12), 모든 측정을 종료한 경우에는 다음 스텝으로 진행하며, 검사 포인트가 남아 있는 경우에는, 스텝 S8 이하의 동작을 반복한다.
다음에, 데이터 처리부(27)에서, 각 검사 포인트에서 취득한 전류값을 집계하고, 전류값의 히스토그램이나, 평균값, 최대값, 최소값 등을 산출하여 표시부(28)에 표시한다(스텝 S 13). 이러한 처리에 의해, 각 검사 포인트에 있어서의 전류값의 변동 등을 파악할 수 있다.
그리고, 데이터 처리부(27)에서는, 예를 들면, 전류값의 히스토그램으로부터, 각 검사 포인트에 있어서의 정상전류값 및 이상전류값의 분포를 얻을 수 있고, 이것을, 문제점의 원인을 추정할 때에 유용하게 사용할 수 있다. 또한, 이 데이터에 근거하여, 도통 불량, 또는 PN 접합불량을 판정하는 임계값을 설정한다(스텝 S14).
여기서 상기 임계값의 일례를 나타낸다. 도통 검사에 있어서는, 임계값을 예를 들면 50 pA로 설정하고, 50 pA 이상이면, 도통 양호(0K), 50 pA 미만이면, 도통불량(NG)으로 판정한다. 또한, 리이크 검사에 있어서는, 콘택플러그 192 및 194의 경우에는, 임계값을 예를 들면 10 pA로 설정하여, 10 pA 미만이면, 접합 양호(0K), 10 pA 이상이면, 접합 불량(NG)으로 판정한다. 또한, 콘택플러그 193의 경우에는, 임계값을 예를 들면 -10 pA로 설정하여, -10 pA 이상(절대값으로 표현하면 절대값 10 pA 미만)이면, 접합양호(0K), -10 pA 미만(절대값으로 표현하면 절대값 10 pA 이상)이면, 접합불량(NG)으로 판정한다.
그후, 얻어진 판정결과에 근거하여, 0K의 콘택플러그와 NG의 콘택플러그를 표시부(28) 상에서 색 분류하여 표시한다(스텝 S 15). 이 처리에 의해, 예를 들면 콘택 깊이와 도통 불량 콘택플러그와의 관계 등, 불량 콘택의 레이아웃 의존성 등을 파악할 수 있다.
또한, 얻어진 판정결과에 근거하여, NG의 콘택플러그의 개수 및 비율을 표시부(28) 상에 표시한다(스텝 S 16). 이 처리에 의해, 불량 발생빈도를 파악할 수 있다.
또한, 스텝 S 10에서 화상인식처리한 AFM 화상으로부터, 각 검사 포인트의 콘택플러그의 직경 및 면적을 측정해 둔다(스텝 S 17). 그리고, 각 검사 포인트에서 취득한 전류값과의 관계를 데이터 처리부(27)에서 처리하여, 상관도면으로서 표시부(28) 상에 표시한다(스텝 S 18). 이 처리에 의해, 도통 불량 콘택플러그와 콘택플러그의 평면 형상과의 인과관계를 파악할 수 있다.
이때, 반도체 기판 상에는 동일한 반도체장치가 복수 형성되지만, 그들 모두에 관해 검사를 행할 수 있지 않아, 검사대상을 한정하게 되지만, 검사대상이 된 반도체장치에 대해서는, 전술한 스텝 S7에서 결정한 검사 포인트와 동일한 검사 포인트에서의 측정을 행하면 된다. 물론, 반도체장치마다, 검사 포인트를 바꾸어도 되는 것은 말할 필요도 없다.
<C. 검사장치의 실현예>
이상 설명한 실시예에 관한 검사장치(100)의 실현에 있어서는, 예를 들면 도 9에 나타낸 것과 같은 컴퓨터 시스템을 이용하면 된다.
즉, 도 6에 나타낸 검사장치(100)의 각 구성 중에서, 캔틸레버나 전류계를 포함하는 데이터 취득부(26) 및 전압발생부(29)는 전용의 기기가 필요하게 되지만, 그 이외의 구성은, 도 9에 나타낸 컴퓨터 본체(101), 디스플레이장치(102), 자기테이프(104)가 장착되는 자기테이프장치(103), 키보드(105), 마우스(106), CD-R0M(Compact DISC-READ ONLY MEMORY)(108)이 장착되는 CD-R0M 장치(107), 및 통신모뎀(109)을 구비한 컴퓨터 시스템으로 실현가능하다.
정보처리부(22), 제어부(24), 스테이지 및 캔틸레버 구동제어부(25) 및 데이터 처리부(27)의 기능은, 컴퓨터 프로그램(검사방법 프로그램)을 컴퓨터 상에서 실행하는 것에 의해 실현할 수 있고, 그 경우는 해당 프로그램은 자기테이프(104) 또는 CD-R0M(108) 등의 기록매체에 의해 공급된다. 또한, 이 프로그램은 신호의 형태로 통신로 상을 전파시키고, 또한, 다시 기록매체에 다운로드시킬 수 있다.
검사방법 프로그램은 컴퓨터 본체(101)에서 실행되고, 조작자는 표시부(28)에 해당하는 디스플레이장치(102)를 보면서, 외부조작부(23)에 해당하는 키보드(105) 또는 마우스(106)를 조작함으로써 검사를 행할 수 있다.
또한, 검사방법 프로그램은, 다른 컴퓨터로부터 통신회선을 경유하여 통신모뎀(109)을 거쳐 컴퓨터 본체(101)에 공급하도록 하여도 된다.
도 10에, 도 9에 나타낸 컴퓨터 시스템의 구성을 블록도로서 나타낸다. 도 9에 나타낸 컴퓨터 본체(101)는, CPU(CENTRAL PROCESSING UNIT)(200), R0M(READ ONLY MEMORY)(201), RAM(RANDOM ACCESS MEMORY)(202), 및 하드디스크(203)를 갖고 있다.
CPU(200)는, 디스플레이장치(102), 자기테이프장치(103), 키보드(105), 마우스(106), CD-R0M 장치(107), 통신모뎀(109), R0M(201), RAM(202), 하드디스크(203) 사이에서 데이터를 입출력하면서 처리를 행한다.
자기테이프(104) 또는 CD-R0M(108)에 기록된 검사방법 프로그램은, CPU(200)에 의해 일단, 하드디스크(203)에 격납된다. CPU(200)는 하드디스크(203)로부터 적절히, 검사방법 프로그램을 RAM(202)에 로드하여 실행함으로써 검사를 실행한다.
이때, 검사장치(100)에서의 정보기억부(21)는, RAM(202)의 프로그램 기억영역 이외의 부분을 사용하여도 되며, 하드디스크(203)에 기억시키도록 하여도 된다.
이상 설명한 컴퓨터 시스템은 일례로서, 검사방법 프로그램을 실행할 수 있는 것이면 이것에 한정되는 것이 아니며, 기록매체로서도 자기테이프(104)나 CD-R0M(108)에 한정되는 것이 아니다.
그리고, 이상 설명한 컴퓨터 시스템을 컨덕팅 AFM의 제어계와 접속하여, 캔틸레버나 검사 스테이지를 조작가능하게 하는 것으로, 검사장치(100)를 실현할 수 있다. 이때, 스테이지 및 캔틸레버 구동제어부(25)는 컨덕팅 AFM에 구비된 구동제어 시스템을 사용하여도 되며, 이 경우는 제어부(24)를 해당 구동제어 시스템에 접속하게 된다.
본 발명의 일면에 관한 반도체장치의 검사방법에 의하면, 콘택플러그의 일단이 층간절연막의 표면에 노출된 상태의 제조공정 중의 반도체장치에 대해, 컨덕팅 원자간력 현미경의 캔틸레버와 반도체 기판 사이에 바이어스 전압을 인가하고, 컨덕팅 원자간력 현미경의 캔틸레버를 콘택플러그에 접촉시켜 전류를 검출하여, 검출된 전류에 근거하여 반도체장치의 전기적 특성을 판정하기 때문에, 인라인 검사로 전기적인 문제점을 검출가능하게 되며, 또한 종래의 고장진단 기술에서는 필요하였던 측정용의 배선이나 전극의 배치를 불필요하게 하여 간편한 검사를 실현할 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, 접합구조에 대해 순방향이 되도록 바이어스 전압을 인가함으로써, 접합구조에 접속된 콘택플러그가 정상적으로 형성되어 있는 경우에는 큰 전류가 흐르기 때문에, 선택된 콘택플러그의 도통의 양호·불량을 확실하게 검사할 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, 접합구조에 대해 역방향이 되도록 바이어스 전압을 인가함으로써, 접합구조의 PN 접합이 정상적으로 형성되어 있는 경우에는 전류가 거의 흐르지 않기 때문에, 선택된 콘택플러그에 접속되는 접합구조의 양호·불량을 확실히 검사할 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, 반도체 기판 내부의 접합구조를 조사하고, 조사결과에 근거하여 전압조건을 설정하며, 설정된 전압조건 하에서, 전류를 검출하는 것이 의미가 있는지에 관해 판정하기 때문에, 예를 들면, 구조상 전류측정이 불가능한 접합구조에 접속되는 콘택플러그에 대해서까지 검사를 시행하는 것이 방지되어, 효율적인 검사를 실시할 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, 동종의 접합구조에 접속되는 플러그는 동종의 플러그로서 분류하고, 분류에 근거하여 전압조건을 설정하기 때문에, 예를 들면 동종의 콘택플러그만을 디스플레이에 표시시키는 것이 가능해져, 사용자가 편의를 도모할 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, 콘택플러그의 도통의 양호·불량의 검사, 및 PN 접합부에서의 전류 리이크의 유무의 검사에 맞추어 바이어스 전압의 극성을 바꾸기 때문에, 어떤 검사라도 확실히 행할 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, AFM 화상에 근거하여 검사 스테이지를 이동에 기인하는 캔틸레버의 위치 어긋남을 보정할 수 있기 때문에, 캔틸레버를 정확히 콘택플러그 상에 위치시킬 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, 복수의 콘택플러그의 각각으로부터 검출한 전류값에 근거하여, 소정의 임계값을 결정하기 때문에, 적정한 임계값을 얻을 수 있다.
본 발명의 또 다른 일면에 관한 반도체장치의 검사방법에 의하면, 복수의 콘택플러그의 각각으로부터 검출한 전류값을 히스토그램처리하기 때문에, 전류값의 변동 등을 파악할 수 있고, 또한, 문제점의 원인을 추정할 때에, 정상전류값 및 이상전류값의 분포 등을 쓸모있게 사용할 수 있다.

Claims (2)

  1. 반도체 기판의 주표면 표면 내에 배치된 반도체 영역과, 상기 반도체 기판의 상기 주표면 상에 배치된 층간절연막을 관통하여 상기 반도체 영역에 접촉하는 복수의 콘택플러그를 갖는 반도체장치의 검사방법에 있어서,
    상기 복수의 콘택플러그의 일단이 상기 층간절연막의 표면에 노출된 상태의 제조공정 중의 상기 반도체장치를, 컨덕팅 원자간력 현미경의 검사 스테이지에 놓은 후,
    (a) 상기 컨덕팅 원자간력 현미경의 캔틸레버와 상기 반도체 기판 사이에 바이어스 전압을 인가하고, 상기 캔틸레버를 상기 복수의 콘택플러그 중 선택된 1개의 콘택플러그에 접촉시킨 상태로 스캔하여, 상기 캔틸레버에 흐르는 전류를 검출하는 스텝과,
    (b) 상기 복수의 콘택플러그에 대해 상기 스텝 (a)를 실시한 후, 검출된 전류값을 소정의 임계값과 비교하여, 상기 반도체장치의 전기적 특성을 판정하는 스텝을 구비한 것을 특징으로 하는 반도체장치의 검사방법.
  2. 제 1항에 있어서,
    상기 스텝 (a)에 앞서서,
    상기 복수의 콘택플러그의 레이아웃 정보 및 불순물 주입을 위한 주입 마스크의 레이아웃 정보에 근거하여, 상기 반도체 기판 내의 접합구조를 조사하는 스텝을 더구비하고,
    상기 스텝 (a)는,
    상기 조사결과에 근거하여, 상기 바이어스 전압의 극성 및 전압값을 설정하는 동시에, 설정된 상기 전압조건 하에서, 상기 캔틸레버에서의 상기 전류의 검출이 의미가 있는지에 관해 판정하는 스텝을 포함하고, 의미가 있는 경우에는, 설정된 상기 전압조건 하에서의 전류검출을 실행하는 것을 특징으로 하는 반도체장치의 검사방법.
KR1020020034554A 2001-09-25 2002-06-20 반도체장치의 검사방법 KR20030026208A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001291386A JP2003100832A (ja) 2001-09-25 2001-09-25 半導体装置の検査方法およびプログラム
JPJP-P-2001-00291386 2001-09-25

Publications (1)

Publication Number Publication Date
KR20030026208A true KR20030026208A (ko) 2003-03-31

Family

ID=19113537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020034554A KR20030026208A (ko) 2001-09-25 2002-06-20 반도체장치의 검사방법

Country Status (5)

Country Link
US (1) US20030057988A1 (ko)
JP (1) JP2003100832A (ko)
KR (1) KR20030026208A (ko)
DE (1) DE10243606A1 (ko)
TW (1) TW541637B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930502B2 (en) * 2003-12-10 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method using conductive atomic force microscopy to measure contact leakage current
KR100852919B1 (ko) * 2005-11-17 2008-08-22 정재호 반도체 소자 진단을 위한 전압-전류 측정 장치
KR100976363B1 (ko) * 2008-07-03 2010-08-18 주식회사 캔티스 미세물질 센싱장치
US9147610B2 (en) 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof
EP2682760A1 (en) * 2012-07-05 2014-01-08 Imec Apparatus and method for atomic force microscopy in controlled atmosphere
CN103207287B (zh) * 2013-03-18 2015-05-20 大连民族学院 一种核聚变材料辐照内部损伤的检测方法
CN104849499B (zh) * 2015-05-07 2017-06-23 浙江大学 一种快速扫描原子力显微检测方法及系统
CN110718480B (zh) * 2019-10-18 2022-11-29 长江存储科技有限责任公司 一种字线层漏电的判断方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927527A (ja) * 1995-07-10 1997-01-28 Matsushita Electron Corp 半導体装置の評価方法
KR970003742A (ko) * 1995-06-15 1997-01-28 김주용 반도체 소자의 배선폭 측정방법
JPH0966250A (ja) * 1995-09-01 1997-03-11 Furukawa Electric Co Ltd:The スラリー塗布装置
JP2000021945A (ja) * 1998-06-30 2000-01-21 Nec Corp 半導体集積回路のコンタクト抵抗測定方法及び回路
US6147507A (en) * 1998-08-10 2000-11-14 Advanced Micro Devices, Inc. System and method of mapping leakage current and a defect profile of a semiconductor dielectric layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003742A (ko) * 1995-06-15 1997-01-28 김주용 반도체 소자의 배선폭 측정방법
JPH0927527A (ja) * 1995-07-10 1997-01-28 Matsushita Electron Corp 半導体装置の評価方法
JPH0966250A (ja) * 1995-09-01 1997-03-11 Furukawa Electric Co Ltd:The スラリー塗布装置
JP2000021945A (ja) * 1998-06-30 2000-01-21 Nec Corp 半導体集積回路のコンタクト抵抗測定方法及び回路
US6147507A (en) * 1998-08-10 2000-11-14 Advanced Micro Devices, Inc. System and method of mapping leakage current and a defect profile of a semiconductor dielectric layer

Also Published As

Publication number Publication date
DE10243606A1 (de) 2003-04-30
TW541637B (en) 2003-07-11
US20030057988A1 (en) 2003-03-27
JP2003100832A (ja) 2003-04-04

Similar Documents

Publication Publication Date Title
US7888961B1 (en) Apparatus and method for electrical detection and localization of shorts in metal interconnect lines
US8664596B2 (en) Method for characterizing identified defects during charged particle beam inspection and application thereof
TWI716901B (zh) 半導體檢查裝置
US8589108B2 (en) Semiconductor device failure analysis method and apparatus and program
KR20080049624A (ko) 기판 검사 장치 및 기판 검사 방법
Alvis et al. Plasma FIB DualBeam delayering for atomic force nanoprobing of 14 nm finFET devices in an SRAM array
JP3776902B2 (ja) 基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法
KR20030026208A (ko) 반도체장치의 검사방법
US20050152594A1 (en) Method and system for monitoring IC process
CN113406484B (zh) 对芯片进行失效分析的装置及方法
Lee et al. Fault localization in contact level by using conductive atomic force microscopy
JP2002368049A (ja) 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法
US6812050B1 (en) System and method of evaluating gate oxide integrity for semiconductor microchips
JP5014953B2 (ja) 半導体素子解析方法
CN115236483A (zh) 一种测试设备、失效分析方法和测试系统
US20070197020A1 (en) Inline method to detect and evaluate early failure rates of interconnects
JP4901154B2 (ja) 半導体装置の検査方法および検査装置ならびに半導体装置の製造方法
Wu et al. Single device characterization by nano-probing to identify failure root cause
KR100683386B1 (ko) 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
Liu et al. Combination of SCM/SSRM analysis and Nanoprobing technique for soft single bit failure analysis
JP2011014798A (ja) 半導体検査装置および半導体検査方法
JP3654434B2 (ja) 試験用コンタクトチェーンおよびそれに関連するデバッグ方法
JP2005347773A5 (ko)
JPH118278A (ja) 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法
JP2009115459A (ja) 半導体素子解析装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application