TW541637B - Semiconductor device inspecting method - Google Patents

Semiconductor device inspecting method Download PDF

Info

Publication number
TW541637B
TW541637B TW091110540A TW91110540A TW541637B TW 541637 B TW541637 B TW 541637B TW 091110540 A TW091110540 A TW 091110540A TW 91110540 A TW91110540 A TW 91110540A TW 541637 B TW541637 B TW 541637B
Authority
TW
Taiwan
Prior art keywords
aforementioned
plug
contact
detection
semiconductor device
Prior art date
Application number
TW091110540A
Other languages
English (en)
Inventor
Hitoshi Maeda
Fumihito Ohta
Yukari Imai
Toshikazu Tsutsui
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW541637B publication Critical patent/TW541637B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G01R31/69Testing of releasable connections, e.g. of terminals mounted on a printed circuit board of terminals at the end of a cable or a wire harness; of plugs; of sockets, e.g. wall sockets or power sockets in appliances
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/30Scanning potential microscopy
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38Probes, their manufacture, or their related instrumentation, e.g. holders
    • G01Q60/40Conductive probes

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

541637
五、發明說明(1) ' 【發明所屬的技術領域】 特別是關 本發明係關於一種半導體裝置之檢測方法 於一種能夠使用在線上檢測之檢測方法。 【習知技術】 在近年來之半導體裝置中,隨著微細化之進展, 邛之直徑、雜質層之接合深度、閘極氧化膜之膜厚等之縮 小、接點部之開口不良、在PN接合部之漏電流或起因於閘 極氧化膜之不良所引起之漏電流等之異常,係成為問題所 在L因此,要求穩定地生產半導體裝置,並且,在早期發 現這樣之異常部位,以便於在製造製程中,回饋對策。 因此’重要的是,係藉由在生產線中之所進行之線上 檢測或者是對於所完成之製品進行解析之離線解析,而檢 測異常部位,以便於究明原因;但是,在目前之線上檢 測’並無法直接地檢測電氣之異常,電氣不良之檢測係藉 由在製程結束後之離線解析而進行,因此,意常部位之發 現,係需要花費時間。 【發明所欲解決的課題】 本發明係為瞭解決前述這樣之問題點而完成的;本發 明之目的’係提供一種能夠在線上檢測、檢測電氣之異常 部位之半導體裝置之檢測方法。 【用以解決課題的手段】 本發明之申請專利範圍第1項所記載之半導體裝置之 檢測方法,係具有配置在半導體基板之主面表面内之半導 體區域以及配置在前述半導體基板之前述主面上並且貫穿
2108-4867-PF(N).ptd
第5頁 541637 五、發明說明(2) 半Γ區域之複數個之接點栓塞 鏡之檢測導電性原子間力顯微 出於前述層間絕緣膜之表面上之狀離下之一端露 述半導體裝置後,接著,句衽Λ造製程中之前 鏡之懸杯和前述半導體基板間,施加偏電壓以 之狀態,對於前述懸桿,進;η;之一個接點栓塞 ^ ^ ^ ^ t ^ ^ ^ α π bv ^1 #' 接點栓塞實施前述步驟(a)後,比所^=v複數個之 既定之臨限值,而判定前述半導/斤檢'之電流值和 驟。 <卞守媸裝置之電氣特性之步 本發明之申請專利範圍第2 檢測方法,其中,前述步驟(::::導體裝置之 域構成其他之半導體區域和接合n在别述半導體區 接合構造沿著順向方向來施對:前述· J ·(:)係包括判定前述複數個之接點栓 ’ Ί步 話,則判定導通良好。 之既疋之Β»限值以上的 本發明之申請專利範圍第3 檢測方法,其中,前述步驟u n ^導體裝置之 域構成其他之半導體區域和接合Ί括在别述半導體區 接合構造沿著逆向方向來施加前::而對於前述 驟(b)係包括判定在前述半導^電壓之步冑,前述步 卞等體基板内之PN接合部是否 2108-4867-PF(N).ptd
第6頁
541637 五、發明說明(3) 有無漏電流之 滿前述既定之 流。 本發明之 檢測方法,其 複數個之接點 罩幕之佈局資 驟;前述步驟 偏電壓之極性 就前述懸桿之 在有效之狀態 檢測。 本發明之 檢測方法,其 結果,而使得 種類之栓塞, 根據該分類而 本發明之 檢測方法,其 個之接點栓塞 PN接合部之有 極性之步驟。 本發明之 檢測方法,其 f驟;如果所檢測之前述電流值之絕對值未 臨限值的話,則判定在前述PN接合部無漏電 申請專利範圍第4項所記載之半導體裝置之 在前述步驟(a)前,還包括根據前述 检塞之佈局資訊以及用以注入雜質之注入 訊而調查前述半導體基板内之接合構造之步 (a )係包括根據前述調查結果而設定 成 ^電壓值同時在所設定之前述電壓條件下而 則述電流檢測是否有效來進行判定之步驟; 下,實行在所設定之前述電壓條件下之電漭 申請專利範圍第5項所記載之半導 中,前述步驟(a)係句括裝置之 連接在同種類之接合構造上之栓’查 而對於前述複數個之接 成為冋 設定前述電壓條件之;:栓s ·仃分類’ :請專利範圍第6項所記載之 中,前述步驟(a)係包 裝置之 是否導通之檢測以及=括二由:述複數 無漏電流之任何檢ί;在導體基板内之 檢測,而改變前述偏電壓之 申請專利範圍第7頊# ^ # , Φ,+驟/項所冗載之半導體裝置之 中,刖述步驟(a ) I 1之 係^括·在流動至前述
2108-4867-PF(N).ptd 541637 五、發明說明(4) 懸桿之前述電流之檢測夕兑 ^ 之佑A :欠% 而n、則’根據刚述複數個之接點栓塞 4 〇貝氘,移動前述檢測用台座,將前述所選擇接 點栓塞,配置在前述懸椁之下邱夕半跡·益士所k擇之接 t ^ ^ p« ^ Μ Ά ^于之下邛之步驟,精由對於前述導 性原子間力顯微鏡之前述懸桿,進行掃描, 擇之接點栓塞之端面部分之AFM影像之步驟^ = 據月·』述AFM影像而修正前述懸桿之位置偏離之步驟。 檢測ί ΐ明iI請i利範圍第8項所記載之半導體裝置之 : = =塞而檢測出之前述電流值來決定前述既 檢測i ϊ明ί!請土利範圍第9項所記載之半導體裝置之 數個之夂J 、,别述步驟(b)係包括:對於由前述複 Ϊ:之各個接點栓塞而檢測出之前述電流值,進行頻率分 佈(h1St〇gram )處理之步驟。 逻仃领丰刀 【發明的實施形態】 AFM 之半導體裝置之檢測方法中,使用導電性 FM。導電性AFM,係—種AFMUt〇inicF〇rce導電陡
Microscope :原子間力 δ ρ 使得導雷柯縣炉拉縱^微鏡),係一種不論表面形狀、 電&之ΐ丨〜心干 丨樣本、進行流動在懸桿和樣本間之 置。接著,可以拉ώ :水準區域之電氣特性之裝 性之檢測上,使用曰導電性$製程、中之半導體裝置之電氣特 電氣之# f ^ ,以便於在線上檢測,檢測 所需要之測定用配線或電;=知之ί障診斷技術中之 电枉之配置,而實現簡便之檢測。
2108-4867-PF(N).ptd 第8頁 541637 五、發明說明(5) " - < A•電氣特性之測定觀念> < A — 1 ·接點部之導通特性之測定(導通檢查)> 在圖1,顯示在使用導電性AFM而測定接點部之導通特 性之狀態下之概略構造。 ’ 在圖1中,於P型半導體基板4之主面表面内,配置p 型井區域5,在P型井區域5之表面内,呈選擇性地配置元 件分離絕緣膜6 ’規定複數個之活性區域。接著,在該複 數個之活性區域之表面内,分別配置N型雜質區域7,藉由 ?型井區域5和N型雜質區域7,而構成PN接合。 一此外,半導體基板4之主面上係藉由層間絕緣膜8而進 行覆蓋,分別配置貫穿層間絕緣膜8而到達至複數個之N型 雜質區域7之複數個之接點栓塞9。但是,在複數個之接點 栓塞9中,也包括不完全形成者,為了區別這些接點拴 塞’因此’分別在各個之複數個之接點栓塞9,附加符 號。 也就疋說按照由左端開始而朝向圖1之順序,成為 接點栓塞90、91、92、93和94,接點栓塞90和92係正常之 栓塞,接點栓塞91係並無到達N型雜質區域7之栓塞,接點 拴塞93係前端部變細而呈不充分地接觸到N型雜質區域7之 ^塞’接點栓塞94係絕緣膜以存在於基板/接點介面上而 呈不充分地接觸到N型雜質區域7之栓塞。 f =些接點栓塞90〜94,由層間絕緣膜8上部而觀察 平面俯視形狀係皆為正常,並不容易在藉由 知描式電子顯微鏡(SEM)等所造成之開口形狀之觀察檢
541637 五、發明說明(6) --- 測中,發現導通不良。 因此,為了測定接點栓塞9之導通特性,所以,將半 導體基板4載置於導電性AFM之檢測用台座上,正如酊所 不’在半導體基板4之背面或外圍部,連接可變式直流電 =2之正極,將可變式直流電源2之負極,連接在導電性懸 才干3,在懸柃3和半導體基板4間,施加既定之順向偏電壓 (例如1 · 0 V ),同時,對於成為檢測用對象之接點栓塞g 上以接觸到懸桿3之狀態,而進行掃描。
★此時’可以藉由電流計1,而監視通過懸桿3所流動之 電流,2便於得知各個接點栓塞之電流特性,能夠檢測在 僅藉由單純之形狀觀察所無法檢測出之導通不良。 曰^此外’為了使得該檢測方法成為有效的,因此,有懸 方干3刚^端部之直徑小於接點栓塞9直徑之條件存在。此外, 在目刖之半導體裝置,接點栓塞9之直徑係大約1 0 0 nm左 右’懸桿3前端部之直徑係數十nm以下,因此,並無問題 發生。 在圖2,顯示藉由圖1所示之方法而測定之接點栓塞9 之導ί ί性。在圖2中,於橫轴,表示懸桿3之位移位置
(任意單位),於縱軸,表示藉由電流計1所測定之電流 值(任意單位)。 在圖2中,顯示脈衝狀之輪廓ρ9()〜Ρ94,但是,分別 對f :懸桿3移動於接點栓塞90〜94上之時之電流輪廓。 ΐΐί說,輪廓P9◦和P92係顯示正常之接點栓塞90和92之 ' 邪對於由P型井區域5和N型雜質區域7所構成之pn
2108-4867-PF(N).pt(i 第10頁 541637 五、發明說明(7) 接合’透過接點检塞90和92 ’而施加順 顯示在懸桿3接觸到接點栓塞9 〇和9 2之却γ ’因此’ 大電流之狀態。 σ为上而分別流動 輪廓Ρ91係顯示開口不完全而並盔 N型雜質區域7,因此,無電流流動,益二二91 ,並無到達 廓,但是,為了方便起見,假設在開·口、呈:二氏衝狀之輪 輪廓’以虛線來表示,而將此作為輪扉p9;^之狀態下之 之接:Γ二和二4係ΐ示呈不充分地接觸到n型雜質區域7 :=7二: 特性,對於由⑼井區域5和N型 構成之PN接合,透過接點栓塞93和94,而施 刀之順向偏電壓,因此,顯示在懸桿3接觸到接點 栓塞9 3和9 4之部分上,有雷户法私 y ” 八 百電/瓜/瓜動,但疋,由於偏電壓係 刀’因此’該電流值係小於輪廓P9〇和p92 〇 、,,此、’作為接點栓塞9 0〜9 4之導通特性之不良、良好 ,判疋^ Ϊ,係可以設定既定之臨限值電流而判定各個輪 =之,流^否超過臨限值電流。也就是說,正如圖2所 不’可以藉由開口呈不完全之接點栓塞9丨,係原本就以大 =呈不充分地接觸到Ν型雜質區域7之接點栓塞9 3和94之所 1到之電流之電流值,作為臨限值電流Th 1,以便於判定 導通不良之接點栓塞。 < Α-2· PN接合部之漏電特性之測定(漏電檢測)> 在斤^為可以使用導電性AFM而進行測定之電氣特性,係 則述之導通特性外,還列舉· PN接合部之漏電特性。
2108-4867-PF(N).ptd 541637 五、發明說明(8) =3,顯示在使用導電性則而敎接點部 I"生之狀下之概略構造。此外,在圖3中, 電特 構造,附加相同之符號,省略重複之說明。β ;圖1之 此外,在複數個之接點栓塞9中,於ΡΝ 也包括連接在具有不良接合u型雜質= 接合部分上’ 這些接點检塞,因此,分別在各個之複數=接=別 9,附加符號。 妖點栓塞 也就是說,按照由左端開始而朝向圖3之 接點栓塞95、96、97、98和99,接點疮宣Qif成為 ^ - λ* . „ 丧點栓塞95、96、98 和 gq m具有正常之pn接合之n型雜質區域7上之栓塞,接 ·=,連接在Μ接合部分而具有不良接合之f型塞接 區域7上之栓塞。 土#負 些接點栓塞95〜99,由層間絕緣膜8上部而觀 到之狀態下之平面俯視形狀係皆為正常,並不容 蕤、 ::式:子顯微鏡(SEM)等所造成之開口形狀之觀察:由 測中,發現導通不良。 ,此,為了測定接點栓塞9之導通特性,所以,將半 導體基板4載置於導電性AFM之檢測用台座上,正如圖3所 不,在半導體基板4之背面或外圍部,連 源2之負極,將可變式直流電源2之正極,連接在導電性電賤 才干3,在懸桿3和半導體基板4間,施加既定之逆向偏電壓 (例如ι.ον),同時,對於成為檢測用對象之接點栓塞9 上’以接觸到懸桿3之狀態,而進行掃描。 此時’可以藉由電流計1 ’而監視通過懸桿3所流動之
541637 五、發明說明(9) 電流,以便於得知連接各個接點栓塞之N型雜質區域7之漏 電特性,能夠檢測在僅藉由單純之形狀觀察所無法檢測出 之漏電不良。 在圖4,顯示藉由圖3所示之方法而測定之接點栓塞9 之漏電特性。在圖4中,於橫軸,表示懸桿3之位移位置 (任意單位),於縱軸,表示藉由電流計1所測定之電流 值(任意單位)。 在圖4中,顯示脈衝狀之輪廓P9 5〜P99,但是,分別 對應於懸桿3移動於接點栓塞95〜99上之時之電流輪廓。 也就是說,輪廓P95、P96、P98和P99係顯示對於連接在具 有正常之PN接合之N型雜質區域7上之接點栓塞95、96、9'8 和9 9上進行掃描而得到之漏電流輪廓,即使對於由p型井 區域5和N型雜質區域7所構成之正常之PN接合,施加逆向 偏電壓,也幾乎並無電流流動,正如圖式所示,使得輪廊 P95、P96、P98和P99之電流值接近0。此外,在實際上, 也有成為脈衝狀之輪廓之電流並無流動之狀態發生,但 是,在圖4中,為了方便起見,因此,顯示脈衝狀之輪 廓。 另一方面,輪廓P97係顯示對於連接在PN接合部分而 具有不良接合之N型雜質區域7上之接點栓塞97上進行掃描 之所得到之漏電流輪廓,顯示藉由對於具有不良接合之PN 接合而施加逆向偏電壓以便於流動本來就不應該流動之大 的漏電流之狀態。 在此’作為接點栓塞9 5〜9 9之漏電特性之不良、良好
2108-4867-PF(N).ptd 第13頁 541637 五、發明說明(ίο) 之判定方法’係可以設定既定之臨限值電流而判定各個輪 廓之電流,否超過臨限值電流。也就是說,正如圖4所 示’可以藉由大於利用連接在具有正常之PN接合之N型雜 質區域7上之接點栓塞95、96、98和99而得到之漏電流之 大電a值’作為臨限值電流Th2,以便於判定連接在pN接 合部分而具有不良接合之N型雜質區域7上之接點栓塞。 < B ·電氣特性之測定之實際> 在實際之半導體裝置中,存在複數個之接點栓塞或複 數種之接合構造(藉由PN接合之組合而構成、有pN構造、 PNP構造和NPN構造等之複數種),因此,最好是在前述電 氣特性、(導通特性、漏電特性)中,就是否測定某一特 性’而選擇接點栓塞,進行測^。以了,就在實際之半導 體裝置之檢測上而適用本發明之檢測方法之狀態下之裝置 構造和動作流程,使用圖5〜圖8,進行說明。此外,在圖 5中’就相同於圖1之構造,附加相同之符號 說明。 首先在圖5中,呈示意地顯示包括在實際之半導體 裝置中之接合構造之一例。 千等暇 在圖5中,於P型半導體基板4之主面表面内, 13,以便於跨越ρ型井區域11和N型井區域^,並且, 型井區域12之表面内,呈選擇性地配置元 件为離絕緣膜14,規定複數個之活性區域。接著, 於P型井區㈣上之活性區域之表面Μ,配置作為源極又·
2108-4867-PRm ntH 第14頁 541637 五、發明說明(11) 汲極區域之P型雜質區域15*N型雜質區域16,在設置 型井區域1 2上之活性區域之表面内,配置作為源極•汲極 £域之P型雜質區域17和N型雜質區域18。 此外,半導體基板4之主面上係藉由層間絕緣膜8而進 行覆蓋,分別配置貫穿層間絕緣膜8而到達至各個雜質區 域之複數個之接點栓塞1 9。 、在此在複數個之接點栓塞1 9中,以到達至p型雜質 =域1 5之栓塞,作為接點栓塞丨9 j,以到達至n型雜質區域 =栓塞,作為接點栓塞192,以到達至p型雜質區域17之 ^塞:作為接點栓塞193,以到達w型雜質區域18之栓 塞’作為接點栓塞194。 圍』:可中,顯示在半導體基板4之背面或外 : = :電源2之負極而將可變式直流電源2之 止極連接在導電性懸桿3上 接 源2之極性係可以任意地^ ^ 變式直流電 夠一起測定t e ^ t 變,電流計也成為具有能 起=和正電流之測定範圍者。 接者’使用圖6所示之古括 之電氣特性之檢測裝置100 : ’ 2用以測定接點栓塞 正如圖6所示,檢測=,進行說明。 佈局資訊等之資訊記憶部 ^係包括:記憶接點栓塞之 檢測裝置100之外部操作、—貝訊處理部22、由外部操作 造之動作之控制部24、、控制檢測裝置1〇〇之整個構 桿之台座/懸桿驅動控告導電性AFM之檢測用台座和懸 "#25、得到流動在懸桿中之電流 I麵 2108-4867-PF(N).ptd 第15頁 541637
五、發明說明(12) 而作為測定用資料之資料取得部26、處理在資料取 所得到之測定用資料等之資料處理部27、顯示檢測結果等 之顯示部28以及產生偏電壓之電壓產生部2g。 <β-2·裝置動作〉 以下,使用成為該顯示檢測裝置丨〇 〇動作之流程之 圖7和圖8,說明半導體裝置之檢查順序,同時,參照圖 6,而說明各個構造之功能和動作。此外,在圖7和圖8 中’附加符號j之部分,係表示相互連接。 首先,將成為檢測用對象之製造製程中之半導體基 板,搭載於導電性AFM之檢測用台座上,在圖7所示之^ S1中,根據記憶在資訊記憶部21中之各層之接點栓塞和配 線之佈局資訊,藉由資訊處理部22,而自動地抽出連接在 半導體基板上之接點栓塞,顯示在顯示部28。 f耆,在圖7所示之步驟32中,根據記憶在資訊記憶 部21中之基板雜質資訊和注入用罩幕之佈局資訊,藉由資 訊處理部22,而調查半導體基板4内之接合構造,並且, 配合接合構造之種類,而對於在步驟S1所抽出之接點栓 塞’進行分類,顯示在顯示部2 8。 在此,如果採用圖5所示之接合構造而作為例子的 話’則連接在P型雜質區域(形成在p型井區域表面内 )15上之接點栓塞191 (並無連接在接合構造 接 =二區域(形成在Ρ型井區域"之表面内)16上之接點 刑a連接在㈣接合構造)、連接在Ρ型雜質區域(形 成在井區域12之表面内)17上之接點栓塞193 (連接在
541637 五、發明說明(13)
PNP接合構造)以及連接在N 域12之表面内)18上之接駐仏=質£域(形成在N型井區 )’係分別成為不同種類之二二4爽(連接在PN接合構造 由分色等,來進行分類及顯示”:王土,纟顯不部28,藉 此外,在圖5中,為了符 — 1 9設置在單一層之例子,作\ ,顯不接點栓塞 是就透過設置在複數片上匕=層配線構造中’即使 板上之接點栓塞’也進行相同之分^ 導體基 接著,在控制部24中’作成在每一個檢測模式(導通 f測:漏電檢測)+而偏電壓條件之播案(步驟S3 )。以下,以藉由步驟S2所分類之接點栓塞191〜194,作 為例子,顯示電壓條件。 共通條件:懸桿固定在接地電位 檢測模式··導通檢測
接點检塞1 91 ··對於半導體基板4施加+ 〇 · 5 V
接點检塞192 ··對於半導體基板4施加+05V 接點检塞193 ··連接在pNP接合構造、判斷無電流流動之測 定是否有效
接點检塞194 :對於半導體基板4施加+0·5ν 檢測模式:漏電檢測 接點档:塞191 :並無連接在接合構造、判斷測定是否有效 接點栓塞192 :對於半導體基板4施加一ΐ·〇ν 接點栓塞193 ··對於半導體基板4施加一1·〇ν 接點栓塞194 :對於半導體基板4施加一1·〇ν
2108-4867-PF(N).ptd
541637
接著,操作者係藉由觀看 作部23而選擇檢測模式和成^ = #28,同時,由外部操 類(接點栓塞1 9 1〜1 94 ),二二')用對象之接點栓塞之種 驟S3所作成之電壓條件檔案H控制部24 ’由利用步 制電壓產生部29,自動地:4 ,抽出適當之檔案’控 接益+ w +, 又疋其測定條件(步驟S4 )。 接著’在控制部2 4,根撼所、s搜 ^ ^ ^ ^ 據所選擇之檢測模式和所選擇 所選擇之接點栓塞是否可以成為 ί::H 斷。也就是說’例如在公開檢測中, 接點栓塞193係正如以上敘述,判斷其測定為無效,因 此,無法成為檢測用對奐。斜认& 4 、,
點栓塞施加檢測,:二對Π法;為檢測用對象之接 牙…用的因此,在所選擇之接點拴塞 …法成為檢測用對象之狀態下,透過顯示部28,而通知操 作者,反覆地進行步驟S4,以便於選擇其他之接點栓塞; 此外,在所選擇之接點栓塞可以成為檢測用對象之狀態 下,進展至下一個步驟(步驟S5 )。 此外,在以下,就所選擇之一種接點栓塞而進行檢測 之狀態,進行說明,但是,如果是就複數種接點栓塞而進 行檢測的話’則重複地進行步驟S 6以下之動作。
在步驟S6,由在步驟S2進行分類而顯示在顯示部28上 之接點检塞中’顯示可以成為檢測用對象之接點栓塞。 接著’由顯示在顯示部2 8上並且可以成為檢測用對象 之接點栓塞中,選擇用以抽出檢測點之方法(步驟S7 )。 也就是說,在半導體裝置中,具有複數個之同種類之接點 栓塞。因此,無法檢測全部之接點栓塞,抽出樣本而進行
2108-4867-PF(N).ptd 第18頁 541637 五、發明說明(15) 檢測。決定該抽出方法者係步驟S7。 作為抽出方法之例子,係顯示以下之二種方法。該 一種方法,係由顯示在顯示部28上並且可以成為檢測用/ 象之接點栓塞中、操作者以手動而進行抽出之方法丨第二 種方法,係由可以成為檢測用對象之接點栓塞中、控 24自動隨機地進行抽出之方法。在該狀態下,操作者係^ 以僅設定樣本個數,進行無偏差發生之樣本抽出。也就 說’在步驟S7,選擇手動抽出或自動隨機抽出。 接著’在圖8所示之步驟sg,連結在步驟所抽出之 檢測點之接點栓塞之佈局座標和檢測用台座之台座座標, 自動地移動台座,以便於使得檢測點,到達至懸桿之^ 置。可以藉此,而使得懸桿,容易配置在檢測點上。 接著’以導電性AFM,作為AFM,進行動作,掃描懸 桿,而取得AFM影像(步驟S9 )。此外,該動作係使用導 電性AFM所包括之功能,檢測裝置1〇〇之控制部24,係聯合 導電性AFM之控制系統,而操作導電性afm。此外,關於 AFM影像之資料,係由導電性AFM而被施加至檢測裝置丨〇〇 之資料處理部2 7。 接著,在資料處理部2 7,對於所得到之AFM影像,進 行影像認識處理,和記憶在資訊記憶部2丨中之接點栓塞之 佈局資訊,進行比較,以便於自動地修正由於在檢測用台 座移動時之誤差所造成之位置偏移。可以藉由這樣,而進 行檢測點之正確掃描(步驟sl〇)。 接著,在檢測點之接點栓塞上,接觸到懸桿,藉由台
541637 五、發明說明(16) 座和來自懸桿驅動控制部2 5之控制而進行掃描,並且,在 資料取得部2 6,取得流動在懸桿中之電流值(步驟s j 1 )° 接著’就藉由步驟S 7所抽出之全部之檢測點之接點栓 塞,在控制部24,進行測定是否結束之確認(步驟S12 )’在結束全部測定之狀態下,進展至下一個步驟,在殘 留有檢測點之狀態下,重複地進行步驟s 8以下之動作。 接著’在資料處理部2 7,統計在各個檢測點所取得之 電流值,算出電流值之頻率分佈、平均值、最大值或最小 值等’顯示在顯示部28上(步驟S13)。可以藉由這樣之 處理’而掌握在各個檢測點中之電流值之不均等。 接著’在資料處理部2 7,可以由例如電流值之頻率分 佈’而得到各個檢測點中之正常電流值和異常電流值之分 這個係可以有用在推論異常之原因時。此外,板據該 資料,而設定用以判定導通不良或”接合不良之臨限值 (步驟S14 )。 在此’、顯示前述臨限值之一例。在導通檢測中,設定 L限值成為例如5 0 p A,如果為5 Ο p A以上的話,則判定導 通良好(〇K ),如果未滿50pA的話,則判定導通不良(NG )=^ ^在漏電檢測中’於接點栓塞1 9 2和1 9 4之狀態 限值,成為例如10ρΑ,如果未滿的話,則 ::,二、良好(〇K ),如果為1〇pA以上的話,貝判定接合 。此外’在接點栓塞1 93之狀態下,設定臨限 、:例如1 0 p A ’如果為-1 0 P A以上(以絕對值表示的
541637 五、發明說明(17) "~ " ' - 活、則絕對值未滿丨〇pA )的話,則判定接合良好(〇κ ), 如果未滿-10 ΡΑ (以絕對值表示的話、則絕對值為1〇ρΑ^ 上)的話,則判定接合不良(NG )。 然後’根據所得到之判定結果,而在顯示部2 8上, 於OK之接點栓塞和NG之接點栓塞,進行分色及顯示(步驟 s 1 5 )。可以藉由該處理,而掌握例如接點深度和導通不 良之接點栓塞間之關係等、不良接點之佈局依附性等。 此外,根據所得到之判定結果,而將NG之接點栓塞之 個數和比例,顯示在顯示部28上(步驟S16)。可以萨 該處理’而掌握不良發生頻率。 此外,由藉由步驟s 1 〇而進行影像認識處理之A影 像,測^各個檢測點之接點拴塞之直徑和麵積(步驟^7 )著’在資料處理部27,處理在各個檢測點之所取得 =k值間之關係’作為相關圖’而顯示在顯示部Μ上 ^步驟S18)。可以藉由該處理’而掌握導通不良之接點 栓塞和接點栓塞之平面形狀間之因果關係。 •’ 此外:在:導體基板上,同樣地形成複數個之半導體 裝置,但疋,無法就全部之半導體裝置, 定檢測用對象,但是,可以掛於忐盔 欢“ 义 裝置’相同於藉由前述步驟S7所決定:用對象之半導體 測點之測m,在每—個卜進行在檢 檢測點。 1U牛等體裝置,也可以改變其 貫靶形態之檢測裝置100時,例 <C·檢測裝置之實現例> 在實現以上所說明之實絲形能+上
541637 五、發明說明(18) 如可以使用圖9所示之電腦系統。 也就是說,在圖6所示之檢測裝置丨〇 〇之各個裝置中, 包括懸桿或電流計之資料取得部2 6和電壓產生部2 9 ,係必 須之專用機器,但是’其他之構造係可以藉由包括圖9所 示之電腦本體101、顯示器裝置102、裝設磁帶1〇4之磁帶 裝置 103、鍵盤 105、滑鼠1〇6、裝設CD-ROM (Compact
Disc-Read Only Memory :唯讀光碟機)1〇8 之CD — R〇M 裝置 1 0 7和通訊用數據機1 0 9之電腦系統而實現。 資訊處理部22、控制部24、,台座及懸桿驅動控制部25 和資料處理部27之功能,係可以藉由在電腦上執行電腦程 式(檢測方法程式)而實現,在該狀態下,該程式係藉由 磁帶104或CD-R0M1 08等之記錄媒體而進行供應。此外,該 程式係能夠以訊號之形態,而在通訊路上,進行搬送,並^ 且’還可以下载於記錄媒體上。 、檢測方法程式係能夠在電腦本體丨〇1執行,操作者係 了以藉由觀看相當於顯示部28之顯示器裝置102,同時, 操作相當於外部操作部2 3之鍵盤丨〇 5或滑鼠丨〇 6,以便於 行檢測。 此外, 通訊迴路, 體 101 〇 檢測方法程式,係可以由其他電腦開始,經由 透過通訊用數據機1〇9,以便於供應至電腦本 圖1 0 ’顯示以圖9所示之電腦系統之構造而作為方 。圖9所示之電腦本體101,係具有CPU (Central r〇CeSSlng Uni ΐ :中央處理器)20 0、ROM (Read Only
541637 五、發明說明(19)
Memory :唯讀記憶體)201、RAM (Random Access Memory ··隨機存取記憶體)202和硬碟20 3。 CPU200係在顯示器裝置102、磁帶裝置1〇3、鍵盤 105、滑鼠106、CD - ROM裝置107、通訊用數據機! 09、 尺(^201、1^^1202和硬碟2 03間,輸入及輸出資料,同時, 進行處理。 紀錄在磁帶1 〇 4或C D - R 0 Μ1 0 8之檢測方法程式,係藉由 CPU200 ’而一度收納在硬碟203中。CPU200係由硬碟203, 而適當地下載檢測方法程式至RAM20 2,執行程式,以便於 實施檢測。 此外,在檢測裝置1 0 0中之資訊記憶部21,係可以使 用R A Μ 2 0 2之程式記憶區域以外之部分,也可以記憶在硬碟 203 中。 、 以上所說明之電腦系統係一例,可以執行檢測方法程 式,而並不僅限定於此,即使作為記錄媒體,係也並非限 定為磁帶104或CD-ROM108。 接著,可以藉由將以上所說明之電腦系統,連接在導 電性AFM之控制系統,能夠操作懸桿或檢測用台座,以便 於實現檢測裝置1 0 0。此外,台座及懸桿驅動控制部2 5, 係可以使用配置在導電性A F Μ上之驅動控制系統,在該狀 態下’將控制部2 4連接在該驅動控制系統。 【發明效果】 如果藉由本發明之申請專利範圍第1項所記載之半導 體裝置之檢測方法的話,則對於接點栓塞之一端露出於層
541637 五、發明說明(20) 〜 間絕緣膜之表面上之狀態下之製造製程中之半導體裝置, 在導電性原子間力顯微鏡之懸桿和半導體基板間,施加偏 電壓,使得導電性原子間力顯微鏡之懸桿,接觸到接點拾 塞,檢測電流,以便於根據所檢測之電流,而判定半導體 裝置之電氣特性,因此,可以在線上檢測,檢測電氣之異 常,並且,不須進行在習知之故障診斷技術中之所需要之 測疋用配線或電極之配置,而能夠實現簡便之檢測。 如果藉由本發明之申請專利範圍第2項所記載之半導 體裝置之檢測方法的話,則藉由對於接合構造,沿著順向 方向,來施加偏電壓,以便於在正常地形成連接在接合構 造上之接點栓塞之狀態下,流動大電流,因此,能夠確實 地檢測所選擇之接點栓塞是否導通。 如果藉由本發明之申請專利範圍第3項所記載之半導 體裝置之檢測方法的話,則藉由對於接合構造,沿著逆向 方向,來施加偏電壓,以便於在正常地形成接合構造之pN 接合部之狀態下,幾乎並無電流流動,因此,能夠確實地 檢測連接在所選擇之接點栓塞上之接合構造是否良好。 如果藉由本發明之申請專利範圍第4項所記載之半導 體裝置之檢測方法的話,則調查半導體基板内之接合構 ,、’,在所設定之電壓條件下,就檢測電流是否有效,來進 行判疋’因此’可以防止對於例如連接在不可能進行構造 士之電流測定之接合構造上之接點栓塞為止來施行檢 實施有效率之檢測。 如果藉由本發明之申請專利範圍第5項所記載之半導
五、發明說明(21) 體裝置之檢測方法的話,則 上之栓塞’成為同種類之检塞種類之接合構造 件’因此’能夠在顯示器,僅顯根=刀類而設定電壓條 塞,可以達到使用者之便利。.、、具不例如同種類之接點栓 如果猎由本發明之^ φ含主蛮^ 體裝置之檢測方法的話,:配項所記載之半導 以及⑽接合部之有無漏電流否導通之檢測 性,:此,能夠確實地進行任何之檢測。改變偏電壓之極 體裝置之‘測$ :::申專利範圍第7項所記載之半導 測用懸桿,修正移 此,能夠正確地佶所造成之懸桿之位置偏離,因 如果获得懸桿位處在接點栓塞上。 體裝置之‘測方::之申明專利範圍第8項所記載之半導 塞而檢測出之電攻枯話2則根據由複數個之各個之接點栓 得到適當之臨限值L。 决定既定之臨限值,因此,能夠 體裝置之:二$ :明之申請專利範圍第9項所記載之半導 塞而檢剛出之雷法的話、’由於對於由複數個之各個接點栓 握電流值之不均=值,進行頻率分佈處理,因此,能夠掌 效地達到正常電ί僧二可以在推測異常之原因時,有 晃机值和異常電流值之分佈等。 2108.4867-PF(N).ptd 第25頁 541637 圖式簡單說明 圖1係顯示在使用導電性AFM而測定接點部之導通特性 之狀態下之概略構造之圖式。 圖2係顯示接點栓塞之導通特性之圖式。 圖3係顯示在使用導電性AFM而測定接點部之漏電特性 之狀態下之概略構造之圖式。 圖4係顯示接點栓塞之漏電特性之圖式。 圖5係顯示包括在實際之半導體裝置中之接合構造之 一例之圖式。 圖6係顯示實現本發明之半導體裝置之檢測方法之構 造之圖式。 圖7係說明本發明之半導體裝置之檢測方法之流程 圖。 圖8係說明本發明之半導體裝置之檢測方法之流程 圖。 圖9係實行本發明之半導體裝置之檢測方法之電腦系 統之外觀圖。 圖1 0係顯示實行本發明之半導體裝置之檢測方法之電 腦系統之構造之圖式。 【符號說明】 1 :電流計 2 :可變式直流電源 3 :懸桿 4 :半導體基板 5 : P型井區域
2108-4867-PF(N).ptd 第26頁 541637 圖式簡單說明 6 : 元件分離絕緣膜 7 : N型雜質區域 8 : 層間絕緣膜 9 : 接點栓塞 11 :P型井區域 12 :N型井區域 13 :元件分離絕緣膜 14 :元件分離絕緣膜 15 :P型雜質區域 16 :N型雜質區域 17 :P型雜質區域 18 :N型雜質區域 19 :接點栓塞 21 :資訊記憶部 22 :資訊處理部 23 :外部操作部 24 :控制部 25 :台座及懸桿驅動控制部 26 :資料取得部 27 :資料處理部 28 :顯示部 29 :電壓產生部 90 :接點栓塞 91 :接點栓塞
2108-4867-PF(N).ptd 第27頁 541637 圖式簡單說明 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 讀光碟機) 109 191 192 193 194 200 接點栓塞 接點检塞 接點栓塞 接點检塞 接點栓塞 接點栓塞 接點栓塞 接點栓塞 檢測裝置 電腦本體 顯示器裝置 磁帶裝置 磁帶 鍵盤 滑鼠 CD-ROM裝置 CD-ROM (Compact DISC-Read Only Memory ··唯 通信數據機 接點栓塞 接點栓塞 接點栓塞 接點栓塞 CPU (Central Processing Unit ··中央處理器
2108-4867-PF(N).ptd 第28頁 541637 圖式簡單說明 ) 201 : ROM (Read Only Memory :唯讀記憶體) 20 2 : RAM (Random Access Memory :隨機存取記憶體 ) 2 0 3 :硬碟
2108-4867-PF(N).ptd 第29頁

Claims (1)

  1. 541637
    在導電性原子間力顯微鏡之檢測用 複數個之接點耠实+ ^ 压丄叩戰置前述 .、 土之一鳊露出於前述層間絕緣膜之矣 括:“卜之耘中之前述半導體裝置後,接著,包 邕# )在前述導電性原子間力顯微鏡之懸桿和前述I =基板間’&加偏電壓’以接觸到前述複數個之^^ ί掃Ϊ所選出之一個接點栓塞之狀態,對於前述懸桿,進 及田而檢測在前述懸桿中之所流動之電流之步驟;以 )%b ) &在對於前述複數個之接點栓塞實施前述步驟(a 丰二Ϊ較所檢測之電流值和既定之臨限值’ m判定前述 +導體裝置之電氣特性之步驟。 义 1由· ^申請專利範圍第1項之半導體裝置之檢測方法, h本邋&述步驟(8)係包括在前述半導體區域構成其他 ^半導體區域和接合構造之狀態下而對於前述接合構造沿 著順向方向來施加前述偏電壓之步驟; 前述步驟(b )係包括判定前述複數個之接點栓塞是 否導通之步驟;如果所檢測之前述電流值為前述既定之臨 限值以上的話,則判定導通良好。
    541637 ’、申晴專利範圍 3·如申請 其中,前述步 ^半導體區域 著逆向方向來 前述步驟 接合部是否有 之絕對值未滿 合部無漏電流 4·如申請 其中,在前述 點栓塞之佈局 資訊而調查前 前述步驟 偏電壓之極性 就前述懸桿之 在有效之狀態 檢測。 專利範圍第1項之半導體裝置之檢測方法, 驟(a )係包括在前述半導體區域構成其他 和接合構造之狀態下而對於前述接合構造沿 施加前述偏電壓之步驟; (b )係包括判定在前述半導體基板内之― f漏電流之步驟;如果所檢測之前述電流值 别述既定之臨限值的話,則判定在前述p N接 〇 專利範圍第1項之半導體裝置之檢測方法, 步驟(a)前,還包括根據前述複數個之接 資訊以及用以注入雜質之注入用罩幕之佈局 述半導體基板内之接合構造之步驟; (a )係包括根據前述調查結果而設定前述 和電壓值同時在所設定之前述電壓條件丁而 前述電流檢測是否有效來進行判定之步驟; 下,實行在所設定之前述電壓條件下之電流 5·如申請專利範圍第4項之半導體裝置之檢測方法, 其中,前述步驟(a )係包括:根據前述調查結果,而使 得連接在同種類之接合構造上之栓塞,成為同種類之检 塞,而對於前述複數個之接點栓塞,進行分類,根據該八 類而設定前述電壓條件之步驟。 μ刀 6·如申請專利範圍第4項之半導體裝置之檢測方法, 其中’刚述步驟(a )係包括:藉由前述複數個之接點於
    541637 六、申請專利範圍 塞是否導通之檢測以及在前 有無漏電流之任何檢測,而改變前述偏電壓二口/〜 驟。 电变之極性之步 7·如申請專利範圍第4項之半導體裝置之 其中,前述步驟(a )係包括·· υ 、’ 在流動至前述懸桿之前述電流之檢測之前, 寸 複數個之接點栓塞之佈局資訊,而移動前述檢么座^ 將前述所選擇之接點栓塞,配置在前述懸桿之^ :, 驟; 卜。丨之芡 藉由前述導電性原子間力顯微鏡之前述懸桿之掃描, 而取得前述所選擇之接點栓塞之端面部分之AFM 3像之曰步 驟;以及 ~ 7 根據前述AFM影像而修正前述懸桿之位置偏離之步 驟。 ’ 8·如申請專利範圍第4項之半導體裝置之檢測方法, 其中’前述步驟(b )係包括根據由前述複數個之各個之 接點栓塞而檢測出之前述電流值來決定前述既定之臨限值 之步驟。 9·如申請專利範圍第4項之半導體裝置之檢測方法, 其中’刖述步驟(b )係包括··對於由前述複數個之各個 接點栓塞而檢測出之前述電流值,進行頻率分佈 (histogram )處理之步驟。
TW091110540A 2001-09-25 2002-05-20 Semiconductor device inspecting method TW541637B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001291386A JP2003100832A (ja) 2001-09-25 2001-09-25 半導体装置の検査方法およびプログラム

Publications (1)

Publication Number Publication Date
TW541637B true TW541637B (en) 2003-07-11

Family

ID=19113537

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110540A TW541637B (en) 2001-09-25 2002-05-20 Semiconductor device inspecting method

Country Status (5)

Country Link
US (1) US20030057988A1 (zh)
JP (1) JP2003100832A (zh)
KR (1) KR20030026208A (zh)
DE (1) DE10243606A1 (zh)
TW (1) TW541637B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103207287A (zh) * 2013-03-18 2013-07-17 大连民族学院 一种核聚变材料辐照内部损伤的检测方法
CN110718480A (zh) * 2019-10-18 2020-01-21 长江存储科技有限责任公司 一种字线层漏电的判断方法及系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930502B2 (en) * 2003-12-10 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method using conductive atomic force microscopy to measure contact leakage current
KR100852919B1 (ko) * 2005-11-17 2008-08-22 정재호 반도체 소자 진단을 위한 전압-전류 측정 장치
KR100976363B1 (ko) * 2008-07-03 2010-08-18 주식회사 캔티스 미세물질 센싱장치
US9147610B2 (en) 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof
EP2682760A1 (en) * 2012-07-05 2014-01-08 Imec Apparatus and method for atomic force microscopy in controlled atmosphere
CN104849499B (zh) * 2015-05-07 2017-06-23 浙江大学 一种快速扫描原子力显微检测方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192165B1 (ko) * 1995-06-15 1999-06-15 김영환 반도체 소자의 배선폭 측정방법
JPH0927527A (ja) * 1995-07-10 1997-01-28 Matsushita Electron Corp 半導体装置の評価方法
JPH0966250A (ja) * 1995-09-01 1997-03-11 Furukawa Electric Co Ltd:The スラリー塗布装置
JP2000021945A (ja) * 1998-06-30 2000-01-21 Nec Corp 半導体集積回路のコンタクト抵抗測定方法及び回路
US6147507A (en) * 1998-08-10 2000-11-14 Advanced Micro Devices, Inc. System and method of mapping leakage current and a defect profile of a semiconductor dielectric layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103207287A (zh) * 2013-03-18 2013-07-17 大连民族学院 一种核聚变材料辐照内部损伤的检测方法
CN110718480A (zh) * 2019-10-18 2020-01-21 长江存储科技有限责任公司 一种字线层漏电的判断方法及系统

Also Published As

Publication number Publication date
DE10243606A1 (de) 2003-04-30
US20030057988A1 (en) 2003-03-27
KR20030026208A (ko) 2003-03-31
JP2003100832A (ja) 2003-04-04

Similar Documents

Publication Publication Date Title
TW396484B (en) Methods and apparatus for testing semiconductor and integrated circuit structures
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
US6895346B2 (en) Method for test conditions
CN101877326B (zh) 集成电路的制造方法
CN108376653B (zh) 用于硅通孔(tsv)的电气测试的系统和方法
US20070267632A1 (en) Apparatus and Method for Test Structure Inspection
TW541637B (en) Semiconductor device inspecting method
TWI716901B (zh) 半導體檢查裝置
Patterson et al. Rapid reduction of gate-level electrical defectivity using voltage contrast test structures
Chang et al. The investigation of Active VC and EBAC analysis utilization on test structure
EP2385551A1 (en) Silicon substrate wafer and test method
JP2005032760A (ja) 半導体装置の欠陥検査方法
Huat et al. Physical fault isolation of complex BEOL defects in advanced microprocessors using EBAC technique in nano-prober
JP2000068345A (ja) 半導体装置のコンタクト開口検査方法
TW201030349A (en) System and method for testing an electrostatic chuck
TW398050B (en) Semiconductor device testing circuit and its testing method
JP3287332B2 (ja) 半導体集積回路の断線故障検出装置及びその断線故障検出方法
JPH118278A (ja) 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法
JP2814953B2 (ja) 故障モードの特定方法
Johnson et al. One-chamber workflow for STEM examination of EBIRCH-localized defects: YE: Yield Enhancement/Learning
JP2002203882A (ja) 電子デバイスの製造方法
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法
JPH0933604A (ja) 故障モードの特定方法及び装置
Kodali et al. Conductive Thin Film Fail Detection in 20 nm and 14 nm Technologies
CN117491832A (zh) 半导体器件的检测方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees