JP2005032760A - 半導体装置の欠陥検査方法 - Google Patents
半導体装置の欠陥検査方法 Download PDFInfo
- Publication number
- JP2005032760A JP2005032760A JP2003192937A JP2003192937A JP2005032760A JP 2005032760 A JP2005032760 A JP 2005032760A JP 2003192937 A JP2003192937 A JP 2003192937A JP 2003192937 A JP2003192937 A JP 2003192937A JP 2005032760 A JP2005032760 A JP 2005032760A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- wiring
- substrate
- layer
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】製造工程の途中であっても、また実デバイス上であっても多層配線構造内に存在する欠陥を検査することができる半導体装置の欠陥検査方法を提供すること。
【解決手段】半導体基板１０００上に形成された多層配線構造に存在するボイドＶ等の欠陥を検査する欠陥検査方法であって、多層配線構造をなす最下層の第１層配線１１２１〜１１２４を、半導体基板１０００を介して所定電圧にバイアスする。続いて、多層配線構造をなす最上層の第５層配線１５２１〜１５２４に電子ビームＥＢを照射する。続いて、電子ビームＥＢの照射に伴って半導体基板１０００に発生する基板電流ｉＫを測定する。そして、基板電流ｉＫから層配線構造に存在する欠陥を検出する。
【選択図】 図１
【解決手段】半導体基板１０００上に形成された多層配線構造に存在するボイドＶ等の欠陥を検査する欠陥検査方法であって、多層配線構造をなす最下層の第１層配線１１２１〜１１２４を、半導体基板１０００を介して所定電圧にバイアスする。続いて、多層配線構造をなす最上層の第５層配線１５２１〜１５２４に電子ビームＥＢを照射する。続いて、電子ビームＥＢの照射に伴って半導体基板１０００に発生する基板電流ｉＫを測定する。そして、基板電流ｉＫから層配線構造に存在する欠陥を検出する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成された多層配線構造に存在するボイド等のプロセス上の欠陥を検査する半導体装置の欠陥検査方法に関する。
【０００２】
【従来の技術】
半導体装置の微細化に伴い、製造過程において発生する各種の欠陥の存在を的確に把握する技術が要請されている。即ち、微細化に伴い、欠陥そのものも微細化されるため、光学的な手段によっては欠陥を発見することが困難になってきた。また、光学的な手段によっては、微細構造の内部に埋もれた欠陥を検査することができない。この種の欠陥としては、例えば、配線内のボイド、配線の剥がれ、ビア内のボイド、ビアと配線との界面での導通不良、異種金属間の反応により生成された異物、配線間のショートなどがある。これらの欠陥が電流経路上に存在すると、電気的特性に悪影響が及ぶことになる。このような欠陥を検出するために、製品チップと共にいわゆるＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）をウエハ上に形成し、このＴＥＧの電気的特性を評価することにより、チップ内の集積回路を構成する実デバイスの形成状態をモニタしている。この種のＴＥＧには、モニタの対象に応じて各種のものがあるが、多層配線間を電気的に接続するビアやコンタクトの形成状態をモニタするためのＴＥＧとしては、例えば特開平３−３６７４７号公報に開示された従来技術がある（特許文献１参照）。この従来技術は、ビアチェーンに関し、半導体集積回路の開発設計に必要な多層配線に関わる諸特性の測定や、生産時の多層配線形成工程でのプロセス状況を把握をするためのものであって、その電気特性を測定することにより欠陥を評価する。
【０００３】
【特許文献１】
特開平３−３６７４７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の従来技術によれば、ビアチェーンの両端がプロービングパッド等の電極に接続されていなければ評価することができず、従ってプロービングパッド等を形成する前の製造工程で微細な多層配線構造に存在する欠陥を検査することができないという問題がある。また、プロービングパッドに対してテスタ側のプローブを機械的に接触させなければならないため、テスト用のプロービングパッドを備えない実デバイス上の配線等を評価することができず、ＴＥＧを準備しなければならないという問題もある。
本発明は、上記したような従来技術が有する問題点を解決するためになされたものであり、製造工程の途中であっても、また実デバイス上であっても多層配線構造内に存在する欠陥を検査することができる半導体装置の欠陥検査方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
本発明に係る第１の半導体装置の欠陥検査方法は、半導体基板上に形成された多層配線構造に存在する欠陥を検査する半導体装置の欠陥検査方法であって、前記半導体基板を所定電圧にバイアスする第１のステップと、前記多層配線構造をなす最上層の配線に電子ビームを照射する第２のステップと、前記半導体基板に発生する基板電流を測定する第３のステップと、前記基板電流から前記多層配線構造に存在する欠陥を検出する第４のステップと、を含む。この構成によれば、最上層の配線に入射した電子は、各配線層間を電気的に接続するための例えばビアやコンタクトを介して半導体基板に向かって移動し、この半導体基板内に基板電流を形成する。ここで、最上層の配線と半導体基板との間の電流経路をなす上記ビアやコンタクトにボイド等の欠陥が存在すると、この欠陥が存在する部位の電気的抵抗が変化する（例えば高くなる）。この結果、最上層に入射した電子が半導体基板に向かう過程で、この電子の移動が阻害され、半導体基板内に発生する基板電流が減少する。従って、この基板電流から多層配線構造に存在する欠陥が検出される。この方法によれば、半導体装置の表面側にあたる多層配線構造の最上層の配線に電子ビームを照射し、この半導体装置の裏面側にあたる半導体基板に発生する基板電流を観測するので、電子の移動経路上に存在する欠陥を精度良く検出することができる。
【０００６】
上記第１の半導体装置の欠陥検査方法において、前記第４のステップでは、例えば、最上層の複数の前記第２の配線について前記電子ビームを照射してそれぞれ測定された基板電流の差分から前記欠陥の有無を判定するようにしてもよい。また、前記第３のステップでは、例えば、前記多層配線構造が形成された前記半導体基板の温度を変化させ、該温度をパラメータとして前記基板電流を測定し、前記第４のステップでは、例えば、前記温度と前記基板電流との関係から前記欠陥を検出するようにしてもよい。さらに、前記第２のステップでは、例えば、バイナリスキャン法により前記多層配線構造を含む前記半導体基板の表面を前記電子ビームで走査するようにしてもよい。上記欠陥検査方法において、前記第３のステップでは、例えば、前記配線をスポット光で走査することにより該配線を局部的に加熱しながら前記基板電流を測定するようにしてもよい。また、前記第２のステップでは、前記電子ビームをパルス状に変調して照射し、前記第４のステップでは、前記パルス状の電子ビームの照射に対する前記基板電流の応答特性から前記欠陥を検出するようにしてもよい。
【０００７】
本発明に係る第２の半導体装置の欠陥検査方法は、半導体基板上に形成された多層配線構造に存在する欠陥を検査する半導体装置の欠陥検査方法であって、前記半導体基板を所定電圧にバイアスする第１のステップと、前記多層配線構造をなす最上層の配線を電子ビームで走査する第２のステップと、前記半導体基板に発生する基板電流を測定する第３のステップと、前記電子ビームの走査位置と前記基板電流との関係から前記多層配線構造に存在する欠陥を検出する第４のステップと、を含む。上記第３の半導体装置の欠陥検査方法において、前記第４のステップでは、例えば、前記走査位置に対する前記基板電流の変化の傾きから前記欠陥の位置を特定するようにしてもよい。また、前記第３のステップでは、例えば、前記多層配線構造が形成された半導体基板の温度を変化させ、該温度をパラメータとして前記基板電流を測定し、前記第４のステップでは、例えば、前記温度をパラメータとして前記電子ビームの走査位置と前記基板電流との関係から前記欠陥を検出するようにしてもよい。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、第１の実施形態に係る欠陥検出方法が適用される被検査対象の半導体装置の部分断面図である。この半導体装置は、５層配線構造（多層配線構造）を有するものであって、同図に示すように、ｐ型半導体基板１０００上には、第１層絶縁膜１１００、第２層絶縁膜１２００、第３層絶縁膜１３００、第４層絶縁膜１４００、第５層絶縁膜１５００が積層されている。また、第１層絶縁層１１００から第５層絶縁層１５００には、第１層配線１１２１〜１１２４、第２層配線１２２１〜１２２４、第３層配線１３２１〜１３２４、第４層配線１４２１〜１４２４、および第５層配線１５２１〜１５２４がそれぞれ形成されている。ここで、最上層の第５層配線１５２１から最下層の第１層配線１１２１まではビアを介して互いに接続され、第１層配線１１２１は、コンタクトを介して、ｐ型半導体基板１０００の表面に島状に形成された高濃度のｎ型不純物拡散層１０１０と接続されている。このｎ型不純物拡散層１０１０は、ＭＯＳトランジスタのソース・ドレインに対応するものである。もちろん、ｎ型不純物拡散層１０１０に代えてｐ型不純物拡散層を用いても良い。これら第１層配線１１２１から第５層配線１５２１と、各層を接続するためのビアおよびコンタクトと、ｎ型不純物拡散層１０１０は配線パターンＨＰ１を形成している。配線パターンＨＰ１と同様に、第１層配線１１２２〜１１２４から第５層配線１５２２〜１５２４と、各層を接続するためのビアおよびコンタクトは、配線パターンＨＰ１〜ＨＰ４を形成している。図１に示す例では、配線パターンＨＰ２の第３層配線１３２２と第４層配線１４２２とを接続するビアに、電気的導通を阻害する原因となる欠陥の一種であるボイドＶが存在しており、このため、これら配線間の電気的抵抗が上昇した状態となっている。
【０００９】
図１に示す配線パターンＨＰ１〜ＨＰ４をなす各配線層は、同一層内では互いに分離されており、上下関係にある他の配線層とはビアを介してのみ接続されている。従って、配線パターンＨＰ１〜ＨＰ４によって形成される第５層配線１５２１〜１５２４からｎ型不純物拡散層１０１０に至る各電流経路は互いに独立したものとなっている。また、図１において、半導体基板１０００の裏面に形成されるいわゆる自然酸化膜は研磨により剥離されており、この自然酸化膜が剥離された状態で、半導体基板１０００の裏面に電極１０が取り付けられている。電極１０は、半導体基板１０００を載置するためのステージ（図示なし）の表面に設けられている。この電極１０と接地との間には電圧源２０が接続され、この電圧源２０により電極１０が所定の正電圧にバイアスされるようになっている。電圧源２０と接地との間には電流計３０が接続され、これにより、半導体基板１０００に発生する基板電流ｉＫを測定することが可能となっている。
【００１０】
次に、本実施形態による半導体装置の欠陥検査方法について、図１に示すボイドＶを検出する場合を例として具体的に説明する。
先ず、電圧源２０により、半導体基板１０００を所定の正電圧にバイアスする。これにより、配線パターンＨＰ１〜ＨＰ４をなす最下層の配線１１２１〜１１２４が、半導体基板１０００を介して所定の正電圧にバイアスされる。電圧源２０は、一定の正電圧を発生するものであるが、半導体基板１０００に発生する基板電流による電位の変動分を補償するために必要とされる精度で所定の正電圧を一定に制御する電流駆動能力を有している。即ち、電圧源２０および電流計３０は、基板電流ｉＫを検出するための高精度の電流検出回路を構成している。電圧源２０が発生する電圧は、特に正電圧に制限されず、電圧源２０および電流計３０から構成される電流検出回路によって、半導体基板１０００内に発生する基板電流ｉＫを有効に検出することができる値であれば良い。
続いて、細く絞られた一定パワーの電子ビームＥＢで半導体装置の表面を走査する。この電子ビームＥＢで走査する過程において、配線パターンＨＰ１をなす最上層の配線１５２１に対し電子ビームＥＢが照射されると、第５層配線１５２１に入射した電子により、この第５層配線の電位が低下する。このため、電圧源２０により所定の正電圧にバイアスされた半導体基板１０００と第５層配線１５２１との間に電位勾配が生じる。この電位勾配による電界の作用を受けて、第５層配線１５２１に入射した電子がビアを介して第４層配線１４２１に移動し、以下、第３層配線１３２１、第２層配線１２２１、第１層配線１１２１と各層間のビアおよびコンタクトを介してｎ型不純物拡散層１０１０に到達し、半導体基板１０００内に基板電流ｉＫを形成する。
【００１１】
続いて、電子ビームＥＢが走査され、配線パターンＨＰ１を構成する第５層配線１５２２に照射されると、この第５層配線１５２２に入射した電子は、上述と同様に半導体基板１０００に向けて移動しようとする。しかし、この配線パターンＨＰ２にはボイドＶが存在するため、第５層配線１５２２から半導体基板１０００に至る電流経路上に存在する抵抗が上昇し、これにより電子の移動が阻害される。従ってこの場合、後述するように、欠陥のない上述の配線パターンＨＰ１に電子ビームＥＢを照射した場合に比較して、半導体基板１０００に発生する基板電流ｉＫが減少することとなる。この後、電子ビームＥＢが配線パターンＨＰ３を構成する第５層配線１５２３と、配線パターンＨＰ４を構成する第５層配線１５２４とに順に照射され、各配線パターンの最上層の配線に入射した電子により基板電流ｉＫが形成される。このように、電子ビームＥＢで半導体装置の表面を走査すると、その走査位置に応じて半導体基板１０００に基板電流ｉＫが発生する。この基板電流ｉＫは電流計３０により測定され、この測定データは電子ビームＥＢの走査位置と対応付けられて図示しないデータ処理装置の記憶部に記憶される。
【００１２】
図２（ａ）に、上述のように電子ビームＥＢで走査した際に電流計３０により測定される基板電流ｉＫの波形を示す。この波形は、上述のデータ処理装置の記憶部に記憶された測定データを表示処理したものである。この例に示すように、細く絞られた電子ビームＥＢが配線１５２１〜１５２４の各配線を走査している区間で基板電流ｉＫが発生し、配線が存在しない領域を走査している区間では発生しない。また、各区間で発生する基板電流ｉＫを比較すると、ボイドが存在する配線パターンＨＰ２を構成する第５層配線１５２２に電子ビームＥＢが照射されたときの基板電流が、他の配線パターンＨＰ１，ＨＰ３，ＨＰ４に電子ビームＥＢが照射されたときの基板電流に比較して小さくなっている。図２（ｂ）に、電子ビームＥＢのビーム径を最上層の各配線の幅よりも大きく、且つ配線の配置ピッチよりも小さく設定し、電子ビームＥＢを配線ピッチでステッピングさせて走査した場合の基板電流ｉＫの波形を示す。この例によれば、各配線パターンについて、最上層の配線の全面に電子ビームＥＢが照射されるので、各配線パターンについて基板電流ｉＫをポイントデータとして取得することができる。従って、電子ビームＥＢの走査時間が短くなり、検査時間を短縮することができる。
【００１３】
続いて、上述のように測定された基板電流ｉＫの測定データから、多層配線構造を有する配線パターンＨＰ１〜ＨＰ４に存在する欠陥を検出する。即ち、図示しない上述のデータ処理装置は、その記憶部から上述の基板電流ｉＫの測定データを読み出し、最上層の複数の配線１５２１〜１５２４について電子ビームＥＢを照射して測定された各基板電流ｉＫの差分から欠陥の有無を判定する。具体的には、配線パターンＨＰ１について測定された基板電流ｉＫの値と、この配線パターンＨＰ１と近接する配線パターンＨＰ２について測定された基板電流ｉＫの値との差分を演算する。同様にして配線パターンＨＰ２及び配線パターンＨＰ３について測定された各基板電流ｉＫの差分と、配線パターンＨＰ３及び配線パターンＨＰ４について測定された各基板電流ｉＫの差分を演算する。そして、演算された各基板電流ｉＫの差分から各配線パターンについて欠陥の有無を判定する。即ち、隣接するパターンについて測定された基板電流値の差分を演算することにより、各配線パターンについて他の配線パターンに対する相対評価を行う。この例では、図２（ａ）または（ｂ）に示すように、配線パターンＨＰ２をなす配線１５２２に電子ビームＥＢを照射したときの基板電流ｉＫが、隣接する配線１５２１，１５２３に電子ビームＥＢを照射したときの基板電流に比較して小さくなっており、その差分が大きくなる傾向を示す。このことから、上述のデータ処理装置において、配線パターンＨＰ２に電気的抵抗の上昇をもたらすボイドＶによる欠陥が存在し、他の配線パターンには欠陥が存在しない旨の判定がなされ、外部に通知される。もっとも、図２に示す波形を表示し、利用者に欠陥の有無を判定させるようにしてもよい。
【００１４】
ここで、第１の実施形態の第１の変形例を説明する。欠陥の種類や程度によっては、常温では抵抗値に異常を与えないが、他の温度領域で抵抗値の異常が顕在化する場合がある。この種の欠陥を検出するためには、上述の過程で、多層配線構造が形成された半導体基板１０００の温度Ｔを変化させ、この温度Ｔをパラメータとして基板電流ｉＫを測定する。そして、温度Ｔをパラメータとして基板電流の波形を表示させ、温度Ｔと基板電流ｉＫとの関係から欠陥を検出する。即ち、最上層の配線１５２１〜１５２４に電子ビームＥＢをそれぞれ照射したときの温度Ｔと基板電流との関係（基板電流温度特性）を求め、各配線について得られた温度特性を相互に比較し、その中から、他とは異なる特異なものを割り出す。そして、この特異な特性が得られた配線パターンに欠陥が存在するものと判定する。
続いて、第１の実施形態の第２の変形例を説明する。この第２の変形例では、各配線層の形成工程毎に基板電流を測定して、その測定データを蓄積することにより、各製造工程の履歴を記録しておく。欠陥が発生する前の工程では、抵抗が上昇しないため、電子ビームＥＢを照射したときの各基板電流は等しくなる。これに対し、欠陥は発生すると、抵抗成分が上昇するため、特定の配線パターンに電子ビームＥＢを照射したときの基板電流が他の配線パターンに比較して異なったものになり、欠陥の存在を把握することができる。このように各配線の形成工程で測定された基板電流の各測定データから、欠陥がどの工程で発生したかを事後的に把握することができ、従って各工程の管理を分離して個別に行うことができる。
【００１５】
続いて、第１の実施形態の第３の変形例を説明する。この第３の変形例では、いわゆるショートモードの欠陥を検出する。図３に、欠陥検出対象の配線パターンの一例を示す。同図において、配線ＨＡは、半導体基板に対して電気的に絶縁され、いわゆるフローティング状態となっている。また、配線ＨＢは、ビアＶＡが形成され、その端部に位置するビアを介して半導体基板と電気的に接続されている。これら配線ＨＡ，ＨＢは互いに隣接するように形成されている。このような配線パターンにおいて、配線ＨＡに電子ビームを照射する。ここで、仮に配線ＨＡと配線ＨＢとの間をショート（またはリーク）するような欠陥が存在しなければ、配線ＨＡに入射した電子は、配線ＨＢに移動することがなく、従って基板電流は観測されない。これに対し、配線ＨＡと配線ＨＢとの間をショートする欠陥（図示なし）が存在すると、配線ＨＡに入射した電子が配線ＨＢを介して半導体基板に流れ込み、基板電流を形成する。従ってこの場合、基板電流からショートモードの欠陥の存在を把握することができる。
以上により、本第１の実施形態によれば、プロービングパッド等の端子を必要とすることなく、非接触により半導体装置の多層配線構造内に存在（または潜在）する欠陥を検出することができる。これにより、プロービングパッド形成工程前の製造工程の途中であっても、あるいは実デバイス上であっても、多層配線構造内に存在する欠陥を検査することが可能になる。従って、欠陥を早期に発見することが可能になり、その後の工程の処理に反映させることが可能になる。よって、製造工程の途中で、その後のプロセスを中止するか否かの判断を下すことが可能になり、無駄な製造コストの発生を有効に抑制することができる。
【００１６】
次に、本発明の第２の実施形態を説明する。図４に、本実施形態に係るビアチェーンの詳細な断面構造を示す。なお、図４において、前述の図１に示す要素と共通する要素には同一符号を付す。また、図４には、電子ビームＥＢを走査する点と、スポット光Ｐを照射する点が表されているが、これらは第２の実施形態の変形例と第３の実施形態を説明するためのものであり、ここでは、電子ビームＥＢの照射位置は固定され、スポット光Ｐが照射されないものとする。第２の実施形態に係る半導体装置は、６層配線構造を有するものであって、ｐ型半導体基板２０００上には、第１層絶縁膜２１００から第６層絶縁膜２６００が積層されている。また、第１層絶縁膜２１００から第４層絶縁膜２４００には、第１層配線２２１０〜第４層配線２４１０が形成され、第５層絶縁膜２５００には第５層配線２５１１〜２５１７が形成され、第６層絶縁膜２６００には第６層配線２６１１〜２６１７が形成されている。ここで、第６層配線２６１１〜２６１７と第５層配線２５１１〜２５１７は、ビアを介して鎖状に交互に接続される。さらに、第５層配線２５１７から最下層の第１層配線２１１０まではビアを介して互いに接続される。また、最下層の第１層配線２２１０は、複数のコンタクトを介して、ｐ型半導体基板２０００の表面に形成された高濃度のｎ型不純物拡散層２０１０と接続されている。即ち、最下層の第１層配線２２１０と半導体基板２０００との間には複数のコンタクトが形成されている。このように複数のコンタクトを形成することにより、コンタクトに起因する抵抗の上昇を抑制し、ビアや配線内に存在する欠陥の検出を容易にしている。ｎ型不純物拡散層２０１０は、前述の図１に示すｎ型不純物拡散層１０１０と同様に、ＭＯＳトランジスタのソース・ドレインに対応するものである。図４に示す例では、第６層配線２６１４と第５層配線２５１４とを接続するビアにボイドＶによる欠陥が存在しており、このため、これら配線間の電気的抵抗が上昇した状態となっている。
【００１７】
次に、第２の実施形態による半導体装置の欠陥検査方法について、図４に示すボイドＶを検出する場合を例として具体的に説明する。先ず、電圧源２０により、半導体基板２０００を所定（一定）の正電圧にバイアスする。続いて、ビアチェーンを形成する配線の一部に電子ビームを照射する。具体的には、一定パワーの電子ビームＥＢを第６層配線２６１１に照射する。電子ビームＥＢが照射されると、入射した電子により、第６層配線２６１１の電位が低下する。このため、電圧源２０により所定の正電圧にバイアスされた半導体基板２０００と第６層配線２６１１との間に電位勾配が生じる。この電位勾配による電界の作用を受けて、第６層配線２６１１に入射した電子がビアチェーンを介してｎ型不純物拡散層２０１０に到達し、半導体基板２０００内に基板電流ｉＫを形成する。続いて、半導体基板２０００に発生する基板電流ｉＫを測定する。ここで、第５層配線２５１４と第６層配線２６１４との間のビアにはボイドＶが存在するため、抵抗成分が上昇し、これにより電子の移動が阻害される。従って、ボイドＶが存在しない場合に比較して、半導体基板２０００に発生する基板電流ｉＫが減少する。この基板電流ｉＫは電流計３０により測定され、この測定データは図示しないデータ処理装置の記憶部に記憶される。
【００１８】
続いて、上述のように測定された基板電流ｉＫの測定データから、ビアチェーンを形成する多層配線構造に存在する欠陥を検出する。即ち、図示しない上述のデータ処理装置は、その記憶部から上述の基板電流ｉＫの測定データを読み出し、ボイドＶが存在しない場合の基板電流の所定値ｉＫＲと比較し、その大小関係から欠陥の有無を判定する。この例では、ボイドＶにより基板電流ｉＫが所定値ｉＫＲよりも大きくなるので、欠陥が存在する旨の判定がなされ、外部に通知される。もっとも、測定された基板電流ｉＫの値を表示し、利用者に欠陥の有無を判定させるようにしてもよい。なお、本実施形態では、最下層の第１層配線２２１０と半導体基板２０００との間に複数のコンタクトが形成し、これにより、コンタクトに起因する抵抗の上昇を抑制しているので、ビアに発生するボイドＶの抵抗上昇に起因した基板電流の変化をより精度良く測定することができる。
【００１９】
次に、第２の実施形態の変形例を図４を援用して説明する。この第２の変形例では、上述の基板電流ｉＫを測定する過程において、ビアチェーンを形成する配線をスポット光Ｐで走査することにより、この配線を局部的に加熱しながら基板電流ｉＫを測定する。具体的には、図８に示すように、電子ビームＥＢの照射位置は上述と同様に配線２６１１に固定され、ビアを介して接続された第５層配線２５１１〜２５１７および第６層配線２６１１〜２６１７からなるビアチェーンの形成領域をスポット光Ｐで走査する。これにより、第５層配線２５１１〜２５１７と第６層配線２６１１〜２６１７とを接続する１３個のビアが択一的に順次加熱される。この場合、ボイドＶの存在しないビアが接続された第６層配線２６１２，２６１３，２６１５〜２６１７にスポット光Ｐを照射した場合、基板電流ｉＫはほぼ等しくなる傾向を示す。これは、第６層配線２６１２，２６１３，２６１５〜２６１７に接続するビアにはボイドが存在せず、これらのビアの抵抗がほぼ等しくなっているためである。このときの基板電流の値は、ボイドＶによって上昇した抵抗成分によって小さく一定に抑えられる。これに対し、第６層配線２６１４にスポット光が照射された場合には、この第６層配線２６１４に接続されたビアの温度が上昇し、その抵抗値が変化する。この結果、基板電流ｉＫの値は、上述の第６層配線２６１２，２６１３，２６１５〜２６１７にスポット光Ｐを照射した場合とは異なったものになる。即ち、欠陥の種類に応じて抵抗が上昇したり低下する傾向を示す。従って、このようにスポット光Ｐを照射した場合の基板電流の波形から、第６層配線２６１４と第５層配線２５１３の間のビア、または第６層配線２６１４と第５層配線２５１４との間のビアの何れかにボイドＶが存在することが推定できる。
【００２０】
次に、本発明の第３の実施形態に係る欠陥検出方法を図４を援用して説明する。この実施形態では、図４において、スポット光Ｐは照射せず、電子ビームＥＢの照射位置は固定されず、ビアチェーンの延在方向ｘに走査し得るものとする。先ず、電圧源２０により半導体基板２０００を所定の正電圧にバイアスする。続いて、ビアチェーンを形成する第６層配線２６１１〜２６１７を電子ビームＥＢで走査する。この電子ビームＥＢの走査の過程で、第６層配線２６１１〜２６１７の電子が入射すると、この電子により、半導体基板２０００内に基板電流ｉＫが形成される。続いて、電子ビームＥＢの走査に伴って半導体基板２０００に発生する基板電流ｉＫを測定する。ここで、電子ビームＥＢの走査位置が、第６層配線２６１１から第６層配線２６１７に向かって移動するに伴って、電子ビームＥＢの照射位置と半導体基板２００との間の電子の移動経路（電流経路）の距離が短くなり、この経路の電気的抵抗が徐々に減少することとなる。このように電子ビームＥＢで走査して測定された基板電流ｉＫは電流計３０により測定され、この測定データは、電子ビームＥＢの走査位置を表すデータ（以下、走査位置データと称す）と共に図示しないデータ処理装置の記憶部に記憶される。なお、特に説明しないが、この走査位置データは、被試験対象の半導体装置を載置するステージの位置を図示しない位置検出手段により検出して割り出される。
【００２１】
図５（ａ）〜（ｃ）に、電子ビームＥＢで走査しながら測定された基板電流ｉＫの波形例を示す。同図（ａ）は、図４においてボイドＶが存在しない場合の波形例を示し、同図（ｂ）は、ボイドＶによりビアの抵抗が多少上昇した場合の波形を示し、同図（ｃ）は、ボイドＶによりビアの抵抗が著しく上昇した場合の波形を示す。同図（ａ）に示すように、ボイドＶが存在せず、ビアチェーンを構成する各ビアの抵抗値が一定の場合には、基板電流ｉＫは一定の傾きＡで増加する傾向を示す。また、同図（ｂ）に示すように、ボイドＶにより抵抗が多少上昇した場合には、第６層配線２６１１から第６層配線２６１４に入射した電子の移動が阻害される。従って、電子ビームＥＢが第６層配線２６１１から第６層配線２６１４を走査する期間では基板電流ｉＫは抑制され、その変化の傾きＢは同図（ａ）に示す場合の傾きＡよりも小さくなる。さらに、同図（ｃ）に示すように、ボイドＶにより抵抗Ｒ６０７が著しく上昇し、実質的にオープン状態となった場合には、第６層配線２６１１から第６層配線２６１４に入射した電子が半導体基板２０００にほとんど到達しなくなる。従って、電子ビームＥＢが第６層配線２６１１から第６層配線２６１４を走査する期間では基板電流ｉＫは観測されない。
【００２２】
続いて、電上述の子ビームＥＢの走査位置データと基板電流ｉＫの測定データとの関係から図４に示す半導体装置の多層配線構造に存在する欠陥であるボイドＶを検出する。具体的には、上述の図示しないデータ処理装置は、その記憶部から電子ビームＥＢの走査位置データと基板電流ｉＫの測定データとを読み出し、走査位置に対する基板電流ｉＫの変化の傾きを演算する。続いて、データ処理装置は、走査位置に対して基板電流ｉＫの変化の傾きに不連続点が存在しないか否かを判定する。ここで、基板電流ｉＫの変化の傾きに不連続点が存在しない場合の例としては、図５（ａ）に示す場合があり、この不連続点が存在する場合の例としては、図５（ｂ）および（ｂ）に示す場合がある。続いて、基板電流ｉＫの変化の傾きに不連続点が存在しない場合、上述のデータ処理装置は、欠陥が存在しない旨を表示する。これに対し、不連続点が存在する場合には、走査位置データから、その不連側点が存在する電子ビームＥＢの走査位置を特定する。具体的には、図５（ｂ）に示す例の場合、先に電子ビームＥＢで走査されて測定された基板電流のうち、傾きが変化する直前の基板電流が測定された第６層配線２６１４の位置を不連続点が発生した走査位置として特定する。 このように不連続点が存在する走査位置として特定された第６層配線２６１４の位置は、欠陥が存在する旨の通知と共に表示される。特に説明しないが、この第６層配線の位置は、上述の走査位置データと同様に、被試験対象の半導体装置を載置するステージの位置を図示しない位置検出手段により検出して割り出される。もちろん、上述の不連続点が存在する第６層配線２６１４を他の配線と区別して画像として表示してもよい。
【００２３】
次に、この第３の実施形態の変形例を説明する。上述の第３の実施形態では、電子ビームＥＢを走査するものとしたが、この変形例では、バイナリスキャン法により多層配線構造を含む半導体基板の表面を電子ビームで走査する。これにより、２次元平面上での欠陥位置を効率的に検出する。図５は、被検査対象の半導体装置の上面図である。この半導体装置は、前述の図４に示すような、いわゆるビアチェーンとして形成された６層配線構造を有し、白丸で示されるビアを介して第５層配線２５１０と第６層配線２６１０とが交互に鎖状に接続されている。また、同図において、黒丸は欠陥が存在するビアを示し、端部のビアは半導体基板に接続されている。図６にバイナリスキャンによる走査Ｓ１〜Ｓ８を示す。この例に示すように走査Ｓ１〜Ｓ８をこの順で実施することにより、欠陥の位置を効率的に検出することが可能になる。
【００２４】
次に、本発明の第４の実施形態を説明する。上述の第１ないし第３の実施形態では、連続的に発生される電子ビームＥＢを照射するものとしたが、本実施形態では、パルス状に変調されたの電子ビームＥＢＰを照射することにより、配線に付随する寄生容量を含めた電気的特性の観点から多層配線構造に存在する欠陥を検査する。図７を参照して、本実施形態の欠陥検出の原理を説明する。図７は、被検査対象の半導体装置の概略断面図であり、下層配線３０１１〜３０１３と上層配線３０２１〜３０２３とをビア３０３１〜３０３５を介して鎖状に接続し、これによりビアチェーンを形成したものである。これら下層配線３０１１〜３０１３および上層配線３０２１〜３０２３は、例えば上述の図４に示す第５層配線２５１１〜２５１７および第６層配線２６１１〜２６１７に相当する。
続いて、上述の第４の実施形態による半導体装置の欠陥検査方法を説明する。先ず、ビアチェーンとして形成された多層配線構造の配線の一部を、この多層配線構造が形成された半導体基板を所定電圧にバイアスする。続いて、ビアチェーンをなす配線の一部にパルス状に変調された電子ビームＥＢＰを照射する。この例では、ビアチェーンの他端側に位置する上層配線３０２１に対し、所定のパルス幅およびデューティを有するパルス状の電子ビームＥＢＰを照射する。続いて、電子ビームＥＢＰの照射に伴って半導体基板に発生する基板電流を測定する。そして、測定された基板電流から多層配線構造に存在する欠陥を検出する。ここで、欠陥の検出は、パルス状の電子ビームＥＢＰの照射に対する基板電流ｉＫの過渡応答特性（ＡＣ特性）から欠陥を検出する。いま、欠陥により抵抗値が上昇しているとすると、この配線の時定数が大きくなり、電子ビームＥＢＰの照射に対し、基板電流の応答が遅れる。この応答特性から欠陥の有無を判定する。なお、配線としての時定数自体を検査の対象としてもよい。これにより、例えば隣接する配線間の寄生容量が信号の遅延に与える影響を、製造工程の完了を待たずに製造工程の途中で把握することができる。
【００２５】
次に、上述の第４の実施形態の変形例を説明する。
上述の図７では、通常のＭＯＳ構造を用いているが、パルス状の電子ビームＥＢＰを用いた場合の過渡応答特性の観測対象は、図８に示すようなＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）であってもよい。ここで、図８において、絶縁膜１０１２は、半導体基板上に形成されている。この絶縁膜１０１２には、電界効果型トランジスタのソース・ドレインとなる不純物拡散層１０１０が形成されている。また、散層１０１０が形成された絶縁膜１０１２の上にはゲート酸化膜を介してゲート電極となるポリシリコン層１０１１が形成されている。また、絶縁膜１０１２の上には、上述の図１に示す例えば配線１１２１，１２２１，１３２１，１４２１，１５２１に対応する多層の配線１１２０，１２２０，１３２０，１４２０，１５２０が形成されており、これらは不純物拡散層１０１０に電気的に接続されている。さらに、半導体基板の裏面には、上述の図１に示すような電極１０、電圧源２０、および電流計３０が取り付けられている。
【００２６】
このようなＳＯＩ構造においては、不純物拡散層１０１０は絶縁膜１０１２を介して半導体基板（符号なし）に容量的に結合されている。従って、パルス状の電子ビームＥＢＰを最上層の配線１５２０に照射すると、この電子ビームＥＢＰの出力の変化に応答して、半導体基板にＡＣ的な基板電流が発生する。この基板電流の過渡応答特性から、例えば配線１１２０〜１５２０に付随する容量成分や、絶縁膜１０１２が形成する容量成分を含んだ配線の電気的特性を評価することができる。また、このようにパルス状の電子ビームＥＢＰを照射して評価する方法によれば、基板電流を測定するための電極を半導体基板の裏面に取り付ける際に、必ずしも自然酸化膜を剥離する必要がない。その理由は、この自然酸化膜による容量は、基板電流の測定系（電流系３０）に対して直列接続され、通常、自然酸化膜による容量成分は配線等に付随する容量成分に比較して十分に大きいため、この自然酸化膜による容量成分が事実上顕在化しないことによる。従って、基板電流を測定するための準備作業を簡素化することができる。
【００２７】
【発明の効果】
以上説明したように、本発明においては、次のような効果を奏する。
即ち、本発明によれば、電子ビームを配線に照射したときの基板電流を測定して多層配線構造に存在する欠陥を検出するようにしたので、製造工程の途中であっても、また実デバイス上であっても多層配線構造内に存在する欠陥を検査することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る欠陥検出方法の適用対象である半導体装置の部分断面図である。
【図２】第１の実施形態に係る欠陥検出方法により測定される基板電流の波形図である。
【図３】第１の実施形態の第３の変形例を説明するための図である。
【図４】本発明の第２の実施形態に係る欠陥検出方法の適用対象である半導体装置の部分断面図である。
【図５】本発明の第３の実施形態に係る欠陥検出方法により測定される基板電流の波形図である。
【図６】本発明の第３の実施形態に係る変形例（バイナリスキャン法）を説明するための図である。
【図７】本発明の第４の実施形態に係る欠陥検査方法を説明するための図である。
【図８】本発明の第４の実施形態の変形例に係る欠陥検査方法を説明するための図である。
【符号の説明】
１０；電極、２０；電圧源、３０；電流計、１０００，２０００；半導体基板、１０１０，２０１０；ｎ型不純物拡散層、１０１１；ポリシリコン層、１０１２；絶縁膜、１１００，２１００；第１層絶縁層、１１２１〜１１２４，１１２０，２１１０；第１層配線、１２００，２２００；第２層絶縁層、１２２１〜１２２４，１２２０，２２１０；第２層配線、１３００，２３００；第３層絶縁層、１３２１〜１３２４，１３２０，２３１０；第３層配線、１４００，２４００；第４層絶縁層、１４２１〜１４２４，１４２０，２４１０；第４層配線、１５００，１５２０，２５００；第５層絶縁層、１５２１〜１５２４，２５１１〜２５１７；第５層配線、２６００；第６層絶縁層、２６１１〜２６１７；第６層配線、３０１１〜３０１３；下層配線、３０２１〜３０２３；上層配線、３０３１〜３０３５；ビア、ＨＰ１〜ＨＰ４；配線パターン、ＨＡ，ＨＢ；配線、Ｖ；ボイド（欠陥）。
【発明の属する技術分野】
本発明は、半導体基板上に形成された多層配線構造に存在するボイド等のプロセス上の欠陥を検査する半導体装置の欠陥検査方法に関する。
【０００２】
【従来の技術】
半導体装置の微細化に伴い、製造過程において発生する各種の欠陥の存在を的確に把握する技術が要請されている。即ち、微細化に伴い、欠陥そのものも微細化されるため、光学的な手段によっては欠陥を発見することが困難になってきた。また、光学的な手段によっては、微細構造の内部に埋もれた欠陥を検査することができない。この種の欠陥としては、例えば、配線内のボイド、配線の剥がれ、ビア内のボイド、ビアと配線との界面での導通不良、異種金属間の反応により生成された異物、配線間のショートなどがある。これらの欠陥が電流経路上に存在すると、電気的特性に悪影響が及ぶことになる。このような欠陥を検出するために、製品チップと共にいわゆるＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）をウエハ上に形成し、このＴＥＧの電気的特性を評価することにより、チップ内の集積回路を構成する実デバイスの形成状態をモニタしている。この種のＴＥＧには、モニタの対象に応じて各種のものがあるが、多層配線間を電気的に接続するビアやコンタクトの形成状態をモニタするためのＴＥＧとしては、例えば特開平３−３６７４７号公報に開示された従来技術がある（特許文献１参照）。この従来技術は、ビアチェーンに関し、半導体集積回路の開発設計に必要な多層配線に関わる諸特性の測定や、生産時の多層配線形成工程でのプロセス状況を把握をするためのものであって、その電気特性を測定することにより欠陥を評価する。
【０００３】
【特許文献１】
特開平３−３６７４７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の従来技術によれば、ビアチェーンの両端がプロービングパッド等の電極に接続されていなければ評価することができず、従ってプロービングパッド等を形成する前の製造工程で微細な多層配線構造に存在する欠陥を検査することができないという問題がある。また、プロービングパッドに対してテスタ側のプローブを機械的に接触させなければならないため、テスト用のプロービングパッドを備えない実デバイス上の配線等を評価することができず、ＴＥＧを準備しなければならないという問題もある。
本発明は、上記したような従来技術が有する問題点を解決するためになされたものであり、製造工程の途中であっても、また実デバイス上であっても多層配線構造内に存在する欠陥を検査することができる半導体装置の欠陥検査方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
本発明に係る第１の半導体装置の欠陥検査方法は、半導体基板上に形成された多層配線構造に存在する欠陥を検査する半導体装置の欠陥検査方法であって、前記半導体基板を所定電圧にバイアスする第１のステップと、前記多層配線構造をなす最上層の配線に電子ビームを照射する第２のステップと、前記半導体基板に発生する基板電流を測定する第３のステップと、前記基板電流から前記多層配線構造に存在する欠陥を検出する第４のステップと、を含む。この構成によれば、最上層の配線に入射した電子は、各配線層間を電気的に接続するための例えばビアやコンタクトを介して半導体基板に向かって移動し、この半導体基板内に基板電流を形成する。ここで、最上層の配線と半導体基板との間の電流経路をなす上記ビアやコンタクトにボイド等の欠陥が存在すると、この欠陥が存在する部位の電気的抵抗が変化する（例えば高くなる）。この結果、最上層に入射した電子が半導体基板に向かう過程で、この電子の移動が阻害され、半導体基板内に発生する基板電流が減少する。従って、この基板電流から多層配線構造に存在する欠陥が検出される。この方法によれば、半導体装置の表面側にあたる多層配線構造の最上層の配線に電子ビームを照射し、この半導体装置の裏面側にあたる半導体基板に発生する基板電流を観測するので、電子の移動経路上に存在する欠陥を精度良く検出することができる。
【０００６】
上記第１の半導体装置の欠陥検査方法において、前記第４のステップでは、例えば、最上層の複数の前記第２の配線について前記電子ビームを照射してそれぞれ測定された基板電流の差分から前記欠陥の有無を判定するようにしてもよい。また、前記第３のステップでは、例えば、前記多層配線構造が形成された前記半導体基板の温度を変化させ、該温度をパラメータとして前記基板電流を測定し、前記第４のステップでは、例えば、前記温度と前記基板電流との関係から前記欠陥を検出するようにしてもよい。さらに、前記第２のステップでは、例えば、バイナリスキャン法により前記多層配線構造を含む前記半導体基板の表面を前記電子ビームで走査するようにしてもよい。上記欠陥検査方法において、前記第３のステップでは、例えば、前記配線をスポット光で走査することにより該配線を局部的に加熱しながら前記基板電流を測定するようにしてもよい。また、前記第２のステップでは、前記電子ビームをパルス状に変調して照射し、前記第４のステップでは、前記パルス状の電子ビームの照射に対する前記基板電流の応答特性から前記欠陥を検出するようにしてもよい。
【０００７】
本発明に係る第２の半導体装置の欠陥検査方法は、半導体基板上に形成された多層配線構造に存在する欠陥を検査する半導体装置の欠陥検査方法であって、前記半導体基板を所定電圧にバイアスする第１のステップと、前記多層配線構造をなす最上層の配線を電子ビームで走査する第２のステップと、前記半導体基板に発生する基板電流を測定する第３のステップと、前記電子ビームの走査位置と前記基板電流との関係から前記多層配線構造に存在する欠陥を検出する第４のステップと、を含む。上記第３の半導体装置の欠陥検査方法において、前記第４のステップでは、例えば、前記走査位置に対する前記基板電流の変化の傾きから前記欠陥の位置を特定するようにしてもよい。また、前記第３のステップでは、例えば、前記多層配線構造が形成された半導体基板の温度を変化させ、該温度をパラメータとして前記基板電流を測定し、前記第４のステップでは、例えば、前記温度をパラメータとして前記電子ビームの走査位置と前記基板電流との関係から前記欠陥を検出するようにしてもよい。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、第１の実施形態に係る欠陥検出方法が適用される被検査対象の半導体装置の部分断面図である。この半導体装置は、５層配線構造（多層配線構造）を有するものであって、同図に示すように、ｐ型半導体基板１０００上には、第１層絶縁膜１１００、第２層絶縁膜１２００、第３層絶縁膜１３００、第４層絶縁膜１４００、第５層絶縁膜１５００が積層されている。また、第１層絶縁層１１００から第５層絶縁層１５００には、第１層配線１１２１〜１１２４、第２層配線１２２１〜１２２４、第３層配線１３２１〜１３２４、第４層配線１４２１〜１４２４、および第５層配線１５２１〜１５２４がそれぞれ形成されている。ここで、最上層の第５層配線１５２１から最下層の第１層配線１１２１まではビアを介して互いに接続され、第１層配線１１２１は、コンタクトを介して、ｐ型半導体基板１０００の表面に島状に形成された高濃度のｎ型不純物拡散層１０１０と接続されている。このｎ型不純物拡散層１０１０は、ＭＯＳトランジスタのソース・ドレインに対応するものである。もちろん、ｎ型不純物拡散層１０１０に代えてｐ型不純物拡散層を用いても良い。これら第１層配線１１２１から第５層配線１５２１と、各層を接続するためのビアおよびコンタクトと、ｎ型不純物拡散層１０１０は配線パターンＨＰ１を形成している。配線パターンＨＰ１と同様に、第１層配線１１２２〜１１２４から第５層配線１５２２〜１５２４と、各層を接続するためのビアおよびコンタクトは、配線パターンＨＰ１〜ＨＰ４を形成している。図１に示す例では、配線パターンＨＰ２の第３層配線１３２２と第４層配線１４２２とを接続するビアに、電気的導通を阻害する原因となる欠陥の一種であるボイドＶが存在しており、このため、これら配線間の電気的抵抗が上昇した状態となっている。
【０００９】
図１に示す配線パターンＨＰ１〜ＨＰ４をなす各配線層は、同一層内では互いに分離されており、上下関係にある他の配線層とはビアを介してのみ接続されている。従って、配線パターンＨＰ１〜ＨＰ４によって形成される第５層配線１５２１〜１５２４からｎ型不純物拡散層１０１０に至る各電流経路は互いに独立したものとなっている。また、図１において、半導体基板１０００の裏面に形成されるいわゆる自然酸化膜は研磨により剥離されており、この自然酸化膜が剥離された状態で、半導体基板１０００の裏面に電極１０が取り付けられている。電極１０は、半導体基板１０００を載置するためのステージ（図示なし）の表面に設けられている。この電極１０と接地との間には電圧源２０が接続され、この電圧源２０により電極１０が所定の正電圧にバイアスされるようになっている。電圧源２０と接地との間には電流計３０が接続され、これにより、半導体基板１０００に発生する基板電流ｉＫを測定することが可能となっている。
【００１０】
次に、本実施形態による半導体装置の欠陥検査方法について、図１に示すボイドＶを検出する場合を例として具体的に説明する。
先ず、電圧源２０により、半導体基板１０００を所定の正電圧にバイアスする。これにより、配線パターンＨＰ１〜ＨＰ４をなす最下層の配線１１２１〜１１２４が、半導体基板１０００を介して所定の正電圧にバイアスされる。電圧源２０は、一定の正電圧を発生するものであるが、半導体基板１０００に発生する基板電流による電位の変動分を補償するために必要とされる精度で所定の正電圧を一定に制御する電流駆動能力を有している。即ち、電圧源２０および電流計３０は、基板電流ｉＫを検出するための高精度の電流検出回路を構成している。電圧源２０が発生する電圧は、特に正電圧に制限されず、電圧源２０および電流計３０から構成される電流検出回路によって、半導体基板１０００内に発生する基板電流ｉＫを有効に検出することができる値であれば良い。
続いて、細く絞られた一定パワーの電子ビームＥＢで半導体装置の表面を走査する。この電子ビームＥＢで走査する過程において、配線パターンＨＰ１をなす最上層の配線１５２１に対し電子ビームＥＢが照射されると、第５層配線１５２１に入射した電子により、この第５層配線の電位が低下する。このため、電圧源２０により所定の正電圧にバイアスされた半導体基板１０００と第５層配線１５２１との間に電位勾配が生じる。この電位勾配による電界の作用を受けて、第５層配線１５２１に入射した電子がビアを介して第４層配線１４２１に移動し、以下、第３層配線１３２１、第２層配線１２２１、第１層配線１１２１と各層間のビアおよびコンタクトを介してｎ型不純物拡散層１０１０に到達し、半導体基板１０００内に基板電流ｉＫを形成する。
【００１１】
続いて、電子ビームＥＢが走査され、配線パターンＨＰ１を構成する第５層配線１５２２に照射されると、この第５層配線１５２２に入射した電子は、上述と同様に半導体基板１０００に向けて移動しようとする。しかし、この配線パターンＨＰ２にはボイドＶが存在するため、第５層配線１５２２から半導体基板１０００に至る電流経路上に存在する抵抗が上昇し、これにより電子の移動が阻害される。従ってこの場合、後述するように、欠陥のない上述の配線パターンＨＰ１に電子ビームＥＢを照射した場合に比較して、半導体基板１０００に発生する基板電流ｉＫが減少することとなる。この後、電子ビームＥＢが配線パターンＨＰ３を構成する第５層配線１５２３と、配線パターンＨＰ４を構成する第５層配線１５２４とに順に照射され、各配線パターンの最上層の配線に入射した電子により基板電流ｉＫが形成される。このように、電子ビームＥＢで半導体装置の表面を走査すると、その走査位置に応じて半導体基板１０００に基板電流ｉＫが発生する。この基板電流ｉＫは電流計３０により測定され、この測定データは電子ビームＥＢの走査位置と対応付けられて図示しないデータ処理装置の記憶部に記憶される。
【００１２】
図２（ａ）に、上述のように電子ビームＥＢで走査した際に電流計３０により測定される基板電流ｉＫの波形を示す。この波形は、上述のデータ処理装置の記憶部に記憶された測定データを表示処理したものである。この例に示すように、細く絞られた電子ビームＥＢが配線１５２１〜１５２４の各配線を走査している区間で基板電流ｉＫが発生し、配線が存在しない領域を走査している区間では発生しない。また、各区間で発生する基板電流ｉＫを比較すると、ボイドが存在する配線パターンＨＰ２を構成する第５層配線１５２２に電子ビームＥＢが照射されたときの基板電流が、他の配線パターンＨＰ１，ＨＰ３，ＨＰ４に電子ビームＥＢが照射されたときの基板電流に比較して小さくなっている。図２（ｂ）に、電子ビームＥＢのビーム径を最上層の各配線の幅よりも大きく、且つ配線の配置ピッチよりも小さく設定し、電子ビームＥＢを配線ピッチでステッピングさせて走査した場合の基板電流ｉＫの波形を示す。この例によれば、各配線パターンについて、最上層の配線の全面に電子ビームＥＢが照射されるので、各配線パターンについて基板電流ｉＫをポイントデータとして取得することができる。従って、電子ビームＥＢの走査時間が短くなり、検査時間を短縮することができる。
【００１３】
続いて、上述のように測定された基板電流ｉＫの測定データから、多層配線構造を有する配線パターンＨＰ１〜ＨＰ４に存在する欠陥を検出する。即ち、図示しない上述のデータ処理装置は、その記憶部から上述の基板電流ｉＫの測定データを読み出し、最上層の複数の配線１５２１〜１５２４について電子ビームＥＢを照射して測定された各基板電流ｉＫの差分から欠陥の有無を判定する。具体的には、配線パターンＨＰ１について測定された基板電流ｉＫの値と、この配線パターンＨＰ１と近接する配線パターンＨＰ２について測定された基板電流ｉＫの値との差分を演算する。同様にして配線パターンＨＰ２及び配線パターンＨＰ３について測定された各基板電流ｉＫの差分と、配線パターンＨＰ３及び配線パターンＨＰ４について測定された各基板電流ｉＫの差分を演算する。そして、演算された各基板電流ｉＫの差分から各配線パターンについて欠陥の有無を判定する。即ち、隣接するパターンについて測定された基板電流値の差分を演算することにより、各配線パターンについて他の配線パターンに対する相対評価を行う。この例では、図２（ａ）または（ｂ）に示すように、配線パターンＨＰ２をなす配線１５２２に電子ビームＥＢを照射したときの基板電流ｉＫが、隣接する配線１５２１，１５２３に電子ビームＥＢを照射したときの基板電流に比較して小さくなっており、その差分が大きくなる傾向を示す。このことから、上述のデータ処理装置において、配線パターンＨＰ２に電気的抵抗の上昇をもたらすボイドＶによる欠陥が存在し、他の配線パターンには欠陥が存在しない旨の判定がなされ、外部に通知される。もっとも、図２に示す波形を表示し、利用者に欠陥の有無を判定させるようにしてもよい。
【００１４】
ここで、第１の実施形態の第１の変形例を説明する。欠陥の種類や程度によっては、常温では抵抗値に異常を与えないが、他の温度領域で抵抗値の異常が顕在化する場合がある。この種の欠陥を検出するためには、上述の過程で、多層配線構造が形成された半導体基板１０００の温度Ｔを変化させ、この温度Ｔをパラメータとして基板電流ｉＫを測定する。そして、温度Ｔをパラメータとして基板電流の波形を表示させ、温度Ｔと基板電流ｉＫとの関係から欠陥を検出する。即ち、最上層の配線１５２１〜１５２４に電子ビームＥＢをそれぞれ照射したときの温度Ｔと基板電流との関係（基板電流温度特性）を求め、各配線について得られた温度特性を相互に比較し、その中から、他とは異なる特異なものを割り出す。そして、この特異な特性が得られた配線パターンに欠陥が存在するものと判定する。
続いて、第１の実施形態の第２の変形例を説明する。この第２の変形例では、各配線層の形成工程毎に基板電流を測定して、その測定データを蓄積することにより、各製造工程の履歴を記録しておく。欠陥が発生する前の工程では、抵抗が上昇しないため、電子ビームＥＢを照射したときの各基板電流は等しくなる。これに対し、欠陥は発生すると、抵抗成分が上昇するため、特定の配線パターンに電子ビームＥＢを照射したときの基板電流が他の配線パターンに比較して異なったものになり、欠陥の存在を把握することができる。このように各配線の形成工程で測定された基板電流の各測定データから、欠陥がどの工程で発生したかを事後的に把握することができ、従って各工程の管理を分離して個別に行うことができる。
【００１５】
続いて、第１の実施形態の第３の変形例を説明する。この第３の変形例では、いわゆるショートモードの欠陥を検出する。図３に、欠陥検出対象の配線パターンの一例を示す。同図において、配線ＨＡは、半導体基板に対して電気的に絶縁され、いわゆるフローティング状態となっている。また、配線ＨＢは、ビアＶＡが形成され、その端部に位置するビアを介して半導体基板と電気的に接続されている。これら配線ＨＡ，ＨＢは互いに隣接するように形成されている。このような配線パターンにおいて、配線ＨＡに電子ビームを照射する。ここで、仮に配線ＨＡと配線ＨＢとの間をショート（またはリーク）するような欠陥が存在しなければ、配線ＨＡに入射した電子は、配線ＨＢに移動することがなく、従って基板電流は観測されない。これに対し、配線ＨＡと配線ＨＢとの間をショートする欠陥（図示なし）が存在すると、配線ＨＡに入射した電子が配線ＨＢを介して半導体基板に流れ込み、基板電流を形成する。従ってこの場合、基板電流からショートモードの欠陥の存在を把握することができる。
以上により、本第１の実施形態によれば、プロービングパッド等の端子を必要とすることなく、非接触により半導体装置の多層配線構造内に存在（または潜在）する欠陥を検出することができる。これにより、プロービングパッド形成工程前の製造工程の途中であっても、あるいは実デバイス上であっても、多層配線構造内に存在する欠陥を検査することが可能になる。従って、欠陥を早期に発見することが可能になり、その後の工程の処理に反映させることが可能になる。よって、製造工程の途中で、その後のプロセスを中止するか否かの判断を下すことが可能になり、無駄な製造コストの発生を有効に抑制することができる。
【００１６】
次に、本発明の第２の実施形態を説明する。図４に、本実施形態に係るビアチェーンの詳細な断面構造を示す。なお、図４において、前述の図１に示す要素と共通する要素には同一符号を付す。また、図４には、電子ビームＥＢを走査する点と、スポット光Ｐを照射する点が表されているが、これらは第２の実施形態の変形例と第３の実施形態を説明するためのものであり、ここでは、電子ビームＥＢの照射位置は固定され、スポット光Ｐが照射されないものとする。第２の実施形態に係る半導体装置は、６層配線構造を有するものであって、ｐ型半導体基板２０００上には、第１層絶縁膜２１００から第６層絶縁膜２６００が積層されている。また、第１層絶縁膜２１００から第４層絶縁膜２４００には、第１層配線２２１０〜第４層配線２４１０が形成され、第５層絶縁膜２５００には第５層配線２５１１〜２５１７が形成され、第６層絶縁膜２６００には第６層配線２６１１〜２６１７が形成されている。ここで、第６層配線２６１１〜２６１７と第５層配線２５１１〜２５１７は、ビアを介して鎖状に交互に接続される。さらに、第５層配線２５１７から最下層の第１層配線２１１０まではビアを介して互いに接続される。また、最下層の第１層配線２２１０は、複数のコンタクトを介して、ｐ型半導体基板２０００の表面に形成された高濃度のｎ型不純物拡散層２０１０と接続されている。即ち、最下層の第１層配線２２１０と半導体基板２０００との間には複数のコンタクトが形成されている。このように複数のコンタクトを形成することにより、コンタクトに起因する抵抗の上昇を抑制し、ビアや配線内に存在する欠陥の検出を容易にしている。ｎ型不純物拡散層２０１０は、前述の図１に示すｎ型不純物拡散層１０１０と同様に、ＭＯＳトランジスタのソース・ドレインに対応するものである。図４に示す例では、第６層配線２６１４と第５層配線２５１４とを接続するビアにボイドＶによる欠陥が存在しており、このため、これら配線間の電気的抵抗が上昇した状態となっている。
【００１７】
次に、第２の実施形態による半導体装置の欠陥検査方法について、図４に示すボイドＶを検出する場合を例として具体的に説明する。先ず、電圧源２０により、半導体基板２０００を所定（一定）の正電圧にバイアスする。続いて、ビアチェーンを形成する配線の一部に電子ビームを照射する。具体的には、一定パワーの電子ビームＥＢを第６層配線２６１１に照射する。電子ビームＥＢが照射されると、入射した電子により、第６層配線２６１１の電位が低下する。このため、電圧源２０により所定の正電圧にバイアスされた半導体基板２０００と第６層配線２６１１との間に電位勾配が生じる。この電位勾配による電界の作用を受けて、第６層配線２６１１に入射した電子がビアチェーンを介してｎ型不純物拡散層２０１０に到達し、半導体基板２０００内に基板電流ｉＫを形成する。続いて、半導体基板２０００に発生する基板電流ｉＫを測定する。ここで、第５層配線２５１４と第６層配線２６１４との間のビアにはボイドＶが存在するため、抵抗成分が上昇し、これにより電子の移動が阻害される。従って、ボイドＶが存在しない場合に比較して、半導体基板２０００に発生する基板電流ｉＫが減少する。この基板電流ｉＫは電流計３０により測定され、この測定データは図示しないデータ処理装置の記憶部に記憶される。
【００１８】
続いて、上述のように測定された基板電流ｉＫの測定データから、ビアチェーンを形成する多層配線構造に存在する欠陥を検出する。即ち、図示しない上述のデータ処理装置は、その記憶部から上述の基板電流ｉＫの測定データを読み出し、ボイドＶが存在しない場合の基板電流の所定値ｉＫＲと比較し、その大小関係から欠陥の有無を判定する。この例では、ボイドＶにより基板電流ｉＫが所定値ｉＫＲよりも大きくなるので、欠陥が存在する旨の判定がなされ、外部に通知される。もっとも、測定された基板電流ｉＫの値を表示し、利用者に欠陥の有無を判定させるようにしてもよい。なお、本実施形態では、最下層の第１層配線２２１０と半導体基板２０００との間に複数のコンタクトが形成し、これにより、コンタクトに起因する抵抗の上昇を抑制しているので、ビアに発生するボイドＶの抵抗上昇に起因した基板電流の変化をより精度良く測定することができる。
【００１９】
次に、第２の実施形態の変形例を図４を援用して説明する。この第２の変形例では、上述の基板電流ｉＫを測定する過程において、ビアチェーンを形成する配線をスポット光Ｐで走査することにより、この配線を局部的に加熱しながら基板電流ｉＫを測定する。具体的には、図８に示すように、電子ビームＥＢの照射位置は上述と同様に配線２６１１に固定され、ビアを介して接続された第５層配線２５１１〜２５１７および第６層配線２６１１〜２６１７からなるビアチェーンの形成領域をスポット光Ｐで走査する。これにより、第５層配線２５１１〜２５１７と第６層配線２６１１〜２６１７とを接続する１３個のビアが択一的に順次加熱される。この場合、ボイドＶの存在しないビアが接続された第６層配線２６１２，２６１３，２６１５〜２６１７にスポット光Ｐを照射した場合、基板電流ｉＫはほぼ等しくなる傾向を示す。これは、第６層配線２６１２，２６１３，２６１５〜２６１７に接続するビアにはボイドが存在せず、これらのビアの抵抗がほぼ等しくなっているためである。このときの基板電流の値は、ボイドＶによって上昇した抵抗成分によって小さく一定に抑えられる。これに対し、第６層配線２６１４にスポット光が照射された場合には、この第６層配線２６１４に接続されたビアの温度が上昇し、その抵抗値が変化する。この結果、基板電流ｉＫの値は、上述の第６層配線２６１２，２６１３，２６１５〜２６１７にスポット光Ｐを照射した場合とは異なったものになる。即ち、欠陥の種類に応じて抵抗が上昇したり低下する傾向を示す。従って、このようにスポット光Ｐを照射した場合の基板電流の波形から、第６層配線２６１４と第５層配線２５１３の間のビア、または第６層配線２６１４と第５層配線２５１４との間のビアの何れかにボイドＶが存在することが推定できる。
【００２０】
次に、本発明の第３の実施形態に係る欠陥検出方法を図４を援用して説明する。この実施形態では、図４において、スポット光Ｐは照射せず、電子ビームＥＢの照射位置は固定されず、ビアチェーンの延在方向ｘに走査し得るものとする。先ず、電圧源２０により半導体基板２０００を所定の正電圧にバイアスする。続いて、ビアチェーンを形成する第６層配線２６１１〜２６１７を電子ビームＥＢで走査する。この電子ビームＥＢの走査の過程で、第６層配線２６１１〜２６１７の電子が入射すると、この電子により、半導体基板２０００内に基板電流ｉＫが形成される。続いて、電子ビームＥＢの走査に伴って半導体基板２０００に発生する基板電流ｉＫを測定する。ここで、電子ビームＥＢの走査位置が、第６層配線２６１１から第６層配線２６１７に向かって移動するに伴って、電子ビームＥＢの照射位置と半導体基板２００との間の電子の移動経路（電流経路）の距離が短くなり、この経路の電気的抵抗が徐々に減少することとなる。このように電子ビームＥＢで走査して測定された基板電流ｉＫは電流計３０により測定され、この測定データは、電子ビームＥＢの走査位置を表すデータ（以下、走査位置データと称す）と共に図示しないデータ処理装置の記憶部に記憶される。なお、特に説明しないが、この走査位置データは、被試験対象の半導体装置を載置するステージの位置を図示しない位置検出手段により検出して割り出される。
【００２１】
図５（ａ）〜（ｃ）に、電子ビームＥＢで走査しながら測定された基板電流ｉＫの波形例を示す。同図（ａ）は、図４においてボイドＶが存在しない場合の波形例を示し、同図（ｂ）は、ボイドＶによりビアの抵抗が多少上昇した場合の波形を示し、同図（ｃ）は、ボイドＶによりビアの抵抗が著しく上昇した場合の波形を示す。同図（ａ）に示すように、ボイドＶが存在せず、ビアチェーンを構成する各ビアの抵抗値が一定の場合には、基板電流ｉＫは一定の傾きＡで増加する傾向を示す。また、同図（ｂ）に示すように、ボイドＶにより抵抗が多少上昇した場合には、第６層配線２６１１から第６層配線２６１４に入射した電子の移動が阻害される。従って、電子ビームＥＢが第６層配線２６１１から第６層配線２６１４を走査する期間では基板電流ｉＫは抑制され、その変化の傾きＢは同図（ａ）に示す場合の傾きＡよりも小さくなる。さらに、同図（ｃ）に示すように、ボイドＶにより抵抗Ｒ６０７が著しく上昇し、実質的にオープン状態となった場合には、第６層配線２６１１から第６層配線２６１４に入射した電子が半導体基板２０００にほとんど到達しなくなる。従って、電子ビームＥＢが第６層配線２６１１から第６層配線２６１４を走査する期間では基板電流ｉＫは観測されない。
【００２２】
続いて、電上述の子ビームＥＢの走査位置データと基板電流ｉＫの測定データとの関係から図４に示す半導体装置の多層配線構造に存在する欠陥であるボイドＶを検出する。具体的には、上述の図示しないデータ処理装置は、その記憶部から電子ビームＥＢの走査位置データと基板電流ｉＫの測定データとを読み出し、走査位置に対する基板電流ｉＫの変化の傾きを演算する。続いて、データ処理装置は、走査位置に対して基板電流ｉＫの変化の傾きに不連続点が存在しないか否かを判定する。ここで、基板電流ｉＫの変化の傾きに不連続点が存在しない場合の例としては、図５（ａ）に示す場合があり、この不連続点が存在する場合の例としては、図５（ｂ）および（ｂ）に示す場合がある。続いて、基板電流ｉＫの変化の傾きに不連続点が存在しない場合、上述のデータ処理装置は、欠陥が存在しない旨を表示する。これに対し、不連続点が存在する場合には、走査位置データから、その不連側点が存在する電子ビームＥＢの走査位置を特定する。具体的には、図５（ｂ）に示す例の場合、先に電子ビームＥＢで走査されて測定された基板電流のうち、傾きが変化する直前の基板電流が測定された第６層配線２６１４の位置を不連続点が発生した走査位置として特定する。 このように不連続点が存在する走査位置として特定された第６層配線２６１４の位置は、欠陥が存在する旨の通知と共に表示される。特に説明しないが、この第６層配線の位置は、上述の走査位置データと同様に、被試験対象の半導体装置を載置するステージの位置を図示しない位置検出手段により検出して割り出される。もちろん、上述の不連続点が存在する第６層配線２６１４を他の配線と区別して画像として表示してもよい。
【００２３】
次に、この第３の実施形態の変形例を説明する。上述の第３の実施形態では、電子ビームＥＢを走査するものとしたが、この変形例では、バイナリスキャン法により多層配線構造を含む半導体基板の表面を電子ビームで走査する。これにより、２次元平面上での欠陥位置を効率的に検出する。図５は、被検査対象の半導体装置の上面図である。この半導体装置は、前述の図４に示すような、いわゆるビアチェーンとして形成された６層配線構造を有し、白丸で示されるビアを介して第５層配線２５１０と第６層配線２６１０とが交互に鎖状に接続されている。また、同図において、黒丸は欠陥が存在するビアを示し、端部のビアは半導体基板に接続されている。図６にバイナリスキャンによる走査Ｓ１〜Ｓ８を示す。この例に示すように走査Ｓ１〜Ｓ８をこの順で実施することにより、欠陥の位置を効率的に検出することが可能になる。
【００２４】
次に、本発明の第４の実施形態を説明する。上述の第１ないし第３の実施形態では、連続的に発生される電子ビームＥＢを照射するものとしたが、本実施形態では、パルス状に変調されたの電子ビームＥＢＰを照射することにより、配線に付随する寄生容量を含めた電気的特性の観点から多層配線構造に存在する欠陥を検査する。図７を参照して、本実施形態の欠陥検出の原理を説明する。図７は、被検査対象の半導体装置の概略断面図であり、下層配線３０１１〜３０１３と上層配線３０２１〜３０２３とをビア３０３１〜３０３５を介して鎖状に接続し、これによりビアチェーンを形成したものである。これら下層配線３０１１〜３０１３および上層配線３０２１〜３０２３は、例えば上述の図４に示す第５層配線２５１１〜２５１７および第６層配線２６１１〜２６１７に相当する。
続いて、上述の第４の実施形態による半導体装置の欠陥検査方法を説明する。先ず、ビアチェーンとして形成された多層配線構造の配線の一部を、この多層配線構造が形成された半導体基板を所定電圧にバイアスする。続いて、ビアチェーンをなす配線の一部にパルス状に変調された電子ビームＥＢＰを照射する。この例では、ビアチェーンの他端側に位置する上層配線３０２１に対し、所定のパルス幅およびデューティを有するパルス状の電子ビームＥＢＰを照射する。続いて、電子ビームＥＢＰの照射に伴って半導体基板に発生する基板電流を測定する。そして、測定された基板電流から多層配線構造に存在する欠陥を検出する。ここで、欠陥の検出は、パルス状の電子ビームＥＢＰの照射に対する基板電流ｉＫの過渡応答特性（ＡＣ特性）から欠陥を検出する。いま、欠陥により抵抗値が上昇しているとすると、この配線の時定数が大きくなり、電子ビームＥＢＰの照射に対し、基板電流の応答が遅れる。この応答特性から欠陥の有無を判定する。なお、配線としての時定数自体を検査の対象としてもよい。これにより、例えば隣接する配線間の寄生容量が信号の遅延に与える影響を、製造工程の完了を待たずに製造工程の途中で把握することができる。
【００２５】
次に、上述の第４の実施形態の変形例を説明する。
上述の図７では、通常のＭＯＳ構造を用いているが、パルス状の電子ビームＥＢＰを用いた場合の過渡応答特性の観測対象は、図８に示すようなＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）であってもよい。ここで、図８において、絶縁膜１０１２は、半導体基板上に形成されている。この絶縁膜１０１２には、電界効果型トランジスタのソース・ドレインとなる不純物拡散層１０１０が形成されている。また、散層１０１０が形成された絶縁膜１０１２の上にはゲート酸化膜を介してゲート電極となるポリシリコン層１０１１が形成されている。また、絶縁膜１０１２の上には、上述の図１に示す例えば配線１１２１，１２２１，１３２１，１４２１，１５２１に対応する多層の配線１１２０，１２２０，１３２０，１４２０，１５２０が形成されており、これらは不純物拡散層１０１０に電気的に接続されている。さらに、半導体基板の裏面には、上述の図１に示すような電極１０、電圧源２０、および電流計３０が取り付けられている。
【００２６】
このようなＳＯＩ構造においては、不純物拡散層１０１０は絶縁膜１０１２を介して半導体基板（符号なし）に容量的に結合されている。従って、パルス状の電子ビームＥＢＰを最上層の配線１５２０に照射すると、この電子ビームＥＢＰの出力の変化に応答して、半導体基板にＡＣ的な基板電流が発生する。この基板電流の過渡応答特性から、例えば配線１１２０〜１５２０に付随する容量成分や、絶縁膜１０１２が形成する容量成分を含んだ配線の電気的特性を評価することができる。また、このようにパルス状の電子ビームＥＢＰを照射して評価する方法によれば、基板電流を測定するための電極を半導体基板の裏面に取り付ける際に、必ずしも自然酸化膜を剥離する必要がない。その理由は、この自然酸化膜による容量は、基板電流の測定系（電流系３０）に対して直列接続され、通常、自然酸化膜による容量成分は配線等に付随する容量成分に比較して十分に大きいため、この自然酸化膜による容量成分が事実上顕在化しないことによる。従って、基板電流を測定するための準備作業を簡素化することができる。
【００２７】
【発明の効果】
以上説明したように、本発明においては、次のような効果を奏する。
即ち、本発明によれば、電子ビームを配線に照射したときの基板電流を測定して多層配線構造に存在する欠陥を検出するようにしたので、製造工程の途中であっても、また実デバイス上であっても多層配線構造内に存在する欠陥を検査することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る欠陥検出方法の適用対象である半導体装置の部分断面図である。
【図２】第１の実施形態に係る欠陥検出方法により測定される基板電流の波形図である。
【図３】第１の実施形態の第３の変形例を説明するための図である。
【図４】本発明の第２の実施形態に係る欠陥検出方法の適用対象である半導体装置の部分断面図である。
【図５】本発明の第３の実施形態に係る欠陥検出方法により測定される基板電流の波形図である。
【図６】本発明の第３の実施形態に係る変形例（バイナリスキャン法）を説明するための図である。
【図７】本発明の第４の実施形態に係る欠陥検査方法を説明するための図である。
【図８】本発明の第４の実施形態の変形例に係る欠陥検査方法を説明するための図である。
【符号の説明】
１０；電極、２０；電圧源、３０；電流計、１０００，２０００；半導体基板、１０１０，２０１０；ｎ型不純物拡散層、１０１１；ポリシリコン層、１０１２；絶縁膜、１１００，２１００；第１層絶縁層、１１２１〜１１２４，１１２０，２１１０；第１層配線、１２００，２２００；第２層絶縁層、１２２１〜１２２４，１２２０，２２１０；第２層配線、１３００，２３００；第３層絶縁層、１３２１〜１３２４，１３２０，２３１０；第３層配線、１４００，２４００；第４層絶縁層、１４２１〜１４２４，１４２０，２４１０；第４層配線、１５００，１５２０，２５００；第５層絶縁層、１５２１〜１５２４，２５１１〜２５１７；第５層配線、２６００；第６層絶縁層、２６１１〜２６１７；第６層配線、３０１１〜３０１３；下層配線、３０２１〜３０２３；上層配線、３０３１〜３０３５；ビア、ＨＰ１〜ＨＰ４；配線パターン、ＨＡ，ＨＢ；配線、Ｖ；ボイド（欠陥）。
Claims (9)
- 半導体基板上に形成された多層配線構造に存在する欠陥を検査する半導体装置の欠陥検査方法であって、前記半導体基板を所定電圧にバイアスする第１のステップと、前記多層配線構造をなす最上層の配線に電子ビームを照射する第２のステップと、前記半導体基板に発生する基板電流を測定する第３のステップと、前記基板電流から前記多層配線構造に存在する欠陥を検出する第４のステップと、を含む半導体装置の欠陥検査方法。
- 前記第４のステップでは、最上層の複数の前記第２の配線について前記電子ビームを照射してそれぞれ測定された基板電流の差分から前記欠陥の有無を判定することを特徴とする請求項１に記載された半導体装置の欠陥検査方法。
- 前記第３のステップでは、前記多層配線構造が形成された前記半導体基板の温度を変化させ、該温度をパラメータとして前記基板電流を測定し、前記第４のステップでは、前記温度と前記基板電流との関係から前記欠陥を検出することを特徴とする請求項１または２の何れかに記載された半導体装置の欠陥検査方法。
- 前記第２のステップでは、バイナリスキャン法により前記多層配線構造を含む前記半導体基板の表面を前記電子ビームで走査することを特徴とする請求項１ないし３の何れか１項に記載された半導体装置の欠陥検査方法。
- 前記第３のステップでは、前記配線をスポット光で走査することにより該配線を局部的に加熱しながら前記基板電流を測定することを特徴とする請求項１に記載された半導体装置の欠陥検査方法。
- 前記第２のステップでは、前記電子ビームをパルス状に変調して照射し、前記第４のステップでは、前記パルス状の電子ビームの照射に対する前記基板電流の応答特性から前記欠陥を検出することを特徴とする請求項１に記載された半導体装置の欠陥検査方法。
- 半導体基板上に形成された多層配線構造に存在する欠陥を検査する半導体装置の欠陥検査方法であって、前記半導体基板を所定電圧にバイアスする第１のステップと、前記多層配線構造をなす最上層の配線を電子ビームで走査する第２のステップと、前記半導体基板に発生する基板電流を測定する第３のステップと、前記電子ビームの走査位置と前記基板電流との関係から前記多層配線構造に存在する欠陥を検出する第４のステップと、を含む半導体装置の欠陥検査方法。
- 前記第４のステップでは、前記走査位置に対する前記基板電流の変化の傾きから前記欠陥の位置を特定することを特徴とする請求項７に記載された半導体装置の欠陥検査方法。
- 前記第３のステップでは、前記多層配線構造が形成された半導体基板の温度を変化させ、該温度をパラメータとして前記基板電流を測定し、前記第４のステップでは、前記温度をパラメータとして前記電子ビームの走査位置と前記基板電流との関係から前記欠陥を検出することを特徴とする請求項７または８の何れかに記載された半導体装置の欠陥検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003192937A JP2005032760A (ja) | 2003-07-07 | 2003-07-07 | 半導体装置の欠陥検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003192937A JP2005032760A (ja) | 2003-07-07 | 2003-07-07 | 半導体装置の欠陥検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005032760A true JP2005032760A (ja) | 2005-02-03 |
Family
ID=34204583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003192937A Pending JP2005032760A (ja) | 2003-07-07 | 2003-07-07 | 半導体装置の欠陥検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005032760A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720488B1 (ko) * | 2005-12-28 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 |
| WO2008053524A1 (fr) * | 2006-10-31 | 2008-05-08 | Topcon Corporation | Appareil d'inspection de semi-conducteur et procédé d'inspection de semi-conducteur |
| CN100397606C (zh) * | 2005-07-25 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 集成电路的连线缺陷的检测方法与制程监控电路结构 |
| US8902412B2 (en) | 2011-06-08 | 2014-12-02 | Samsung Electronics Co., Ltd. | Defect inspection apparatus and defect inspection method using the same |
| WO2016099197A1 (ko) * | 2014-12-19 | 2016-06-23 | 전자부품연구원 | 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법 |
| WO2017024065A1 (en) * | 2015-08-05 | 2017-02-09 | Kla-Tencor Corporation | Range-based real-time scanning electron microscope non-visual binner |
| CN107923856A (zh) * | 2015-08-05 | 2018-04-17 | 科磊股份有限公司 | 以范围为基础的实时扫描电子显微镜的非视觉分格器 |
| US10482593B2 (en) | 2016-07-04 | 2019-11-19 | Samsung Electronics Co., Ltd. | Inspection method, inspection system, and method of manufacturing semiconductor package using the same |
| CN114985306A (zh) * | 2022-05-31 | 2022-09-02 | 苏州天准软件有限公司 | 规整打包设备及多层物料规整检测和暂存的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000292503A (ja) * | 1999-04-08 | 2000-10-20 | Jeol Ltd | 半導体デバイス検査方法 |
| JP2001053123A (ja) * | 1999-05-31 | 2001-02-23 | Advantest Corp | 被試験デバイス試験装置及び被試験デバイス試験方法 |
-
2003
- 2003-07-07 JP JP2003192937A patent/JP2005032760A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000292503A (ja) * | 1999-04-08 | 2000-10-20 | Jeol Ltd | 半導体デバイス検査方法 |
| JP2001053123A (ja) * | 1999-05-31 | 2001-02-23 | Advantest Corp | 被試験デバイス試験装置及び被試験デバイス試験方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397606C (zh) * | 2005-07-25 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 集成电路的连线缺陷的检测方法与制程监控电路结构 |
| KR100720488B1 (ko) * | 2005-12-28 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 |
| WO2008053524A1 (fr) * | 2006-10-31 | 2008-05-08 | Topcon Corporation | Appareil d'inspection de semi-conducteur et procédé d'inspection de semi-conducteur |
| US8902412B2 (en) | 2011-06-08 | 2014-12-02 | Samsung Electronics Co., Ltd. | Defect inspection apparatus and defect inspection method using the same |
| WO2016099197A1 (ko) * | 2014-12-19 | 2016-06-23 | 전자부품연구원 | 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법 |
| WO2017024065A1 (en) * | 2015-08-05 | 2017-02-09 | Kla-Tencor Corporation | Range-based real-time scanning electron microscope non-visual binner |
| US9947596B2 (en) | 2015-08-05 | 2018-04-17 | Kla-Tencor Corporation | Range-based real-time scanning electron microscope non-visual binner |
| CN107923856A (zh) * | 2015-08-05 | 2018-04-17 | 科磊股份有限公司 | 以范围为基础的实时扫描电子显微镜的非视觉分格器 |
| CN107923856B (zh) * | 2015-08-05 | 2021-02-26 | 科磊股份有限公司 | 以范围为基础的实时扫描电子显微镜的非视觉分格器 |
| US10482593B2 (en) | 2016-07-04 | 2019-11-19 | Samsung Electronics Co., Ltd. | Inspection method, inspection system, and method of manufacturing semiconductor package using the same |
| CN114985306A (zh) * | 2022-05-31 | 2022-09-02 | 苏州天准软件有限公司 | 规整打包设备及多层物料规整检测和暂存的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772867B2 (en) | Structures for testing and locating defects in integrated circuits | |
| JP3592318B2 (ja) | 半導体装置の検査方法及び半導体装置の検査システム | |
| US20070267632A1 (en) | Apparatus and Method for Test Structure Inspection | |
| KR100402044B1 (ko) | 비파괴 검사 방법 | |
| TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
| JP2005032760A (ja) | 半導体装置の欠陥検査方法 | |
| CN113406484B (zh) | 对芯片进行失效分析的装置及方法 | |
| Jacobs et al. | Optical beam-based defect localization methodologies for open and short failures in micrometer-scale 3-D TSV interconnects | |
| US5976898A (en) | Localization of defects of a metallic layer of a semiconductor circuit | |
| JP3185876B2 (ja) | 半導体装置のコンタクト開口検査方法 | |
| EP2385551A1 (en) | Silicon substrate wafer and test method | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| JP2008041757A (ja) | 半導体検査装置および半導体検査方法 | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JP2002043385A (ja) | テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法 | |
| JP2006222207A (ja) | 配線パターン及びその検査方法 | |
| JP2010192521A (ja) | 半導体装置の製造方法及びｔｅｇ素子 | |
| TW200931429A (en) | Method of searching fault locations | |
| JP2005331241A (ja) | 導電性試料の評価方法及び導電性試料の評価装置 | |
| JPH11330182A (ja) | 半導体検査装置及び検査方法 | |
| JP2004342717A (ja) | 半導体装置およびその検査方法 | |
| JP2010002251A (ja) | 半導体装置の不良解析方法 | |
| KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 | |
| JP2007227481A (ja) | 不良原因解析方法 | |
| JPH10275839A (ja) | 半導体装置の絶縁膜信頼性評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
| A711 | Notification of change in applicant |
Effective date: 20070621 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20081216 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20090216 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090317 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20090508 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |