KR100720488B1 - 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 - Google Patents
다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 Download PDFInfo
- Publication number
- KR100720488B1 KR100720488B1 KR1020050131559A KR20050131559A KR100720488B1 KR 100720488 B1 KR100720488 B1 KR 100720488B1 KR 1020050131559 A KR1020050131559 A KR 1020050131559A KR 20050131559 A KR20050131559 A KR 20050131559A KR 100720488 B1 KR100720488 B1 KR 100720488B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- plating layer
- reflectance
- copper plating
- damascene process
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다마신 공정에 의해 형성된 구리 금속 배선 내부에 보이드가 형성되었는지 여부를 검사하는 방법이 개시된다. 본 방법은, 반도체 기판 위에 가속제가 첨가된 도금액을 이용하여 구리를 전기화학 도금함으로써 구리 도금층을 형성하는 단계와, 상기 구리 도금층 상면에서의 반사율을 측정하는 단계와, 상기 구리 도금층 상면의 반사율을 보이드가 형성되지 않은 정상 상태인 구리 도금층의 반사율과 비교하여 보이드 형성 유무를 판단하는 단계를 포함한다. 이 방법에 따르면, 고가의 전자빔 검사 장치를 도입하지 않고도 구리 금속 배선 내부에 보이드가 형성되었는지 여부를 판별할 수 있다
다마신 공정, 구리, 장벽 금속층
Description
도 1a 내지 도 1d는 듀얼 다마신 공정을 이용한 종래의 구리 금속 배선의 형성 방법을 설명하는 도면들이다.
도 2a 내지 도 2b는 본 발명에 따른 다마신 공정에 의해 형성된 구리 금속 배선의 보이드 검사 방법을 설명하는 도면들이다.
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 보다 자세하게는 다마신 공정에 의하여 형성된 구리 금속 배선에 보이드가 형성되었는지 여부를 검사하는 방법에 관한 것이다.
반도체 제조 공정은 크게 실리콘 기판에 트랜지스터를 형성하는 기판 공정(Front End of the Line, FEOL)과 배선을 형성하는 배선 공정(Back End Of the Line, BEOL)으로 구분된다. 여기서, 배선 공정은 개별 트랜지스터를 서로 연결하여 집적 회로를 구성하는 전원 공급 및 신호 전달의 통로를 실리콘 기판 위에 구현 하는 공정을 말한다.
이러한 배선 공정에 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)가 많이 사용되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되는 문제점으로 인하여, 일반적인 사진 기술을 적용하여 패터닝하기가 용이하지 않다. 대안으로서, 구리 금속 배선 형성을 위하여, 다마신(Damascene) 공정 기술이 개발되었다. 특히, 듀얼 다마신 공정(dual damascene)은, 기판 위에 형성된 층간 절연막에 비아(via)와 트렌치(trench)를 형성한 후, 구리를 매립하고 화학기계적 연마(Chemical Mechanical Polishing) 공정으로 평탄화시키는 공정이다.
도 1a 내지 도 1d를 참조하여, 종래의 듀얼 다마신 공정을 소개하면 다음과 같다.
먼저, 도 1a에서 보듯이, 하부 금속 배선(12)이 형성된 제1 층간 절연막(10) 위에 장벽 절연막(14)을 형성한다. 장벽 절연막(14)은 그 상부의 다마신 패턴을 형성하는 공정에서 식각 저지막으로서 기능하며, 실리콘 질화막(SiN), 실리콘 카바이드(SiC) 등으로 형성된다. 그리고, 장벽 절연막(14) 위에 제2 층간 절연막(16)을 형성한다. 제2 층간 절연막(16)을 형성한 다음에는, 장벽 절연막(14)을 식각 저지막으로 사용하여, 제2 층간 절연막(16)에 비아(16a) 및 트랜치(16b)로 이루어진 다마신 패턴을 형성한다. 그리고, 비아(16a)에 의해 노출된 장벽 절연막(14)의 일부를 제거한 후, 제2 층간 절연막(16)의 전면에 장벽 금속층(18)을 형성한다. 장벽 금속층(18)은 비아(16a) 및 트랜치(16b)의 내벽을 따라 균일하게 증착된다.
다음으로, 도 1b에서 보듯이, 장벽 금속층(18) 위에 구리 시드층(19)을 형성 한다. 그리고, 도 1c에서 보듯이, 전기화학 도금법(Electro-Chemical Plating; ECP)으로 구리 시드층(19) 위에 비아(16a)와 트랜치(16b)를 충분히 채우는 구리층(20)을 형성한다. 그 후, 도 1d에서 보듯이, 구리층(20)을 화학적 기계적 연마 공정(Chemical-Mechanical Polishing; CMP)으로 절연막(16)이 노출될 때까지 연마하여 구리 금속 배선(22)을 완성한다.
한편, 반도체 소자의 집적도가 증가함에 따라, 금속 배선 또한 더욱 미세해지고 있다. 다마신 공정에서는 전기화학 도금법을 이용하여 층간 절연막에 형성된 다마신 패턴을 구리로 매립하는데, 다마신 패턴이 미세해지면 구리 갭필이 어려워져서 구리 금속 배선 내부에 보이드(Void) 등의 결함이 발생할 수 있다. 따라서, 다마신 공정을 거친 후 형성된 구리 금속 배선에 보이드 등의 결함이 형성되었는지 여부를 검사할 필요가 있으나, 보이드는 금속 배선 내부에 형성되므로 일반적인 광학적 검사 방법으로는 검사가 불가능하다. 대안으로서 전자선(E-Beam)을 이용한 검사 장치를 이용한 검사 방법을 도입하고 있으나, 전자선 검사 장치는 고가일 뿐만 아니라 관리가 까다롭기 때문에, 반도체 소자의 제조에서 공정 효율 및 제조 비용을 증가시키는 요인이 된다.
본 발명은 상술한 문제를 해결하기 위한 것으로서, 다마신 공정에 의해 형성된 구리 금속 배선에 보이드 등의 결함이 형성되었는지 여부를 일반적인 광학 장치를 이용하여 검사할 수 있는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 다마신 공정에 의해 형성된 구리 금속 배선의 보이드 검사 방법은, 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드(Void) 검사 방법으로서, 반도체 기판 위에 가속제가 첨가된 도금액을 이용하여 구리를 전기화학 도금함으로써 구리 도금층을 형성하는 단계와, 상기 구리 도금층을 평탄화하기 전에 상기 구리 도금층 상면에서의 반사율을 측정하는 단계와, 상기 구리 도금층 상면의 반사율을 보이드가 형성되지 않은 정상 상태인 구리 도금층의 반사율과 비교하여 보이드 형성 유무를 판단하는 단계를 포함한다.
여기서, 구리 도금층은 기판 위의 층간 절연막에 형성된 다마신 패턴의 내부를 매립하고 아울러 상기 층간 절연막 위에 소정의 두께로 형성된다. 만약, 구리 도금층의 반사율이 상기 정상 상태인 구리 도금층의 반사율보다 낮은 경우에는 보이드가 형성된 것으로 판정할 수 있다.
이하에서는 도 2a 내지 도 2b를 참조하여 본 발명에 따른 구리 금속 배선의 보이드 검사 방법의 바람직한 실시예를 설명한다.
도 2a 및 도 2b에는 층간 절연막(16)에 형성된 다마신 패턴 내부에 전기화학 도금법을 이용하여 구리 도금층(20)을 형성한 상태를 도시하였다. 층간 절연막(16)에 다마신 패턴을 형성하는 공정과, Ta막 또는 Ta/TaN 이중막으로 된 장벽 금속층(18) 및 구리 시드층을 형성하는 공정은 도 1a 및 도 1c에서 설명한 종래의 방법과 유사하므로 여기서는 자세한 설명을 생략하기로 한다.
한편, 일반적인 다마신 공정에서는, 기판 위에 형성된 다마신 패턴 중에서 폭이 작은 패턴은 폭이 큰 패턴보다 더 빨리 매립되는데, 매립 속도가 느린 폭이 큰 패턴 내부에 갭필이 충분히 이루어질 수 있도록 부가적인 도금을 진행하게 된다. 이러한 부가적인 도금을 보통 벌크 도금(Bulk Plating)이라고 하는데, 즉 층간 절연막(16)의 표면 위로 두껍게 형성되는 도금층을 말한다.
또한, 일반적으로 전기화학 도금의 갭필 특성을 더욱 향상시키기 위하여, 도금액(Electrolyte)에 유기 첨가제인 가속제(Accelerator)를 첨가한다. 가속제는 통상 반도체 소자의 제조에 허용 가능한 농도 범위가 정해져 있는데, 도금액 1 리터(ℓ)에 대하여 약 4 ~ 8 밀리리터(㎖)로 첨가된다. 만약 가속제의 농도가 비정상적으로 낮을 경우 미세 패턴의 갭필이 충분히 진행되지 못하게 된다. 따라서, 도 2a에서 보듯이, 완전히 갭필된 구리 도금층(20) 상부에서는 가속제의 농도가 정상적인 농도 범위 내에 있으나, 반대로 도 2b에서 보듯이, 내부에 보이드(20a)가 형성된 구리 도금층(20)의 상부에서는 가속제의 농도가 비정상적으로 낮게 된다.
한편, 가속제의 농도에 따라 구리 도금층 표면에서의 반사율이 달라지게 된다. 따라서, 보이드가 없는 정상 상태인 구리 도금층(도 2a)의 반사율과 비정상 상태인 구리 도금층(도 2b)의 반사율은 서로 다르다. 일반적으로, 반사율(Reflection Coefficient)은 단위 면적당 반사광의 에너지와 입사광의 에너지의 비(比)를 의미하며, 즉 초기 입사되는 빛의 에너지가 단위 면적당 Eini이고 반사된 빛의 에너지가 단위 면적당 Eref인 경우, 반사율(R)은 Eref/Eini로 나타낼 수 있다. 또한, 반사율은 반사율 측정기(Reflectometer)를 이용하여 측정할 수 있으며, 다양한 종류가 있으므로 여기서는 이에 대한 설명을 생략하기로 한다.
순수 구리의 반사율은 약 0.63인데, 가속제의 농도가 정상 범위 내에 있다면 대략 순수 구리의 반사율과 같은 값을 갖게 되지만, 가속제의 농도가 비정상적으로 낮다면 순수 구리의 반사율보다 현저히 낮아지게 된다. 그러므로, 전기화학 도금에 의해 형성된 구리 도금층의 반사율을 측정하면 그 상부에서의 가속제의 농도 범위가 정상 범위에 있는지 아니면 비정상적으로 낮은지를 판별할 수 있으며, 이를 통해 구리 도금층이 다마신 패턴 내부에 충실히 갭필이 되어 있는지 여부를 간접적으로 검사할 수 있다.
도 2a 및 도 2b에서 보듯이, 구리 도금층(20)을 벌크 도금까지 진행한 후에, 구리 도금층(20) 상면에서의 반사율을 측정한다. 이때, 가속제의 농도에 따른 반사율의 변화를 감지하기 위해서 벌크 도금층을 CMP 공정으로 제거하기 전에 반사율을 측정하는 것이 바람직하다. 그리고, 측정 대상물인 구리 도금층의 반사율을 정상 상태인 구리 도금층의 반사율과 비교하여 결함 유무를 판별한다. 정상 상태에서의 구리 도금층의 반사율은 미리 전자빔 장비를 이용하여 보이드가 형성되지 않음을 정확하게 검사한 구리 도금층에 대하여 측정한 반사율로 결정할 수 있다.
본 발명에 따르면, 고가의 전자빔 검사 장치를 도입하지 않고도 구리 금속 배선 내부에 보이드가 형성되었는지 여부를 판별할 수 있다. 본 발명에 따른 보이드 검사 방법에서는, 장비의 가격이 저렴하고 또한 사용이 간편한 일반적인 광학 장치를 이용하여 다마신 공정에 의해 형성된 구리 금속 배선 표면의 반사율을 측정하는 방식으로 검사가 수행된다. 종래의 전자빔 검사 장치를 이용한 방법에 비하여 검사 방법이 단순하므로, 반도체 소자의 제조 비용을 절감할 수 있으며, 또한 공정 효율을 증대시킬 수 있다. 본 발명에 따른 구리 금속 배선의 보이드 검사 방법은, 듀얼 다마신 공정 뿐만 아니라 싱글 다마신 공정에도 적용될 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
Claims (4)
- 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드(Void) 검사 방법으로서,반도체 기판 위에 가속제가 첨가된 도금액을 이용하여 구리를 전기화학 도금함으로써 구리 도금층을 형성하는 단계와,상기 구리 도금층을 평탄화하기 전에 상기 구리 도금층 상면에서의 반사율을 측정하는 단계와,상기 구리 도금층 상면의 반사율을 보이드가 형성되지 않은 정상 상태인 구리 도금층의 반사율과 비교하여 보이드 형성 유무를 판단하는 단계를 포함하는 구리 금속 배선의 보이드 검사 방법.
- 제1항에 있어서,상기 구리 도금층은 상기 기판 위의 층간 절연막에 형성된 다마신 패턴의 내부를 매립하고 아울러 상기 층간 절연막 위에 소정의 두께로 형성된 것을 특징으로 하는 구리 금속 배선의 보이드 검사 방법.
- 삭제
- 제1항에 있어서,상기 구리 도금층의 반사율이 상기 정상 상태인 구리 도금층의 반사율보다 낮은 경우 보이드가 형성된 것으로 판별하는 것을 특징으로 하는 구리 금속 배선의 보이드 검사 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131559A KR100720488B1 (ko) | 2005-12-28 | 2005-12-28 | 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131559A KR100720488B1 (ko) | 2005-12-28 | 2005-12-28 | 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100720488B1 true KR100720488B1 (ko) | 2007-05-22 |
Family
ID=38277822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050131559A KR100720488B1 (ko) | 2005-12-28 | 2005-12-28 | 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100720488B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012681A (ja) | 1996-06-21 | 1998-01-16 | Fujitsu Ltd | 層間の空隙の検出方法 |
JP2005032760A (ja) * | 2003-07-07 | 2005-02-03 | Fab Solution Kk | 半導体装置の欠陥検査方法 |
-
2005
- 2005-12-28 KR KR1020050131559A patent/KR100720488B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012681A (ja) | 1996-06-21 | 1998-01-16 | Fujitsu Ltd | 層間の空隙の検出方法 |
JP2005032760A (ja) * | 2003-07-07 | 2005-02-03 | Fab Solution Kk | 半導体装置の欠陥検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100660916B1 (ko) | 트렌치들의 패턴 밀도 및 깊이를 매개 변수로 이용하는도전층 평탄화 단계를 포함하는 반도체 소자의 제조 방법 | |
US7317203B2 (en) | Method and monitor structure for detecting and locating IC wiring defects | |
US10247881B2 (en) | Hybrid photonic and electronic integrated circuits | |
KR100587783B1 (ko) | 웨이퍼스택의불완전에칭된비아,스페이스및불완전연마된부분탐지방법 | |
US6858511B1 (en) | Method of semiconductor via testing | |
KR100650888B1 (ko) | 구리 금속 배선의 에지 비드 제거 공정 모니터링 방법 | |
KR100640535B1 (ko) | 더미 비아 컨택을 가지는 반도체 소자의 다층 구리 배선구조 및 그 형성 방법 | |
US6531777B1 (en) | Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP | |
US7671362B2 (en) | Test structure for determining optimal seed and liner layer thicknesses for dual damascene processing | |
US20190006248A1 (en) | Metalization repair in semiconductor wafers | |
US7220677B2 (en) | WAT process to avoid wiring defects | |
US8344510B2 (en) | Semiconductor device with void detection monitor | |
US20040110370A1 (en) | Method of manufacturing a semiconductor device | |
KR100720488B1 (ko) | 다마신 공정에 의해 형성되는 구리 금속 배선의 보이드검사 방법 | |
US6953755B2 (en) | Technique for monitoring the state of metal lines in microstructures | |
US8058081B2 (en) | Method of testing an integrity of a material layer in a semiconductor structure | |
US6608686B1 (en) | Measurement of metal electroplating and seed layer thickness and profile | |
KR100711922B1 (ko) | 보이드 모니터링 방법 | |
Sato et al. | Mechanism of dependency of EM properties on linewidth in dual damascene copper interconnects | |
US6621290B1 (en) | Characterization of barrier layers in integrated circuit interconnects | |
US7361584B2 (en) | Detection of residual liner materials after polishing in damascene process | |
Weng | Nanotechnology copper interconnect processes integrations for high aspect ratio without middle etching stop layer | |
KR100720512B1 (ko) | 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자 | |
US20120315712A1 (en) | Method for Detecting Embedded Voids in a Semiconductor Substrate | |
KR100403351B1 (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20100422 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |