KR100711922B1 - 보이드 모니터링 방법 - Google Patents

보이드 모니터링 방법 Download PDF

Info

Publication number
KR100711922B1
KR100711922B1 KR1020050123284A KR20050123284A KR100711922B1 KR 100711922 B1 KR100711922 B1 KR 100711922B1 KR 1020050123284 A KR1020050123284 A KR 1020050123284A KR 20050123284 A KR20050123284 A KR 20050123284A KR 100711922 B1 KR100711922 B1 KR 100711922B1
Authority
KR
South Korea
Prior art keywords
copper
void
monitoring
voids
copper wiring
Prior art date
Application number
KR1020050123284A
Other languages
English (en)
Inventor
황종택
한재원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050123284A priority Critical patent/KR100711922B1/ko
Application granted granted Critical
Publication of KR100711922B1 publication Critical patent/KR100711922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리 배선에 형성된 보이드를 모니터링하는 방법을 제공한다. 본 발명의 실시예에 따른 모니터링 방법은, 구리 배선에 펄스파(pulse wave)를 주사하는 단계; 상기 구리 배선의 내부에서 굴절된 회절파의 강도(intensity)를 감지하는 단계; 상기 감지된 강도를 표시하는 단계; 및 표시된 강도를 비교하여 보이드 존재 여부를 비파괴 방식으로 모니터링 하는 단계를 포함한다.
구리 배선, 보이드, 모니터링, 비파괴, 메타 펄스,

Description

보이드 모니터링 방법{METHOD FOR MONITORING A VOID}
도 1은 본 발명의 실시예에 따른 보이드 모니터링 방법을 나타내는 공정 블록도이다.
도 2는 보이드가 없는 구리 배선을 나타내는 개략 단면도이다.
도 3은 보이드가 형성되어 있는 구리 배선을 나타내는 개략 단면도이다.
본 발명은 반도체 소자의 결함 발생 여부를 모니터링하는 방법에 관한 것으로, 보다 상세하게는 구리 배선에 형성된 보이드를 모니터링하는 방법에 관한 것이다.
최근, 반도체 집적회로가 고집적화 됨에 따라 제한된 면적 내에서 배선과 배선을 효과적으로 연결하는 방법들이 제시되고 있다. 그 중, 집적회로에서의 배선을 다층화 하는 다층 배선 방법이 주로 사용되고 있는데, 상기한 다층 배선 방법을 적용하면 반도체 소자간에 배선이 통과되는 공간을 고려할 필요가 없기 때문에 반도체 칩의 크기를 작게 제조할 수 있다.
이에 따라, 근래에는 저항(Rs)이 작은 구리를 다마신 공정을 이용하여 배선 으로 형성하는 다층 배선 방법이 개발되어 있다.
다층 배선을 형성하기 위한 다마신 공정으로는 싱글 다마신 또는 듀얼 다마신 공정이 있는데, 이 중에서 상기한 듀얼 다마신 공정은 반도체 기판에 형성된 절연막을 비아 퍼스트(via first) 또는 트렌치 퍼스트(trench firsy) 방식에 따라 식각하여 듀얼 다마신 패턴을 형성하고, 듀얼 다마신 패턴에 구리를 증착하여 듀얼 다마신 패턴을 매립하는 구리막을 형성한 후, 상기 구리막을 화학기계적 연마(CMP) 공정을 이용하여 평탄화함으로써 구리 배선을 형성하는 공정을 말한다.
이하, 종래의 구리 배선 형성 방법에 대해 보다 상세히 설명하면 다음과 같다.
반도체 기판 상에 절연막을 형성하고, 사진 공정 및 식각 공정을 이용하여 절연막을 패터닝하여 듀얼 다마신 패턴을 형성한다. 이때, 상기 듀얼 다마신 패턴은 비아 퍼스트 또는 트렌치 퍼스트 방식 중 어느 한 방식으로 형성할 수 있다.
이후, 스퍼터링 방법을 이용하여 상기 듀얼 다마신 패턴에 배리어막과 씨드층을 형성하고, 전기 화학적 도금(Electric Chemical Plating) 방법을 이용하여 상기 듀얼 다마신 패턴을 갭필(gap fill)하는 구리막을 증착하며, 평탄화 공정을 진행하여 구리 배선을 형성한다.
그런데, 전기 화학적 도금 방법을 이용하여 상기한 구리막을 증착할 때에는 증착 특성으로 인해 듀얼 다마신 패턴의 비아 내부에 보이드(void)가 발생되는 문제점이 있다.
상기 보이드는 비아 패턴의 안쪽보다는 입구에서 구리막이 빨리 증착되어 발 생하는 오버행(overhang)으로 인해 패턴의 입구부가 막히게 되어 발생하는 것으로 알려져 있다.
이러한 보이드는 비아 패턴의 종횡비(aspect ratio)가 클수록 더욱 많이 발생되는데, 상기 보이드는 누설 전류를 유발시키게 되므로, 소자 신뢰성이 저하되는 문제점이 있다.
이에 따라, 종래에는 소자를 완성한 후 웨이퍼를 절단하여 주사 전자 현미경(SEM)으로 보이드 존재 여부를 확인하고 있다.
그러나, 상기한 종래의 보이드 모니터링 방법은 웨이퍼를 절단해야 하는 파괴 방식의 모니터링 방법이므로, 종래의 방법에 의하면 웨이퍼의 손실 비용이 증가하는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 그 목적은 비파괴 방식의 보이드 모니터링 방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명은,
구리 배선에 펄스파(pulse wave)를 주사하는 단계;
상기 구리 배선의 내부에서 굴절된 회절파의 강도(intensity)를 감지하는 단계;
상기 감지된 강도를 표시하는 단계; 및
표시된 강도를 비교하여 보이드 존재 여부를 비파괴 방식으로 모니터링 하는 단계
를 포함하는 보이드 모니터링 방법을 제공한다.
본 발명을 실시함에 있어서, 상기 펄스파는 금속 두께 측정용 메타 펄스 장비를 이용하여 발생시킨다.
이러한 구성에 의하면, 구리 배선 내부에 보이드가 존재하는지의 여부를 웨이퍼를 절단하지 않고 확인할 수 있으므로, 웨이퍼 손실 비용을 절감할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 보이드 모니터링 방법을 나타내는 공정 블록도이고, 도 2는 보이드가 없는 구리 배선을 나타내는 개략 단면도이며, 도 3은 보이드가 형성되어 있는 구리 배선을 나타내는 개략 단면도이다.
먼저, 도 2 및 도 3을 참조하여 구리 배선 형성 방법에 대해 설명하면 다음과 같다.
반도체 기판의 하부 구조물 위에 절연층(10)을 형성한다.
상기 하부 구조물은 하부 구리 배선을 포함할 수 있으며, 절연층(10)은 USG, FSG, USG 등을 이용하여 2층 구조 또는 3층 구조로 형성할 수 있다.
이어서, 사진 공정과 식각 공정을 이용하여 상기 절연막(10)에 다마신 패턴을 형성한다. 도 2 및 도 3에는 싱글 다마신 패턴(20)만 도시하고 있지만, 상기 절연막(10)에는 듀얼 다마신 패턴(미도시함)이 더욱 형성될 수도 있다.
계속하여, 스퍼터링 방법을 이용하여 싱글 다마신 패턴(20) 및 듀얼 다마신 패턴에 배리어막 및 씨드층(30)을 형성하고, 전기 화학적 도금 방법을 이용하여 상 기 다마신 패턴(20)을 갭필하는 구리막을 형성한다.
여기에서, 상기 배리어막과 씨드층(30)을 형성하기 전에 디가스(degas) 공정을 실시할 수 있는데, 상기 디가스 공정은 반도체 기판 내의 가스를 방출시켜 제거하는 공정을 말한다.
그리고, 상기 디가스 공정 후에는 다마신 패턴(20)에 의해 노출되어 있는 하부 구리 배선의 표면에 형성된 산화구리막을 제거하기 위한 공정을 더욱 실시할 수도 있다.
상기한 구리막을 형성한 후에는 평탄화 공정을 실시하여 다마신 패턴(20)에 갭필된 구리 배선(40)을 형성한다.
그런데, 상기한 구리 배선(40)에는 도 3에 도시한 보이드(50)가 형성될 수 있다.
따라서, 상기한 보이드(50)를 비파괴 방식으로 모니터링 하기 위해, 본 발명은 메타 펄스(meta pulse) 장비를 이용한다.
상기 메타 펄스 장비는 금속의 두께를 측정하는데 사용되는 장비로서, 레이저 펄스파(pulse wave)(60)를 주사하여 금속 내부로 굴절된 회절파(70,70')의 강도(intensity)를 감지하고, 감지된 강도를 이용하여 금속의 두께를 측정하도록 구성된다.
그런데, 상기 회절파는 보이드가 있는 경우의 강도(70')와 보이드가 없는 경우의 강도(70)가 서로 다른 정보를 표시하게 된다. 이는 상기 펄스파(60)가 통과하는 매질에 따라 파동의 속도가 다름으로 인해 발생되는 것으로, 보이드가 없는 경우에는 상기 펄스파(60)가 구리만 통과하게 되지만 보이드(50)가 있는 경우에는 펄스파(60)가 구리 및 공기를 통과하게 되기 때문이다.
따라서, 구리 배선(40)의 내부로 굴절된 회절파(70,70')의 강도를 감지하면, 보이드(50)가 없는 구리 배선과 보이드(50)가 있는 구리 배선의 강도가 서로 다른 정보로 표시된다.
이러한 비파괴 방식의 모니터링 방법을 이용하면, 웨이퍼를 절단하지 않으면서도 보이드 존재 여부를 모니터링 할 수 있다.
이상에서 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
이상에서 설명한 바와 같이, 본 발명은 전기 화학적 도금 방법을 이용하여 형성한 구리 배선에 존재하는 보이드를 비파괴 방식으로 모니터링할 수 있으므로, 파괴 방식의 모니터링 방법을 사용함으로 인해 발생하는 웨이퍼 손실 비용을 절감할 수 있는 효과가 있다.

Claims (3)

  1. 구리 배선에 레이저 펄스파(pulse wave)를 주사하고, 구리 배선의 내부에서 굴절된 회절파의 강도(intensity)를 감지 및 비교하여 보이드 존재 여부를 비파괴 방식으로 모니터링 하는 보이드 모니터링 방법.
  2. 구리 배선에 레이저 펄스파(pulse wave)를 주사하는 단계;
    상기 구리 배선의 내부에서 굴절된 회절파의 강도(intensity)를 감지하는 단계;
    상기 감지된 강도를 표시하는 단계; 및
    표시된 강도를 비교하여 보이드 존재 여부를 비파괴 방식으로 모니터링 하는 단계
    를 포함하는 보이드 모니터링 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 펄스파는 금속 두께 측정용 메타 펄스 장비에 의해 발생시키는 보이드 모니터링 방법.
KR1020050123284A 2005-12-14 2005-12-14 보이드 모니터링 방법 KR100711922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123284A KR100711922B1 (ko) 2005-12-14 2005-12-14 보이드 모니터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123284A KR100711922B1 (ko) 2005-12-14 2005-12-14 보이드 모니터링 방법

Publications (1)

Publication Number Publication Date
KR100711922B1 true KR100711922B1 (ko) 2007-04-27

Family

ID=38182457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123284A KR100711922B1 (ko) 2005-12-14 2005-12-14 보이드 모니터링 방법

Country Status (1)

Country Link
KR (1) KR100711922B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163047B1 (ko) 2010-09-30 2012-07-05 에스케이하이닉스 주식회사 상변화 메모리 소자의 보이드 검출 방법
US10431506B2 (en) 2017-01-17 2019-10-01 Samsung Electronics Co., Ltd. Method of processing substrate and method of fabricating semiconductor device using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102268A (ja) * 1991-10-09 1993-04-23 Fujitsu Ltd 半導体装置の製造方法
JPH06102295A (ja) * 1992-07-28 1994-04-15 Hewlett Packard Co <Hp> 非接触型プローブおよび非接触電圧測定装置
JPH06300824A (ja) * 1993-04-13 1994-10-28 Nec Corp 半導体集積回路内部相互配線の検査方法および装置
KR0169158B1 (ko) * 1995-03-16 1999-02-01 기다오까 다까시 논바이어스 상태의 시료의 광유기전류를 검출가능한 주사형 광유기전류 해석장치
KR20050084282A (ko) * 2002-12-13 2005-08-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 과도 열 반사율을 통해 얇은 필름의 두께를 측정하는 방법및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102268A (ja) * 1991-10-09 1993-04-23 Fujitsu Ltd 半導体装置の製造方法
JPH06102295A (ja) * 1992-07-28 1994-04-15 Hewlett Packard Co <Hp> 非接触型プローブおよび非接触電圧測定装置
JPH06300824A (ja) * 1993-04-13 1994-10-28 Nec Corp 半導体集積回路内部相互配線の検査方法および装置
KR0169158B1 (ko) * 1995-03-16 1999-02-01 기다오까 다까시 논바이어스 상태의 시료의 광유기전류를 검출가능한 주사형 광유기전류 해석장치
KR20050084282A (ko) * 2002-12-13 2005-08-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 과도 열 반사율을 통해 얇은 필름의 두께를 측정하는 방법및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163047B1 (ko) 2010-09-30 2012-07-05 에스케이하이닉스 주식회사 상변화 메모리 소자의 보이드 검출 방법
US10431506B2 (en) 2017-01-17 2019-10-01 Samsung Electronics Co., Ltd. Method of processing substrate and method of fabricating semiconductor device using the same

Similar Documents

Publication Publication Date Title
TWI308783B (en) Method and monitor structure for detectin and locating in wiring defects
US8323990B2 (en) Reliability test structure for multilevel interconnect
CN102456667B (zh) 接合焊盘结构以及具有该接合焊盘结构的晶片
CN101924089A (zh) 半导体器件
JPWO2005096364A1 (ja) 半導体装置及びその製造方法
KR100640535B1 (ko) 더미 비아 컨택을 가지는 반도체 소자의 다층 구리 배선구조 및 그 형성 방법
US6498384B1 (en) Structure and method of semiconductor via testing
US8344510B2 (en) Semiconductor device with void detection monitor
KR100711922B1 (ko) 보이드 모니터링 방법
KR100588904B1 (ko) 구리 배선 형성 방법
JP2010010656A (ja) 半導体装置およびその製造方法
JP4564417B2 (ja) 半導体装置及び短絡検出方法
JP2000332018A (ja) 半導体装置及びその製造方法
CN1319891A (zh) 防止低介电常数材料中的铜互连被氧化的结构
JP2006202852A (ja) 半導体装置
JP4663510B2 (ja) 半導体装置
KR100924865B1 (ko) 반도체 소자의 금속배선 형성방법
JP2005197740A (ja) 半導体素子の銅配線の形成方法
JP2008124070A (ja) 半導体装置
KR100452315B1 (ko) 반도체 소자 제조방법
KR100910105B1 (ko) 테스트 패턴 및 그 제조 방법
US20040155350A1 (en) Semiconductor device having multi-layer interconnection structure
US20040072390A1 (en) Method for providing and utilizing rerouting resources
JP3796852B2 (ja) 配線の検査方法、配線の検査用試料、半導体基板および半導体チップ
KR100588680B1 (ko) 시험패턴을 이용한 반도체소자의 모니터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee