JP2006222207A - 配線パターン及びその検査方法 - Google Patents
配線パターン及びその検査方法 Download PDFInfo
- Publication number
- JP2006222207A JP2006222207A JP2005033019A JP2005033019A JP2006222207A JP 2006222207 A JP2006222207 A JP 2006222207A JP 2005033019 A JP2005033019 A JP 2005033019A JP 2005033019 A JP2005033019 A JP 2005033019A JP 2006222207 A JP2006222207 A JP 2006222207A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electron beam
- wiring pattern
- dots
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 上部がマスク用絶縁膜で覆われている配線及びドットからなり、電子ビーム式欠陥検査によって検査することができる配線パターン及びその検査方法を得る。
【解決手段】 配線パターンは、上部がそれぞれマスク用絶縁膜で覆われた配線及びドットからなる配線パターンであって、ドット上のマスク用絶縁膜を貫通して前記ドットに達するように設けられたビアを有する。そして、全面に電子ビームを照射し、ビアから発生した二次電子による電位コントラストを観察し、この観察した電位コントラストを配線と前記ドットが導通していない場合の電位コントラストと比較することで、配線と前記ドットがショートしているかどうかを検査する。
【選択図】 図1
【解決手段】 配線パターンは、上部がそれぞれマスク用絶縁膜で覆われた配線及びドットからなる配線パターンであって、ドット上のマスク用絶縁膜を貫通して前記ドットに達するように設けられたビアを有する。そして、全面に電子ビームを照射し、ビアから発生した二次電子による電位コントラストを観察し、この観察した電位コントラストを配線と前記ドットが導通していない場合の電位コントラストと比較することで、配線と前記ドットがショートしているかどうかを検査する。
【選択図】 図1
Description
本発明は、上部がマスク用絶縁膜で覆われている配線及びドットからなり、電子ビーム式欠陥検査によって検査することができる配線パターン及びその検査方法に関するものである。
半導体デバイスは製造プロセス中の様々な不具合により欠陥を引き起こす。近年、半導体デバイスの微細化に伴い、これまでは不良の要因にならなかった微小欠陥起因の動作不良が多発している。この微小欠陥起因の動作不良による半導体装置の歩留まり低下を抑制するため、欠陥検査を実施し、欠陥の管理を行ってきた。
従来、欠陥検査として主に光学式の欠陥検査を行ってきた(例えば、特許文献1参照)。しかし、光学式の欠陥検査では、検出限界を超える微小欠陥は検出できず、電気的には異常の出ない形状異常も多く検出する。そこで、配線ショートや非導通などのデバイスの動作不良を誘起する微小な電気的欠陥を検出する方法が必要となってきている。
そのような方法として電子ビーム式欠陥検査がある(例えば、特許文献2〜4参照)。これは、パターン上に電子ビーム(一次電子)を照射した後、パターンから発生する二次電子による電位コントラスト像を比較することで配線ショートや非導通を検出するものである。
電子ビーム式欠陥検査の適用例として、基板に接続された基板接続配線と、基板とは電気的に分離したフローティング配線から構成された配線パターンを検査する場合について説明する。まず、一次電子照射により両配線ともに二次電子の放出をする。そして、基板接続配線は、基板より電子供給があるため二次電子の放出を継続することができる。一方、フローティング配線は、基板からの電子の供給が無いため二次電子の放出が継続できず、二次電子の放出が終了して正に帯電する。この両配線間の二次電子の差によるコントラストが電位コントラストである。そして、基板接続配線とフローティング配線がショートした場合、フローティング配線の電位が基板に固定される。そこで、観察した電位コントラストを正常な場合の電位コントラストと比較することで、両配線がショートしているかどうかを検査することができる。
この電位コントラストの比較による主な欠陥検査方式として、メモリデバイスなどの短い周期で繰り返しになっているパターンに対して、設定した繰り返し周期パターン毎に画像比較するCell-to-Cell方式(アレイ検査)と、ロジックデバイスなど繰り返し周期がダイ毎になっているパターンに対するDie-to-Die方式(ランダム検査)の2種類が有る。アレイ検査は、メモリセル内のセルなど最小単位での繰り返しパターンで画像比較ができるため、色ムラなどのノイズ成分を排除でき、S/N比の高い高感度の検査が可能である。一方、ランダム検査はアレイ検査に比べ感度が落ちる。
ところで、従来の配線層のパターニングはフォトレジストマスクにより行われ、パターニング後の配線層の上面は導電性材料であった。しかし、デバイスの微細化に伴って、所望の加工寸法を実現するのはフォトレジストマスクのみでは困難になっている。
そこで、配線層上にマスクとなる絶縁膜等を設ける方式を取るようになった。これは、レジストマスクで絶縁膜をパターニングし、その後パターニングした絶縁膜をマスクとして配線層をパターニングするというものである。
しかし、上部がマスク用絶縁膜で覆われている配線パターンに電子ビーム式欠陥検査を実施した場合、配線から二次電子が放出しづらく、配線上のマスク用絶縁膜と配線下の絶縁膜との電位差が極めて小さくなり、配線ショートや非導通が発生した不良配線と正常配線間における電位差も極めて小さくなるため、欠陥検出が困難であった。
また、配線パターンが配線とドットからなる場合、配線パターンの構成上、電子ビーム式欠陥検査を行うことはできるが、電気特性測定を行うことはできない。従って、電子ビーム式欠陥検査で検出した欠陥と電気不良との関連性が確認できず、電気的欠陥検出のための検査条件設定が不十分となり、デバイス動作上致命となる電気不良を見落とすことになり、デバイスの歩留まり向上を妨げる要因となるという第2の問題があった。
また、電子ビーム式欠陥検査装置では、ステージ精度が数ミクロンであるため、アレイ検査を実施した場合に検査領域境界近傍でずれが生じ被検査パターンでないパターンを誤検査してしまい擬似欠陥として検出することがある。そこで、十分に被検査パターンが存在している地点から検査するために、電子ビーム式欠陥検査は,設定した検査領域よりある程度内側から実施される。一方、電気特性測定は、電気特性測定用パッドに接続される全ての配線について実施される。従って、非検査領域に電気不良となる欠陥が存在する場合は、その欠陥に関して電子ビーム式欠陥検査結果が無いため、電気特性測定結果と対比することができず、欠陥の存在箇所も不明であって、詳細な不良解析ができないという第3の問題があった。
電子ビーム式欠陥検査において、パターン内では、絶縁膜表面の帯電による電荷の蓄積と余剰電子のビア内への流入がある。一方、パターン外では、ビアが無いため、絶縁膜表面の帯電による電荷の蓄積のみが行われる。このため、パターン境界では絶縁膜表面の帯電が不安定になりコントラストむらが発生する。このコントラストむらは電位コントラスト像のノイズ成分になる。そして、ノイズ成分と欠陥の電位コントラストの階調が近い場合、欠陥がノイズに埋もれてしまう。また、ノイズを排除した検査を行うと欠陥までもが排除され、欠陥検出ができなくなる。このため見落としが発生し、信頼性の高い欠陥検査ができないという第4の問題があった。
また、電子ビーム式欠陥検査装置には、装置の欠陥検出能力が装置スペックに適合しているか判定し、装置の欠陥検出感度をモニタするため、予めプログラム欠陥を搭載したウェハが付属される。プログラム欠陥として、パターンの太り、細りなどを数水準のサイズについて設けている。このプログラム欠陥を用いて欠陥検査を行うことにより、装置の現状の検出感度を測ることができる。しかし、従来は、プログラム欠陥を搭載している領域は専用で独立していて実際の製品ウェハと同時に検査することはできず、また実際の製品ウェハとは搭載パターンやデザインルールが異なるため、プログラム欠陥検出感度と製品ウェハの欠陥検出感度が同一であるかの判断が困難であった。そして、プログラム欠陥ウェハの検査対象はプログラム欠陥の物理的形状であるため、明らかにショートや断線が確認できるパターン以外の微小欠陥などが電気的に不良になり得るかの判断が困難であるという第5の問題があった。
本発明は上述のような課題を解決するためになされたもので、その第1の目的は、上部がマスク用絶縁膜で覆われている配線及びドットからなり、電子ビーム式欠陥検査によって検査することができる配線パターン及びその検査方法を得るものである。
本発明の第2の目的は、配線パターンが配線とドットからなる場合でも電気特性測定を行うことができる配線パターン及びその検査方法を得るものである。
本発明の第3の目的は、電子ビーム式欠陥検査により検出した欠陥と電気特性の測定結果を精度良く合致させることができ、電気的欠陥密度の算出の信頼性を向上させることができることができる配線パターン及びその検査方法を得るものである。
本発明の第4の目的は、電子ビーム式欠陥検査において絶縁膜表面で発生する局所的帯電ムラを低減して、電子ビーム式欠陥検査の感度を向上させることができる配線パターン及びその検査方法を得るものである。
本発明の第5の目的は、電子ビーム式欠陥検査や電気特性測定で欠陥として検出できるプログラム欠陥を有する配線パターン及びその検査方法を得るものである。
本発明に係る配線パターンは、配線パターンは、上部がそれぞれマスク用絶縁膜で覆われた配線及びドットからなる配線パターンであって、ドット上のマスク用絶縁膜を貫通してドットに達するように設けられたビアを有する。
そして、本発明に係る配線パターンの検査方法は、上部がそれぞれマスク用絶縁膜で覆われた配線及びドットからなる配線パターンの検査方法であって、ドット上のマスク用絶縁膜を貫通してドットに達するようにビアを設けるステップと、全面に電子ビームを照射し、ビアから発生した二次電子による電位コントラストを観察し、この観察した電位コントラストを配線とドットが導通していない場合の電位コントラストと比較することで、配線とドットがショートしているかどうかを検査する電子ビーム式欠陥検査ステップとを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、上部がマスク用絶縁膜で覆われている配線及びドットからなる配線パターンを電子ビーム式欠陥検査によって検査することができる。
実施の形態1.
図1は、本発明の実施の形態1に係る配線パターンを示す上面図(a)及び断面図(b)である。
図1は、本発明の実施の形態1に係る配線パターンを示す上面図(a)及び断面図(b)である。
半導体基板11上に層間絶縁膜12が形成され、その上に、上部がそれぞれマスク用絶縁膜13で覆われた配線14及びドット15からなる第1配線層の配線パターンが形成されている。そして、第1配線層を覆うように層間絶縁膜16が形成されている。
まず、ドット15上の層間絶縁膜16及びマスク用絶縁膜13を貫通してドット15に接続するようにビア17を設ける。次に、ドット15の電位を電子ビーム式欠陥検査によって観察する。即ち、全面に電子ビームを照射し、ビア17から発生した二次電子による電位コントラストを観察する。そして、この観察した電位コントラストを配線14とドット15が導通していない場合の電位コントラストと比較することで、配線14とドット15がショートしているかどうかを検査する。
このようにビア17を設けたことにより、ドット15の上部がマスク用絶縁膜13で覆われている場合でも、ドット15の電位を電子ビーム式欠陥検査によって容易に観察することができる。
なお、電子ビーム式欠陥検査は、ビアホールをエッチングした直後でも、ビアを金属で埋め込んだ後でも、どちらで行っても良い。また、第1配線層のドットの長さを長くしても良い。そして、配線層、ビアの埋め込み材料として、アルミニウム、タングステン又は銅等を含む金属膜や、ポリシリコン、ポリシリコンと金属の合金膜等の導電性膜を用いることができる。
実施の形態2.
図2は、本発明の実施の形態2に係る配線パターンを示す上面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。
図2は、本発明の実施の形態2に係る配線パターンを示す上面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。
実施の形態1では、1つのドットに1個のビアを設けていた。これに対し、実施の形態2では、1つのドットに2個以上のビアを設ける。
これにより、電子ビーム式欠陥検査において、ビアが1個の場合に比べて信号が多くなるため、検査感度が向上する。また、検査画素を大きくして1回のスキャンによる検査幅を大きくできるため、検査のスループットが向上する。
実施の形態3.
図3は、本発明の実施の形態3に係る配線パターンにおける第1配線層パターン(a)及び第2配線層パターン(b)を示す上面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。
図3は、本発明の実施の形態3に係る配線パターンにおける第1配線層パターン(a)及び第2配線層パターン(b)を示す上面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。
図3(a)に示すように、第1配線層として、配線14及びドット15の他に、配線14に接続された電気特性測定用パッド18を設ける。次に、実施の形態1と同様に電子ビーム式欠陥検査により配線とドットがショートしているかどうかを検査する。
その後、第2配線層として、ビアを介してドットに接続された上層配線19と、上層配線19に接続された電気特性測定用パッド20を設ける。さらに、電気特性測定用パッド18,20を用いて、配線14と上層配線19との間の電気特性(抵抗値又は電流値)を測定する。
これにより、電子ビーム式欠陥検査により検出したショートが電気特性に直接影響を与えているかどうかを判別することができる。
実施の形態4.
図4は、本発明の実施の形態4に係る配線パターンを示す上面図である。図1〜3と同様の構成要素には同じ番号を付し、説明を省略する。
図4は、本発明の実施の形態4に係る配線パターンを示す上面図である。図1〜3と同様の構成要素には同じ番号を付し、説明を省略する。
欠陥検査装置は、設定した検査領域よりある程度内側の領域で電子ビーム式欠陥検査を行う。そこで、電子ビーム式欠陥検査を行う領域を検査領域21とし、電子ビーム式欠陥検査を行わない領域を非検査領域22とする。
そして、実施の形態1と同様の電子ビーム式欠陥検査の後に、第2配線層として、検査領域21にあるドット15に接続された上層配線19に接続された電気特性測定用パッド20aと、非検査領域22にあるドット15に接続された上層配線19に接続された電気特性測定用パッド20bとを設ける。
次に、電気特性測定用パッド18,20aを用いて検査領域21にあるドット15に接続された上層配線19と配線14との間の電気特性を測定し、かつ電気特性測定用パッド18,20bを用いて非検査領域22にあるドット15に接続された上層配線19と配線14との間の電気特性をそれぞれ測定する。
これにより、電子ビーム式欠陥検査と電気特性の相関が取れる領域と、電気特性測定のみができる領域とを区別して評価することができる。従って、電子ビーム式欠陥検査により検出した欠陥と電気特性の測定結果を実施の形態3よりも精度良く合致させることができ、電気的欠陥密度の算出の信頼性を向上させることができる。
実施の形態5.
図5は、本発明の実施の形態5に係る配線パターンを示す上面図である。図4と同様の構成要素には同じ番号を付し、説明を省略する。
図5は、本発明の実施の形態5に係る配線パターンを示す上面図である。図4と同様の構成要素には同じ番号を付し、説明を省略する。
実施の形態5では、非検査領域22と検査領域21の境界付近のドット15に接続された複数の上層配線19をそれぞれ個別の電気特性測定用パッド20b1,20b2に接続する。そして、電気特性測定用パッド20c,20dごとに電気特性を測定して、非検査領域22と検査領域21の境界調整をする。なお、1つのドットに対して1つの電気特性測定用パッドを設けても良い。
これにより、欠陥検査面積と電気特性測定面積との差を限りなく0にできる。従って、電子ビーム式欠陥検査により検出した欠陥と電気特性の測定結果を実施の形態4よりも精度良く合致させることができ、電気的欠陥密度の算出の信頼性を向上させることができる。
実施の形態6.
図6は、本発明の実施の形態6に係る配線パターンを示す上面図(a)及び第1電気特性測定用パッドの要部断面図(b)である。図1〜5と同様の構成要素には同じ番号を付し、説明を省略する。
図6は、本発明の実施の形態6に係る配線パターンを示す上面図(a)及び第1電気特性測定用パッドの要部断面図(b)である。図1〜5と同様の構成要素には同じ番号を付し、説明を省略する。
図示のように、電気特性測定用パッド18の下にGNDに接続するコンタクト23を設けて、配線14をGND電位に固定する。ただし、配線14の下に周期的にコンタクト23を設けるのが好ましい。なお、コンタクト23の埋め込み材料として、アルミニウム、タングステン又は銅等を含む金属や、ポリシリコン、ポリシリコンと金属の合金等の導電性材料を用いることができる。
これにより、電子ビーム式欠陥検査において絶縁膜表面で発生する局所的帯電ムラを低減して、電子ビーム式欠陥検査の感度を向上させることができる。
実施の形態7.
図7は、本発明の実施の形態7に係る第1配線層の配線パターンを示す上面図(a)及び第2配線層の配線パターンを示す上面図(b)である。図1〜6と同様の構成要素には同じ番号を付し、説明を省略する。
図7は、本発明の実施の形態7に係る第1配線層の配線パターンを示す上面図(a)及び第2配線層の配線パターンを示す上面図(b)である。図1〜6と同様の構成要素には同じ番号を付し、説明を省略する。
図示のように、ドット15の横に複数のプログラム欠陥24a,24b,24cを、それぞれサイズを変えて設けて、配線14とドット15をショートさせる。その後、他の実施の形態と同様に、電子ビーム式欠陥検査及び電気特性測定を行う。
これにより、電気特性測定で欠陥として検出できるプログラム欠陥のサイズと、電子ビーム式欠陥検査で欠陥として検出できるプログラム欠陥のサイズがそれぞれ判明する。これにより、電気特性結果と合致できるように電子ビーム式欠陥検査の感度を最適化することができる。
実施の形態8.
図8は、本発明の実施の形態8に係る配線パターンを示す上面図である。図7と同様の構成要素には同じ番号を付し、説明を省略する。
図8は、本発明の実施の形態8に係る配線パターンを示す上面図である。図7と同様の構成要素には同じ番号を付し、説明を省略する。
図示のように、配線パターンをプログラム欠陥24a〜24dごとにサブブロック25a〜25dに分ける。そして、各サブブロック25a〜25dに属する上層配線19をそれぞれ電気特性測定用パッド20a〜20dに接続する。
これにより、実施の形態7より更に精度よく電気特性不良プログラム欠陥サイズと電子ビーム式欠陥検査欠陥サイズの相関を判明することができるため、電子ビーム式欠陥検査の感度を最適化することができる。
13 マスク用絶縁膜
14 配線
15 ドット
17 ビア
18,20,20a-20d 電気特性測定用パッド
19 上層配線
21 検査領域
22 非検査領域
23 コンタクト
24a〜24d プログラム欠陥
14 配線
15 ドット
17 ビア
18,20,20a-20d 電気特性測定用パッド
19 上層配線
21 検査領域
22 非検査領域
23 コンタクト
24a〜24d プログラム欠陥
Claims (9)
- 上部がそれぞれマスク用絶縁膜で覆われた配線及びドットからなる配線パターンであって、
前記ドット上のマスク用絶縁膜を貫通して前記ドットに達するように設けられたビアを有することを特徴とする配線パターン。 - 1つの前記ドットに2個以上の前記ビアが設けられていることを特徴とする請求項1に記載の配線パターン。
- 前記配線に接続された第1の電気特性測定用パッドと、
前記ビアを介して前記ドットに接続された上層配線と、
前記上層配線に接続された第2の電気特性測定用パッドとを更に有することを特徴とする請求項1に記載の配線パターン。 - 前記第2の電気特性測定用パッドは、
電子ビーム式欠陥検査を行う領域にある前記ドットに接続された前記上層配線に接続された第3の電気特性測定用パッドと、
電子ビーム式欠陥検査を行わない領域にある前記ドットに接続された前記上層配線に接続された第4の電気特性測定用パッドとを有することを特徴とする請求項3に記載の配線パターン。 - 前記配線はGNDに固定されていることを特徴とする請求項1〜4の何れか1項に記載の配線パターン。
- 前記配線はプログラム欠陥を有することを特徴とする請求項1〜5の何れか1項に記載の配線パターン。
- 上部がそれぞれマスク用絶縁膜で覆われた配線及びドットからなる配線パターンの検査方法であって、
前記ドット上のマスク用絶縁膜を貫通して前記ドットに達するようにビアを設けるステップと、
全面に電子ビームを照射し、前記ビアから発生した二次電子による電位コントラストを観察し、この観察した電位コントラストを前記配線と前記ドットが導通していない場合の電位コントラストと比較することで、前記配線と前記ドットがショートしているかどうかを検査する電子ビーム式欠陥検査ステップとを有することを特徴とする配線パターンの検査方法。 - 前記電子ビーム式欠陥検査ステップの後に前記ビアを介して前記ドットに接続された上層配線を設けるステップと、
前記配線と前記上層配線との間の電気特性を測定する電気特性測定ステップとを更に有することを特徴とする請求項7に記載の配線パターンの検査方法。 - 前記電気特性測定ステップは、
前記電子ビーム式欠陥検査ステップを行う領域にある前記ドットに接続された前記上層配線と前記配線との間の電気特性を測定するステップと、
前記電子ビーム式欠陥検査ステップを行わない領域にある前記ドットに接続された前記上層配線と前記配線との間の電気特性を測定するステップとを有することを特徴とする請求項8に記載の配線パターンの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005033019A JP2006222207A (ja) | 2005-02-09 | 2005-02-09 | 配線パターン及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005033019A JP2006222207A (ja) | 2005-02-09 | 2005-02-09 | 配線パターン及びその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006222207A true JP2006222207A (ja) | 2006-08-24 |
Family
ID=36984315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005033019A Pending JP2006222207A (ja) | 2005-02-09 | 2005-02-09 | 配線パターン及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006222207A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761763B1 (ko) | 2006-09-11 | 2007-09-28 | 삼성전자주식회사 | 테스트 패턴 및 이를 이용한 결함 모니터링 방법 |
US11315841B2 (en) | 2019-04-18 | 2022-04-26 | Samsung Electronics Co., Ltd. | Pattern design for integrated circuits and method for inspecting the pattern design for integrated circuits |
-
2005
- 2005-02-09 JP JP2005033019A patent/JP2006222207A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761763B1 (ko) | 2006-09-11 | 2007-09-28 | 삼성전자주식회사 | 테스트 패턴 및 이를 이용한 결함 모니터링 방법 |
US11315841B2 (en) | 2019-04-18 | 2022-04-26 | Samsung Electronics Co., Ltd. | Pattern design for integrated circuits and method for inspecting the pattern design for integrated circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3698075B2 (ja) | 半導体基板の検査方法およびその装置 | |
KR100823695B1 (ko) | 집적회로의 허용 공정오차 검사용 테스트 구조물 및 이를이용한 허용 공정오차 검사 방법 | |
US6949765B2 (en) | Padless structure design for easy identification of bridging defects in lines by passive voltage contrast | |
US7902548B2 (en) | Planar voltage contrast test structure | |
TWI513989B (zh) | 半導體裝置 | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
US7733099B2 (en) | Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect | |
US8289508B2 (en) | Defect detection recipe definition | |
US6204075B1 (en) | Method of detecting defects in a wiring process | |
US8073241B2 (en) | Defect source analysis method, defect source analysis apparatus, and method of manufacturing semiconductor device | |
JP2007027685A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006222207A (ja) | 配線パターン及びその検査方法 | |
US6323556B2 (en) | Interconnect structure of semiconductor device | |
JP2009049269A (ja) | 半導体装置 | |
JP2002043385A (ja) | テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法 | |
KR20220053293A (ko) | 테스트 더미 패턴을 갖는 반도체 장치, 그것의 제조방법 및 테스트 더미 패턴을 이용한 불량 검사 방법 | |
JP3776068B2 (ja) | 半導体装置及びその検査方法 | |
JP2009105400A (ja) | フレキシブルプリント回路基板の製造方法及びその検査方法 | |
US7078248B2 (en) | Method and structure for defect monitoring of semiconductor devices using power bus wiring grids | |
JP2007299885A (ja) | 半導体装置及びその検査方法 | |
JP2007299904A5 (ja) | ||
JP3707450B2 (ja) | 半導体装置の製造工程管理方法 | |
JP2007299904A (ja) | 半導体装置及びその検査方法 | |
JP2008311439A (ja) | 半導体装置およびその導体配線の接続検査方法 | |
JP5055871B2 (ja) | 配線不良検出用試験構造体及び配線不良検出方法 |