JP2007027685A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007027685A JP2007027685A JP2006102611A JP2006102611A JP2007027685A JP 2007027685 A JP2007027685 A JP 2007027685A JP 2006102611 A JP2006102611 A JP 2006102611A JP 2006102611 A JP2006102611 A JP 2006102611A JP 2007027685 A JP2007027685 A JP 2007027685A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- inspection
- electrode
- semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
【解決手段】半導体基板上10の金属配線13及び外部端子接続用電極15が形成されていない領域に、金属配線13のオープン、ショート、リーク不良、素子電極11と金属配線13との接続不良を電気的に検出する検査用金属配線14及び検査用電極16を有し、半導体ウェハ状態での電気的な検査によって、工程中に精度良く上記不良を検出することが可能となる。又、電気的な検査を実施することで、不良原因を迅速にかつ的確に確認し、工程に早期フィードバックが可能となる。
【選択図】図1
Description
図4(b)において、ウェハレベルCSP107は半導体基板101と、半導体基板101に集積回路が形成された側の面上に設けられている絶縁層103と、外部に対しての信号の入出力を行う為の複数の外部端子接続用電極105と、外部端子接続用電極105と素子電極102とを接続する金属配線104を有している。金属配線104及び外部端子接続用電極105は同一の金属材料であり、具体的にはAlやCuがあげられる。ここでは金属配線104の形成までを総称して再配線技術と呼ぶ。
まず、半導体基板101上に素子電極102、パッシベーション膜108を形成した後、スピンコート法により半導体基板101の表面に絶縁層103を全面に亘って堆積し、その後、周知のリソグラフィ技術により、絶縁層103に素子電極102を露出させる開口部103aを形成する。次に、スパッタ法等により絶縁層103上にCu膜を堆積した後、Cu膜を選択的にエッチングすることにより、絶縁層103上に、外部に対しての信号の入出力を行う為の外部端子接続用電極105と、素子電極102とを接続するCuからなる金属配線104を形成する。
まず、図1,図2を用いて本発明の半導体装置の構造を説明する。
図1(a)は本発明の半導体装置の平面構造を示す概念図である。図1(b)は本発明の半導体装置における配線信頼性検査領域の断面図であり、図1(a)のA−A’線の断面図である。図1(c)は本発明の半導体装置における接続性検査領域の断面図であり、図1(a)のB−B’線の断面図である。図2(a)は本発明の電極を外部端子接続用と検査用の両方に使用する半導体装置の平面構造を示す概念図、図2(b)は本発明の異なる寸法の検査用電極を使用する半導体装置の平面構造を示す概念図である。
図3(a)は本発明の半導体装置における開口部形成工程を説明する工程断面図、図3(b)は本発明の半導体装置における薄膜金属層形成工程を説明する工程断面図、図3(c)は本発明の半導体装置における厚膜金属層形成工程を説明する工程断面図、図3(d)は本発明の半導体装置におけるメッキレジスト除去工程を説明する工程断面図である。
11 素子電極
12 絶縁層
12a 開口部
13 金属配線
13a 薄膜金属層
13b 厚膜金属層
14 検査用金属配線
15 外部端子接続用電極
16 検査用電極
17 パッシベーション膜
18 スクライブライン
19 メッキレジスト
30 配線信頼性検査領域
31 接続性検査領域
101 半導体基板
102 素子電極
103 絶縁層
103a 開口部
104 金属配線
105 外部端子接続用電極
106 半導体ウェハ
107 ウェハレベルCSP
108 パッシベーション膜
Claims (13)
- 半導体集積回路が形成された半導体基板と、
前記半導体集積回路と電気的に接続された素子電極と、
前記半導体基板上に形成され外部に対しての信号の入出力を行う複数の外部端子接続用電極と、
前記素子電極と前記外部端子接続用電極とを電気的に接続する金属配線と、
前記金属配線と未接触の検査用金属配線と、
前記検査用金属配線の両端に形成された検査用電極と
を有し、前記検査用電極を電気的に測定することにより、前記検査用金属配線の電気的検査を行うことを特徴とする半導体装置。 - 少なくとも前記素子電極上に開口部を設けて前記半導体基板上に形成される絶縁層が形成されていることを特徴とする請求項1記載の半導体装置。
- 前記検査用電極の一方または両方として前記外部端子接続用電極を用いることを特徴とする請求項1または請求項2のいずれかに記載の半導体装置。
- 前記検査用電極として用いる前記外部端子接続用電極が前記金属配線とも電気的に接続されていることを特徴とする請求項3記載の半導体装置。
- 前記検査用金属配線は、半導体ウェハである1つの半導体基板上に形成される全ての半導体装置について形成されることを特徴とする請求項1または請求項2または請求項3または請求項4のいずれかに記載の半導体装置。
- 前記検査用金属配線は、前記半導体基板の下層配線形状による表面凹凸がある箇所に配置されることを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5のいずれかに記載の半導体装置。
- 前記検査用金属配線の配線幅が、前記金属配線の最小配線幅と等しい幅であることを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5または請求項6のいずれかに記載の半導体装置。
- 前記検査用金属配線の配線長は、前記金属配線の最長の配線長より長いことを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体装置。
- 1つの前記素子電極上に少なくとも2つ以上の開口部を設け、前記検査用金属配線および前記検査用電極が前記少なくとも2つ以上の開口部を介して前記1つの素子電極と電気的に接続されることを特徴とする請求項2に記載の半導体装置。
- 半導体ウェハに複数の前記半導体集積回路が形成され、前記検査用配線が隣接し合う前記半導体集積回路にまたがって形成されることを特徴とする請求項1または請求項2または請求項3または請求項9のいずれかに記載の半導体装置。
- 半導体集積回路が形成された半導体基板上に前記半導体集積回路と電気的に接続される素子電極を形成する第一の工程と、
前記半導体集積回路の外部に対して信号の入出力を行うための外部端子接続用電極及び前記素子電極と前記外部端子接続用電極とを接続する金属配線ならびに前記金属配線と未接触の検査用金属配線を同時に形成する第二の工程と
を有することを特徴とする半導体装置の製造方法。 - 半導体集積回路が形成された半導体基板上に前記半導体集積回路と電気的に接続される素子電極を形成する第一の工程と、
前記素子電極の上を含む前記半導体基板の上に前記素子電極を露出させる開口部を設けた絶縁層を形成する第二の工程と、
前記絶縁膜の外部に対して信号の入出力を行うための外部端子接続用電極及び前記素子電極と前記外部端子接続用電極とを接続する金属配線ならびに前記金属配線と未接触の検査用金属配線を同時に形成する第三の工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第二の工程において、前記開口部の一部が1つの素子電極上に2つ以上の開口部を備えるように形成され、
前記第三の工程において、前記検査用金属配線および前記検査用電極が前記少なくとも2つ以上の開口部を介して前記素子電極と電気的に接続されることを特徴とする請求項12記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102611A JP4592634B2 (ja) | 2005-06-17 | 2006-04-04 | 半導体装置 |
TW095121404A TW200705594A (en) | 2005-06-17 | 2006-06-15 | Semiconductor device and its manufacturing method |
US11/453,827 US7595557B2 (en) | 2005-06-17 | 2006-06-16 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177067 | 2005-06-17 | ||
JP2006102611A JP4592634B2 (ja) | 2005-06-17 | 2006-04-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027685A true JP2007027685A (ja) | 2007-02-01 |
JP4592634B2 JP4592634B2 (ja) | 2010-12-01 |
Family
ID=37573889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102611A Expired - Fee Related JP4592634B2 (ja) | 2005-06-17 | 2006-04-04 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7595557B2 (ja) |
JP (1) | JP4592634B2 (ja) |
TW (1) | TW200705594A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249366A (ja) * | 2010-05-21 | 2011-12-08 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2014139985A (ja) * | 2013-01-21 | 2014-07-31 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9267985B2 (en) * | 2009-07-31 | 2016-02-23 | Altera Corporation | Bond and probe pad distribution |
CN102576685B (zh) * | 2009-07-31 | 2017-03-08 | 阿尔特拉公司 | 接合和探针焊盘分布以及封装结构 |
US9704809B2 (en) * | 2013-03-05 | 2017-07-11 | Maxim Integrated Products, Inc. | Fan-out and heterogeneous packaging of electronic components |
US9082765B2 (en) * | 2013-03-08 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace (BOT) structures and methods for forming the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03278552A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体集積回路装置 |
JPH11274252A (ja) * | 1998-03-19 | 1999-10-08 | Mitsubishi Electric Corp | 半導体装置の検査装置及びその検査方法 |
JP2002296314A (ja) * | 2001-03-29 | 2002-10-09 | Hitachi Ltd | 半導体デバイスのコンタクト不良検査方法及びその装置 |
JP2004253445A (ja) * | 2003-02-18 | 2004-09-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004296464A (ja) * | 2003-03-25 | 2004-10-21 | Denso Corp | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6148927A (ja) | 1984-08-16 | 1986-03-10 | Matsushita Electronics Corp | 半導体装置 |
JPH05144901A (ja) | 1991-11-21 | 1993-06-11 | Oki Electric Ind Co Ltd | 微細パターンを有するデバイスの不良箇所検出方法 |
US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
JPH06120307A (ja) | 1992-10-08 | 1994-04-28 | Matsushita Electron Corp | 半導体装置 |
JPH09330934A (ja) * | 1996-06-12 | 1997-12-22 | Toshiba Corp | 半導体装置及びその製造方法 |
US6233184B1 (en) * | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
JP2000294730A (ja) * | 1999-04-09 | 2000-10-20 | Mitsubishi Electric Corp | システムlsiチップ及びその製造方法 |
JP2002039801A (ja) | 2000-06-08 | 2002-02-06 | Internatl Business Mach Corp <Ibm> | 特性値表示方法および特性値表示装置 |
US6590225B2 (en) * | 2001-01-19 | 2003-07-08 | Texas Instruments Incorporated | Die testing using top surface test pads |
TW558772B (en) * | 2001-08-08 | 2003-10-21 | Matsushita Electric Ind Co Ltd | Semiconductor wafer, semiconductor device and fabrication method thereof |
JP3940591B2 (ja) | 2001-11-28 | 2007-07-04 | 沖電気工業株式会社 | 半導体装置の電気特性のシミュレーション方法 |
JP4409348B2 (ja) * | 2004-04-26 | 2010-02-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2006
- 2006-04-04 JP JP2006102611A patent/JP4592634B2/ja not_active Expired - Fee Related
- 2006-06-15 TW TW095121404A patent/TW200705594A/zh unknown
- 2006-06-16 US US11/453,827 patent/US7595557B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03278552A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体集積回路装置 |
JPH11274252A (ja) * | 1998-03-19 | 1999-10-08 | Mitsubishi Electric Corp | 半導体装置の検査装置及びその検査方法 |
JP2002296314A (ja) * | 2001-03-29 | 2002-10-09 | Hitachi Ltd | 半導体デバイスのコンタクト不良検査方法及びその装置 |
JP2004253445A (ja) * | 2003-02-18 | 2004-09-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004296464A (ja) * | 2003-03-25 | 2004-10-21 | Denso Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249366A (ja) * | 2010-05-21 | 2011-12-08 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2014139985A (ja) * | 2013-01-21 | 2014-07-31 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200705594A (en) | 2007-02-01 |
US20060286689A1 (en) | 2006-12-21 |
US7595557B2 (en) | 2009-09-29 |
JP4592634B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3910406B2 (ja) | 半導体装置の検査方法 | |
JP4592634B2 (ja) | 半導体装置 | |
JP2000021939A (ja) | 突起電極付半導体チップおよびその検査方法 | |
KR100356637B1 (ko) | 시스템 lsi 칩 및 그 제조 방법 | |
TW202008485A (zh) | 晶圓級測試方法及其測試結構 | |
US7614147B2 (en) | Method of creating contour structures to highlight inspection region | |
JP4446793B2 (ja) | 半導体装置およびその製造方法 | |
US10026699B2 (en) | Integrated circuit chip and integrated circuit wafer with guard ring | |
JP2010186916A (ja) | 半導体装置の製造方法 | |
KR101006521B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
TWI431278B (zh) | 半導體測試探針卡空間變換器的製造方法 | |
US8237450B2 (en) | Method of testing insulation property of wafer-level chip scale package and TEG pattern used in the method | |
WO2012011207A1 (ja) | 検査用パッド電極を除去する工程を備える半導体装置の製造方法 | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
JP2003023022A (ja) | バンプ電極の導通試験構造 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP2006222103A (ja) | 半導体ウェハおよびその製造方法ならびに半導体ウェハの検査方法 | |
TWI817572B (zh) | 半導體元件的監測方法 | |
JPS63261842A (ja) | 集積回路とその製造方法 | |
JP4087289B2 (ja) | 半導体装置およびその検査方法 | |
JP2006222207A (ja) | 配線パターン及びその検査方法 | |
JP2003051521A (ja) | 接続孔モニタ及び半導体装置 | |
JP5838040B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
TW527679B (en) | Testing wafer and the method using it to inspect the metal defect of metallization process | |
JP2003059990A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |