JPH05144901A - 微細パターンを有するデバイスの不良箇所検出方法 - Google Patents

微細パターンを有するデバイスの不良箇所検出方法

Info

Publication number
JPH05144901A
JPH05144901A JP3306193A JP30619391A JPH05144901A JP H05144901 A JPH05144901 A JP H05144901A JP 3306193 A JP3306193 A JP 3306193A JP 30619391 A JP30619391 A JP 30619391A JP H05144901 A JPH05144901 A JP H05144901A
Authority
JP
Japan
Prior art keywords
pattern
conductor pattern
ion beam
detection
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3306193A
Other languages
English (en)
Inventor
Akio Kita
明夫 北
Shunji Takase
俊二 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3306193A priority Critical patent/JPH05144901A/ja
Publication of JPH05144901A publication Critical patent/JPH05144901A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 本発明は、微細パターンを有するデバイス、
その典型としては半導体装置の導体パターンのショート
・オープンなどの不良箇所を検出する方法に関するもの
で、従来目視で行なっていた不正確さ、迅速性がない点
を解消する方法を提供することを目的とする。 【構成】 前記目的実現のために本発明は、前記導体パ
ターン103,104の一部を接地105した上、イオ
ンビームを照射し、そのイオンビームのチャージアップ
現象による2次電子像のコントラストを観察して不良箇
所106を特定するようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、微細パターンを有す
るデバイス、典型的なものとしては半導体装置の導体パ
ターンのショート(短絡)・オープン(乖離)などの不
良箇所の検出方法に関するものである。
【0002】
【従来の技術】半導体集積回路の微細化は目ざましく、
シリコンデバイスでは最小加工寸法が0.5μm以下の
ものが実用化されつつある。さらに、高集積化において
も1チップに100万以上もの素子が搭載されるように
なってきている。このような微細高密度デバイスのプロ
セス開発には的確な不良解析が不可欠であるが、その中
でもパターン不良による配線間のショート・オープンの
場所を特定して原因を追求することは非常に重要であ
る。
【0003】従来、このようなパターン不良の特定解析
は主に次のような方法によって行われてきた。即ち、ウ
ェハ上にプロセス解析用のTEG(Test Elem
ent Group)を多数配置し、それをウェハプロ
セス終了後、電気的にオープン・ショート(乖離、短
絡)をチェックして良否を判定し、さらに不良と判定さ
れたチップについては、顕微鏡などを用いて主に目視に
より、詳細な不良箇所の特定を行っていた。
【0004】
【発明が解決しようとする課題】しかしながら、前述し
た目視による方法では微細高密度デバイスにおいてその
欠陥の詳細な場所を特定し、不良原因を追求することは
事実上不可能であった。
【0005】この発明は、以上述べた目視による欠陥の
場所特定および解析における欠点を除去するため、フォ
ーカスド イオン ビーム(以下FIBと略す)を用
い、被検査パターンの加工と2次電子像の観察により欠
陥を検出および観察するようにして、より迅速、的確に
前記欠陥を特定、解析を行なえる方法を提供することを
目的とするものである。
【0006】
【課題を解決するための手段】この発明は前記目的実現
のため、微細パターンのデバイスの不良箇所解析方法に
おいて、イオンビーム発生手段と、イオンビーム制御手
段と試料ステージ制御手段および2次電子検出手段を設
けた装置により、イオンビームのチャージアップ現象に
よる被検査パターンの2次電子コントラストにより、欠
陥の場所を検出し、さらに欠陥を観察するようにしたも
のである。
【0007】
【作用】本発明は前述のように、FIBのチャージアッ
プ現象と、また後述するようにイオンビームの加工性を
も利用し、2次電子のコントラストを観察することによ
り欠陥を見出すようにしたので、不良箇所の特定と不良
原因の解析が迅速的確に行なえる。
【0008】
【実施例】図1はこの発明の実施例に用いる装置の構成
図である。このような装置は既存のものであり、真空系
1の中にイオン源2、静電レンズ群3,4、XYディフ
レクタ6、試料9、ステージ8、ステージドライバー1
0および2次電子検出器12が設置されている。試料9
は半導体素子の場合、一般にTEGであるが、製品化す
る半導体装置でも無論よい。真空系1は真空ポンプ15
により10-6torr以下に排気されている。イオン源2
は、例えば液体ガリウムを用い高圧電圧によりイオンを
放射させている。イオン源2より放射されたイオンは2
段の静電レンズ3,4により試料9上に集束、照射され
る。集束されたイオンビームはスキャンコントローラ7
でXYディフレクタ6をドライブすることにより試料9
の任意の位置を走査することができる。試料9に入射し
たイオンビームにより試料9から2次電子が放射される
ので、それを2次電子検出器12でとらえることによ
り、試料9表面をディスプレイCRT14で観察するこ
とができる。試料9を広範囲に観察するために、ステー
ジ8はステージドライバ10により移動が可能となって
いる。また、イオンビームをスポット状にして1点に集
めることにより、イオンビームスパッタで、パターンの
切断・穴あけ等の加工もできる。
【0009】次に、欠陥検出の原理について述べる。F
IBにより絶縁物上の導体パターンを観察する場合、そ
の導体パターンが電気的に試料ステージ8に対してフロ
ーティングになっていると、イオンが導体パターン中に
しだいにたまり、導体が正に帯電していく(これをチャ
ージアップ現象という)。その結果、イオンがクーロン
力によって反発され、導体に入射しにくくなり、2次電
子の量が減少し、パターンの像が暗くなる。一方、導体
パターンが試料ステージ8に電気的に接続されている場
合には、上述のチャージアップ現象は起らず、パターン
の像は明るく見える。このようなチャージアップ現象を
用い、導体パターンの欠陥を検出する方法について、本
発明の実施例を以下詳細に述べる。
【0010】第1の実施例では、パターン間のショート
検出に適用したものである。図2(a)に示すような、
かみあった2つのくし状の導体パターン103,104
(例えばアルミやポリシリコンなど)が絶縁膜上にある
場合であり、図2(b)は図2(a)のA−Aの断面で
あり、101はシリコン基板、102は絶縁膜である。
ここで一方のパターン103にイオンビームのスポット
を当てイオンビームにより、導体パターンおよびその下
の絶縁膜に、基板に達する穴をあける。(図2(c)1
05部)こうすることにより、穴105の側面に付着し
た導体の被膜により、一方のパターンと基板が電気的に
接続され(接地)、チャージアップが起らなくなり、パ
ターンは明るく見える。このとき、もう一方のパターン
とのショート部(図2(c)106)が存在すると、こ
のパターンも同様な明るさになる。次に基板に接続され
ていない方のパターン104を図2(d)に示すよう
に、パターンのほぼ中央部107で、イオンビームスポ
ットをスキャンさせて切断する。2つに分離されたパタ
ーンのうち、ショートの存在しない方の104Aは基板
からフローティングとなるのでチャージアップを起し、
暗くなる。またショートのある方の104Bはショート
部を通じて基板に接続された103により、接地される
ので明るいままとなる。このように分離したパターンの
明るく見える方を順次切断して行くことにより最終的に
明るいまま残った場所からショートを特定することがで
きる。
【0011】次に第2の実施例として、パターンのオー
プン検出に適用した例について説明する。図3(a)に
示すように、ジグザグ状の導体ライン110が絶縁膜上
に形成されている。このパターンの一端111部にイオ
ンビームのスポットをあてて、絶縁膜を貫通する穴をあ
け、基板と電気的に接続する。(図3(b))この場合
パターンにオープンがないとパターン全部が明るく見え
るが、例えば112部にオープンがあると、接地点から
オープン箇所までの110A部は明るく見え、オープン
箇所から先の110B部はチャージアップして暗く見え
るのでオープン箇所が特定される。
【0012】次に、第3の実施例として、異るレイヤー
間にまたがるショート検出に適用した例について述べ
る。図4(a)はショートを検出するパターンの平面
図、図4(b)は図4(a)のB−Bに沿った断面図を
示しており、シリコン基板120上に絶縁膜121、第
1層目の導体パターン122、層間絶縁膜123、第2
層目の導体パターン124が配置されている。ここで、
一方の導体パターン(例えば122)の一端(図4
(c)125部)にイオンビームスポットを当てて、基
板に達する穴をあけ、接地する。パターン122とパタ
ーン124間に層間ショート(例えば126部)が存在
すると、接地していないパターン122も明るく見え
る。次にパターン122のコモンラインの中央部分12
7部にイオンビームスポットをスキャンさせて、パター
ンを切断する。2つに分離されたパターンのうちショー
トの存在しない方の122Aは暗く見え、ショートの存
在する方の122Bは明るいままとなる。さらに分離し
たパターンの明るく見える方を順次切断して行くことに
より最後に明るいまま残った場所からショートを特定す
ることができる。
【0013】第4の実施例として、コンタクトホールの
接続不良の検出に適用した例について述べる。図5
(a)は検出パターンの平面図、図5(b)は図5
(a)のC−C間に沿った断面図である。シリコン基板
130上に絶縁膜131があり、第1層目の導体パター
ン132、層間絶縁膜133、第2層目の導体パターン
135が配置されている。層間絶縁膜にはコンタクトホ
ール134があけられ、2つの導体層を電気的に接続し
ている。全体としては第1層目導体132、コンタクト
ホール134および第2層目導体135によりコンタク
トチェーンが形成されている。ここでコンタクトチェー
ンの一端(図5(a)136部)にイオンビームスポッ
トを当てて、基板に達する穴をあけ、接地する。コンタ
クトのオープンがなければコンタクトチェーン全体が明
るく見えるが、コンタクト不良があるとそこから先はチ
ャージアップのため暗くなり不良のコンタクトが直ちに
特定される。
【0014】第5の実施例として、別のコンタクト不良
検出例について述べる。図6(a)は検出パターンの平
面図、図6(b)は図6(a)のD−Dに沿った断面図
である。シリコン基板140上に絶縁膜141があり、
第1層目の導体パターン142層間絶縁膜143、第2
層目導体パターン145、コンタクトホール144が配
置されている。第1層目導体パターン142は全面シー
ト状にパターニングされ、また第2層目導体パターン1
45は島状にパターニングされており、各々の島にコン
タクトが設けられ、第1層目導体パターン142に電気
的に接続されている。ここで、第1層目の導体パターン
142の一端(図6(a)146部)にイオンビームス
ポットをあてて穴をあけ接地させる。なお、第1層目の
導体パターン142がすでに接地されている場合にはこ
の作業は不用である。コンタクトのオープンがなければ
全ての第2層目導体145の島状パターンは明るく見え
るが、コンタクト不良がある場合にはそのパターンが暗
く見え不良が判別される。
【0015】以上第1から第5までの実施例に示すよう
に、不良箇所の特定を行った後、さらに詳細な不良解析
を行う。不良は3次元的に起ることが多いので不良部位
の断面観察は非常に有効である。FIBの加工性を利用
して不良部位にイオンビームスポットをスキャンさせて
断面を露出させ、その後、試料ステージを傾けて、2次
電子像をモニタすることにより不良部位の断面を観察す
ることができる。こうすることにより不良箇所とともに
不良原因についても特定することができる。
【0016】また、以上述べた実施例は、半導体素子を
想定しているように受けとられるかと思うが、これは半
導体素子に限るものではなく、要は前述したように絶縁
体上に導体パターンを形成したデバイス、例えば微細パ
ターンのプリント基板などであれば適用できるものであ
る。
【0017】
【発明の効果】以上詳細に説明したように本発明によれ
ば、FIBのチャージアップ現象と、加工性を利用し、
導体パターンからの2次電子のコントラストを観察して
欠陥を見出すようにしたので、不良箇所の特定と不良原
因の解析が迅速的確に行われ、不良解析の効率が飛躍的
に向上する。
【図面の簡単な説明】
【図1】本発明の実施例で使用する装置構成図
【図2】本発明の第1の実施例
【図3】本発明の第2の実施例
【図4】本発明の第3の実施例
【図5】本発明の第4の実施例
【図6】本発明の第5の実施例
【符号の説明】
101 シリコン基 102 絶縁膜 103、104 導体パターン 105 穴 106 ショート部 107 切断部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 S 8406−4M

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁体上に導体パターンが形成されてい
    るデバイスの該導体パターンの不良箇所を検出する方法
    として、 前記導体パターンの一部を接地した上、該導体パターン
    にイオンビームを照射し、そのイオンビームによるチャ
    ージアップ現象を利用して、前記導体パターンからの2
    次電子像のコントラストを観察することによって前記不
    良箇所を特定することを特徴とする微細パターンを有す
    るデバイスの不良箇所検出方法。
JP3306193A 1991-11-21 1991-11-21 微細パターンを有するデバイスの不良箇所検出方法 Pending JPH05144901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3306193A JPH05144901A (ja) 1991-11-21 1991-11-21 微細パターンを有するデバイスの不良箇所検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3306193A JPH05144901A (ja) 1991-11-21 1991-11-21 微細パターンを有するデバイスの不良箇所検出方法

Publications (1)

Publication Number Publication Date
JPH05144901A true JPH05144901A (ja) 1993-06-11

Family

ID=17954130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3306193A Pending JPH05144901A (ja) 1991-11-21 1991-11-21 微細パターンを有するデバイスの不良箇所検出方法

Country Status (1)

Country Link
JP (1) JPH05144901A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048546A (ja) * 1995-12-26 1997-07-29
US6060781A (en) * 1999-02-04 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2003023053A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置の製造方法
JP2005519260A (ja) * 2001-10-17 2005-06-30 ケーエルエー−テンカー テクノロジィース コーポレイション 半導体ic欠陥検出の装置および方法
US7595557B2 (en) 2005-06-17 2009-09-29 Panasonic Corporation Semiconductor device and manufacturing method thereof
JP2010045379A (ja) * 2001-10-17 2010-02-25 Kla-Tencor Corp 半導体ic欠陥検出の装置および方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048546A (ja) * 1995-12-26 1997-07-29
US6060781A (en) * 1999-02-04 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2003023053A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置の製造方法
JP2005519260A (ja) * 2001-10-17 2005-06-30 ケーエルエー−テンカー テクノロジィース コーポレイション 半導体ic欠陥検出の装置および方法
JP2010045379A (ja) * 2001-10-17 2010-02-25 Kla-Tencor Corp 半導体ic欠陥検出の装置および方法
US7595557B2 (en) 2005-06-17 2009-09-29 Panasonic Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5023453A (en) Apparatus for preparation and observation of a topographic section
KR100775437B1 (ko) 패턴검사장치및그방법
US5959459A (en) Defect monitor and method for automated contactless inline wafer inspection
US6861666B1 (en) Apparatus and methods for determining and localization of failures in test structures using voltage contrast
US6995393B2 (en) Apparatus and methods for semiconductor IC failure detection
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
US6949765B2 (en) Padless structure design for easy identification of bridging defects in lines by passive voltage contrast
JPH07325041A (ja) 微小異物の位置決め方法、分析方法、これに用いる分析装置およびこれを用いた半導体素子もしくは液晶表示素子の製法
JP3843671B2 (ja) 半導体デバイスパターンの検査装置及びその欠陥検査・不良解析方法
EP0429739B1 (en) Method for photoemission inspection of via studs in integrated circuit packages
KR0168423B1 (ko) 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치
JP3356056B2 (ja) 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法
US9318395B2 (en) Systems and methods for preparation of samples for sub-surface defect review
JPH05144901A (ja) 微細パターンを有するデバイスの不良箇所検出方法
US7473911B2 (en) Specimen current mapper
JPH11154695A (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
US20040113648A1 (en) Method of exposing desired layers in a multi-layer semiconductor using focused ion beams for physical failure
US5448650A (en) Thin-film latent open optical detection with template-based feature extraction
US6900065B2 (en) Apparatus and method for enhanced voltage contrast analysis
CN108831843B (zh) 漏电测试方法
EP0237406A2 (en) Electron beam testing of semiconductor wafers
JP2519512B2 (ja) 集束イオンビ―ム装置
JP3421522B2 (ja) パターン検査装置並びに電子線によるパターン検査装置及びその方法
Hendricks et al. Characterization of a new automated electron-beam wafer inspection system
US20160266191A1 (en) Inspection apparatus and inspection method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990727