JP3940591B2 - 半導体装置の電気特性のシミュレーション方法 - Google Patents
半導体装置の電気特性のシミュレーション方法 Download PDFInfo
- Publication number
- JP3940591B2 JP3940591B2 JP2001362591A JP2001362591A JP3940591B2 JP 3940591 B2 JP3940591 B2 JP 3940591B2 JP 2001362591 A JP2001362591 A JP 2001362591A JP 2001362591 A JP2001362591 A JP 2001362591A JP 3940591 B2 JP3940591 B2 JP 3940591B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- peripheral
- analyzed
- electrical characteristics
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置のシミュレーション方法に関し、特に、熱解析による半導体装置のシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程の最終段階では、完成ウエーハの基本的電気特性が、各チップに作りこまれているＴＥＧ（Test Element Group）と呼ばれるテスト用パターンを用いて測定される。例えば、特開平１０−２２３７６号公報にはＴＥＧの構造について記載されている。
【０００３】
また、近時では半導体装置の熱解析について検討が行われている。例えば、文献：Hirofumi Kawashima and Ryo Dang, "Non-Isothermal Device Simulation of Gate Switching and Drain Breakdown Characteristics of Si MOSFET in Transient State,"IEICE Trans., VOL.E82-C,NO.6, pp.894-899,1999. には半導体装置の熱解析についての記載がある。
【０００４】
また、石原範之、入江康郎"デバイス・シミュレータVENUS-2D／Bの機能拡張”富士総研技報、Vol.6, No.1, pp.7-16, 1997. にも、半導体装置の熱解析についての記載がある。
【０００５】
半導体装置の電気特性のシミュレーションは、プロセスシミュレーションとデバイスシミュレーションに大別できる。図１１は、プロセスシミュレーション、デバイスシミュレーションの流れを示す模式図である。図１１に示すように、プロセスシミュレーションを行う場合にはプロセスシミュレータにプロセス条件を入力し、不純物プロファル、デバイス形状などをシミュレーションする。デバイスシミュレーションを行う場合は、プロセスシミュレーションの結果得られた不純物プロファル、デバイス形状などのデータと、バイアス条件、境界条件などの諸条件をデバイスシミュレータに入力し、ポアソン方程式、電子・正孔電流連続式、熱伝導方程式などの支配方程式を用いて演算することによって電気特性をシミュレーションする。ここで得られる特性は主として電子の移動度に関するデータであり、トランジスタのＩ−Ｖ特性などが挙げられる。
【０００６】
デバイスシミュレーションを行う場合、上述の文献に記載されている従来の方法では、熱伝導方程式の境界条件として、基板底面を温度固定境界条件、それ以外を断熱（反射）境界条件としてシミュレーションを行っている。
【０００７】
図１０は、ＴＥＧ構造を用いて熱解析のデバイスシミュレーションを行う方法を示す模式図である。図１０に示すデバイスシミュレーション方法は、素子分離絶縁膜１０５で囲まれた半導体基板１０１の活性領域に形成された、ゲート絶縁膜１０２、ゲート電極１０３及びソース（Ｓ）／ドレイン（Ｄ）拡散層１０４からなるＭＯＳトランジスタの熱解析を行うものである。
【０００８】
そして、熱伝導方程式の境界条件を設定する際は、上述の文献に記載されているように、半導体基板１０１の底面（裏面）の温度を室温などの所定の温度（ここでは３００Ｋ）に固定して温度固定の境界条件を設定し、それ以外の領域を断熱（反射）境界条件とする方法が用いられている。
【０００９】
このような従来の方法では、熱伝導方程式の境界条件を保証するために、断熱境界条件を設定する領域を、他の半導体支配方程式（ポアソン方程式、電子及び正孔の電流連続式）が適用される領域よりも広い領域としておく必要がある。
【００１０】
【発明が解決しようとする課題】
しかしながら、デバイス内部での熱の拡がりは３次元的であり、周辺温度に等しくなるほど熱伝導方程式の解析領域を十分に広く設定する必要がある。一方、半導体支配方程式（ポアソン方程式、電子及び正孔の電流連続式）の解法で設定する解析領域は、温度変化に対して比較的狭いため、熱伝導方程式の解析領域を半導体支配方程式の解析領域と同一とすると、正確なシミュレーションを行うことはできない。
【００１１】
熱伝導方程式を適用する領域と半導体支配方程式の解析領域を等しくするためには、半導体支配方程式の解析領域を拡大する方法も考えられる。しかし、この方法では、半導体支配方程式を解析するためのアルゴリズムが複雑になるという問題がある。このため、計算コストが大幅に増大することとなり、実際のシミュレーションに適用することは困難である。
【００１２】
この発明は上述のような問題を解決するためになされたものであり、熱解析を用いて半導体装置の電気特性をシミュレーションする際に、熱伝導方程式の境界条件を正しく設定することにより、シミュレーションの信頼性を向上させることを目的とする。
【００１３】
【課題を解決するための手段】
この発明の請求項１に係る半導体装置の電気特性のシミュレーション方法は、熱解析が行われる解析対象のトランジスタと、前記解析対象のトランジスタの周囲を囲み、前記解析対象のトランジスタとの間を通る仮想線に対して対称の位置となるように鏡像関係で配置された周辺トランジスタとを備えた半導体装置を用いて前記解析対象のトランジスタの電気特性をシミュレーションする方法であって、前記周辺トランジスタをオン状態にして、前記解析対象のトランジスタから周辺の領域に出て行く熱量と、前記周辺の領域から前記解析対象のトランジスタに入る熱量とが同一となる状態、すなわち前記解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件が成立する状態とし、前記解析対象のトランジスタの電気特性を実測する第１のステップと、前記解析対象のトランジスタの解析領域の周辺を含む領域に前記熱伝導方程式の断熱境界条件を設定し、前記第１のステップで実測した値を用いて前記解析対象のトランジスタの電気特性のシミュレーションを行う第２のステップと、前記周辺トランジスタをオフ状態、すなわち前記熱伝導方程式の断熱境界条件が成立しない状態とし、前記解析対象のトランジスタの電気特性を実測する第３のステップと、前記第２のステップで得られたシミュレーション結果に前記第３のステップで実測した値を適用して前記解析領域の周辺に設定した境界条件を適正化する第４のステップとを備え、前記第４のステップは、前記シミュレーション結果と前記第３のステップで実測した値を比較して差分を得るサブステップと、前記差分から、前記解析対象のトランジスタの解析領域の周辺に設定した前記断熱境界条件と等価の容量素子、抵抗素子を抽出するサブステップと、前記容量素子、抵抗素子を前記シミュレーション結果に適用するサブステップとを備えたことを特徴とするものである。
【００１４】
この発明の請求項２に係る半導体装置の電気特性のシミュレーション方法は、請求項１ において、前記半導体装置の前記解析対象のトランジスタの周辺には、前記周辺トランジスタが複数配置され、前記複数の前記周辺トランジスタは、前記解析対象のトランジスタを中心としてマトリクス状に配置され、前記第１のステップにおいて、前記複数の前記周辺トランジスタのうち、一部のトランジスタのみをオン状態とすることを特徴とするものである。
【００１５】
この発明の請求項３に係る半導体装置の電気特性のシミュレーション方法は、請求項２において、前記第１のステップにおいて、前記複数の前記周辺トランジスタのうち、前記マトリクスの縦方向、横方向又は斜め方向に位置するいずれかの前記周辺トランジスタのみをオン状態とすることを特徴とするものである。
【００１６】
この発明の請求項４に係る半導体装置の電気特性のシミュレーション方法は、請求項２又は３において、前記半導体装置には、前記周辺トランジスタの拡散長、又は隣接する前記周辺トランジスタの素子間距離をパラメータとする前記解析対象のトランジスタが複数設けられ、前記第１及び第３のステップで、前記拡散長又は前記素子間距離をパラメータとして前記複数の前記解析対象のトランジスタの実測を行い、前記第４のステップにおいて、前記容量素子、前記抵抗素子を前記パラメータの関数として抽出することを特徴とするものである。
【００１７】
この発明の請求項５に係る半導体装置の電気特性のシミュレーション方法は、請求項１において、前記解析対象のトランジスタは、リング状のゲート及び当該ゲートの両側に隣接するソース／ドレインを有し、前記周辺トランジスタは、前記解析対象のトランジスタを囲むようにリング状に形成され、リング状のゲート及び当該ゲートの両側に隣接するソース／ドレインを有することを特徴とするものである。
【００１８】
この発明の請求項６に係る半導体装置の電気特性のシミュレーション方法は、請求項５において、前記解析対象のトランジスタ及び前記周辺トランジスタのゲート及びソース／ドレインの外形が、正方形であることを特徴とするものである。
【００１９】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１にかかる半導体装置を示す平面図であり、熱解析の境界条件評価用ＴＥＧ構造を示している。図１の半導体装置は、複数のＭＯＳトランジスタＴｒ１〜Ｔｒ９（以下、Ｔｒ１〜Ｔｒ９という）から構成されたＴＥＧ構造を備えており、Ｔｒ１〜Ｔｒ９の各々は熱伝導方程式の境界条件を正しく評価するために一定の規則に従って配置されている。
【００２０】
Ｔｒ１〜Ｔｒ９の各々は半導体基板上に形成され、ゲート（Ｇ；Ｇａｔｅ）、ソース（Ｓ；Ｓｏｕｒｃｅ）、ドレイン（Ｄ；Ｄｒａｉｎ）を備えている。そして、図１に示すように、実施の形態１ではＴｒ１〜Ｔｒ９をマトリクス状に配置し、中心部に解析対象となるＴｒ５を配置している。
【００２１】
Ｔｒ１〜Ｔｒ９の各々は形状、寸法、構成する各膜の材料、不純物濃度などのデバイス構成上のパラメータが全て同一に形成されており、同一の電気的特性を備えたものである。そして、図１に示すように、解析対象であるＴｒ５の周囲には、Ｔｒ５に対して鏡像関係となるようにＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９が配置されている。
【００２２】
例えば、Ｔｒ２とＴｒ５は、この２つのトランジスタの間を通る仮想線に対して対称となるようにミラー配置されている。すなわち、両トランジスタのゲート（Ｇ）に対するソース（Ｓ）とドレイン（Ｄ）の向きは互いに逆向きとなるように配置されている。従って、Ｔｒ２のソース（Ｓ）とＴｒ５のソース（Ｓ）は、互いに向かい合うように対向している。Ｔｒ８とＴｒ５の関係についても同様であり、Ｔｒ８のドレイン（Ｄ）とＴｒ５のドレイン（Ｄ）は、互いに向かい合うように対向している。
【００２３】
また、Ｔｒ４とＴｒ５は、この２つのトランジスタの間を通る仮想線に対して対称となるようにミラー配置されている。従って、Ｔｒ４のソース（Ｓ）とＴｒ５のソース（Ｓ）とが対向し、また、Ｔｒ４のドレイン（Ｄ）とＴｒ５のドレイン（Ｄ）とが対向するように配置されている。Ｔｒ６とＴｒ５の関係についても同様である。
【００２４】
更に、Ｔｒ５の斜め方向に配置されたＴｒ１，Ｔｒ３，Ｔｒ７，Ｔｒ９のうち、Ｔｒ１とＴｒ３はＴｒ２と同じ向きに配置されている。また、Ｔｒ７とＴｒ９はＴｒ８と同じ向きに配置されている。
【００２５】
従って、このＴＥＧ構造では、解析対象のＴｒ５のソース（Ｓ）に対しては、周囲のトランジスタのソース（Ｓ）が対向するよう配置され、Ｔｒ５のドレイン（Ｄ）に対しては、周囲のトランジスタのドレイン（Ｄ）が対向するよう配置されている。
【００２６】
これにより、測定対象のＴｒ５の周囲における熱的な環境をＴｒ５と同一条件に設定することができ、Ｔｒ５から周辺の領域に出て行く熱量と、周辺の領域からＴｒ５に入る熱量とを同一の熱量として設定できる。従って、Ｔｒ５の周囲で断熱境界（反射型）条件が成立するようにＴＥＧ構造を構成できる。
【００２７】
そして、境界条件を評価する際は、Ｔｒ５の周辺の８個のトランジスタをオン（ＯＮ）／オフ（ＯＦＦ）の２つの条件に設定し、この２つの条件下でＴｒ５の端子電流値を測定する。周辺の８個のトランジスタを全てオフにした場合は断熱境界条件が成立しない。一方、周辺の８個のトランジスタを全てオンとした場合は、上述のように断熱境界条件が成立する。従って、周辺の８個のトランジスタのオン／オフによるＴｒ５の電流値の差を求めることによって、境界条件の影響によるＴｒ５の電気特性の差を求めることができる。そして、この差を考慮してＭＯＳトランジスタの電気特性をシミュレーションすることにより、適正な断熱境界条件を設定して熱解析を行うことが可能となる。
【００２８】
次に、図２〜図４に基づいて、具体的な境界条件の評価方法について説明する。実施の形態１では、ＴＥＧ構造の境界条件を評価するため９個のトランジスタＴｒ１〜Ｔｒ９に３通りの電圧設定を行う。以下、図２、図３及び図４に基づいて、この３通りの電圧設定方法について説明する。
【００２９】
図２の方法は、９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に６つの端子１〜６を接続し、それぞれの端子１〜６からＴｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するものである。
【００３０】
図２は、端子１〜６とＴｒ１〜Ｔｒ９の回路構成との関係を示す模式図である。ここで、図２（ａ）はＴｒ１〜Ｔｒ９に接続された端子１〜６を示す模式図である。また、図２（ｂ）は、Ｔｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に対する各端子１〜６の接続状態を示す模式図である。
【００３１】
図２の例では、図２（ａ）に示すように、Ｔｒ１〜Ｔｒ９に対して６つの端子１〜６が接続される。
【００３２】
そして、図２（ｂ）に示すように、端子１は全てのＴｒ１〜Ｔｒ９のソース（Ｓ）と共通に接続され、端子２は半導体基板（Ｂ；Ｂｕｌｋ）と接続される。また、端子３はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５のドレイン（Ｄ）に接続される。
【００３３】
また、端子５はＴｒ５以外の全てのトランジスタのゲート（Ｇ）に接続され、端子６はＴｒ５以外の全てのトランジスタのドレイン（Ｄ）に接続される。
【００３４】
図２の方法では、各端子１，２，５，６に所定の電圧を印加すると、Ｔｒ５の周囲に隣接するＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９の全てにおいて、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）、半導体基板（Ｂ）の電位が等しくなる。この状態で、端子３、端子４に所定の電圧を印加することによって、Ｔｒ５と隣接する周囲のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９との間での熱の出入りを実質的に０とすることでき、測定対象のＴｒ５を囲むように断熱境界条件を設定することができる。また、端子３、端子４に所定の電圧を印加した状態で、他の全てのトランジスタをオフすなわち端子２、端子５、端子６へ印加する電圧を０とすることにより、断熱境界条件が実際には成立しない状態で電気特性を求めることができる。このように、断熱条件が成立する状態での電気特性と、断熱状態が成立しない状態での電気特性を求めることにより、設定した熱伝導方程式の境界条件を評価することが可能となる。
【００３５】
また、図２の方法では、測定対象のＴｒ５とその周辺のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９に一部共通の端子を割り当てるため、端子数を少なくすることができ、ＴＥＧの面積を縮小することが可能となる。
【００３６】
図３の方法は、図３（ａ）に示すように、９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に８つの端子１〜８を接続し、それぞれの端子１〜８からＴｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するものである。
【００３７】
図３（ｂ）に示すように、端子１は全てのトランジスタのソース（Ｓ）と共通に接続されており、端子２は半導体基板（Ｂ）と接続される。また、端子３はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５のドレイン（Ｄ）に接続される。ここまでの接続は図２の場合と同様である。
【００３８】
そして、端子５はＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８のゲート（Ｇ）と接続され、端子６はＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８のドレイン（Ｄ）と接続される。また、端子７はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のゲート（Ｇ）と接続され、端子８はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のドレイン（Ｄ）と接続される。
【００３９】
図３の方法では、各端子１，２，５，６に所定の電圧を印加すると、Ｔｒ５の縦横方向に隣接するＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８がオンする。また、各端子１，２，７，８に所定の電圧を印加すると、Ｔｒ５の斜め方向に隣接するＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９がオンする。従って、端子１，２，３，４に所定の電圧を印加してＴｒ５をオン状態とし、端子５，６と端子７，８のオン／オフ状態を交互に切り替えることにより、Ｔｒ５の縦横方向と斜め方向の境界条件をそれぞれ評価することが可能となる。
【００４０】
図４の方法は、図４（ａ）に示すように、９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に１２個の端子１〜１２を接続し、それぞれの端子からＴｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するものである。
【００４１】
図４（ｂ）に示すように、端子１は全てのトランジスタのソース（Ｓ）と共通に接続されており、端子２は半導体基板（Ｂ）と接続される。また、端子３はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５のドレイン（Ｄ）に接続される。ここまでの接続は図２の場合と同様である。
【００４２】
そして、端子５はＴｒ２のゲート（Ｇ）と接続され、端子６はＴｒ２のドレイン（Ｄ）と接続される。また、端子７はＴｒ８のゲート（Ｇ）と接続され、端子８はＴｒ８のドレイン（Ｄ）と接続される。
【００４３】
更に、端子９はＴｒ４、Ｔｒ６のゲート（Ｇ）と接続され、端子１０はＴｒ４、Ｔｒ６のドレイン（Ｄ）と接続される。そして、端子１１はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のゲート（Ｇ）と接続され、端子１２はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のドレイン（Ｄ）と接続される。
【００４４】
図４の方法では、図３の方法に加えて、Ｔｒ２、Ｔｒ８、そして、Ｔｒ４及びＴｒ６を別々にオン／オフできるようにしたため、Ｔｒ５のソース（Ｓ）側からの熱の影響とドレイン（Ｄ）側からの熱の影響を分離して評価することができ、ソース（Ｓ）側の境界条件とドレイン（Ｄ）側の境界条件を別々に評価することができる。
【００４５】
以上説明したように実施の形態１によれば、解析対象のＴｒ５の前後左右斜め方向に対して、断熱（反射型）境界条件が成立するようにＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９を配置し、Ｔｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９をオン／オフの２つの条件下に設定してＴｒ５の端子電流値を測定するようにした。これにより、オン／オフの２つの条件下における測定値の差が境界条件の影響による電流値の差となり、測定値から境界条件を評価することが可能となる。なお、Ｔｒ５の周辺に配置するトランジスタの数は８個に限定されるものではなく、任意の数のトランジスタを配置することができる。
【００４６】
実施の形態２．
図５は、この発明の実施の形態２にかかる半導体装置を示す模式図であって、熱解析の境界条件評価用ＴＥＧ構造を示している。ここで、図５（ａ）はＴＥＧ構造の平面図を、図５（ｂ）は断面図を示している。
【００４７】
図５（ａ）及び図５（ｂ）に示すように、このＴＥＧ構造はゲート（Ｇ）２１、ソース（Ｓ）２２、ドレイン（Ｄ）２３からなるトランジスタＴｒ１と、ゲート（Ｇ）２４、ソース（Ｓ）２５、ドレイン（Ｄ）２６からなるトランジスタＴｒ２とを備えている。そして、Ｔｒ１のゲート（Ｇ）２１、ソース（Ｓ）２２、ドレイン（Ｄ）２３及びＴｒ２のゲート（Ｇ）２４、ソース（Ｓ）２５、ドレイン（Ｄ）２６はリング状に形成され、全周でそれぞれ同一の幅で形成されている。
【００４８】
Ｔｒ１とＴｒ２の境界にはシャロートレンチ素子分離膜（STI）２７が設けられている。また、Ｔｒ２の外周にもシャロートレンチ素子分離膜２８が設けられている。図５（ａ）に示すように、Ｔｒ１のゲート（Ｇ）２１及びＴｒ２のゲート２４の幅はＬｇであり、Ｔｒ１のソース（Ｓ）２２の幅はＬＳ，Ｔｒ１のドレイン（Ｄ）２３、Ｔｒ２のソース（Ｓ）２５及びドレイン（Ｄ）２６の幅はＬＳＤである。また、シャロートレンチ素子分離膜２７，２８の幅はＬＳＴＩである。
【００４９】
Ｔｒ１のゲート幅（チャネル幅Ｗ）は、正方形に形成されたゲート（Ｇ）２１の全周の長さとなる。図５（ａ）に示すように、ゲート（Ｇ）２１のリングの一辺の長さが（ＬＳ＋Ｌｇ）であるため、全周の長さは（ＬＳ＋Ｌｇ）×４となる。
【００５０】
トランジスタＴｒ２のゲート幅（チャネル幅Ｗ）は、正方形に形成されたゲート（Ｇ）２４の全周の長さとなる。図５（ａ）に示すように、リングの一辺の長さはＬｇ＋（ＬＳ Ｄ＋ＬＳＴＩ＋ＬＳＤ＋Ｌｇ）×２＋ＬＳであるから、全周の長さは４×（ＬＳ＋３Ｌｇ＋４ＬＳＤ＋２ＬＳＴＩ）となる。
【００５１】
また、図５（ｂ）に示すように、Ｔｒ１とＴｒ２の配置は断熱（反射型）境界条件を満たすように、ドレイン（Ｄ）２３とドレイン（Ｄ）２６を向かい合わせた鏡像配置としている。すなわち、シャロートレンチ素子分離膜２７を境にＴｒ１のゲート（Ｇ）２１、ソース（Ｓ）２２及びドレイン（Ｄ）２３とＴｒ２のゲート（Ｇ）２４、ソース（Ｓ）２５及びドレイン（Ｄ）２６とが鏡像関係となるように配置されている。そして、Ｔｒ１の周囲を囲むように形成されたＴｒ２のオン／オフの条件を切り替えることにより、境界条件の違いによる電流値の差を確実に測定することができ、Ｔｒ２のオン／オフの２つの条件下で境界条件の妥当性を測定することができる。
【００５２】
図６は、実施の形態２のＴＥＧ構造における各端子と回路構成の関係とを示す模式図である。ここで、図６（ａ）はＴｒ１，Ｔｒ２に接続された端子１〜６を示す模式図である。また、図６（ｂ）は、Ｔｒ１、Ｔｒ２のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に対する各端子１〜６の接続状態を示す模式図である。
【００５３】
図６（ａ）に示すように、実施の形態２では２つのＴｒ１，Ｔｒ２に対して６つの端子が接続される。そして、図６（ｂ）に示すように、端子１はＴｒ１，Ｔｒ２双方のソース（Ｓ）と共通に接続されており、端子２は半導体基板（Ｂ）と接続される。また、端子３はＴｒ１のゲート（Ｇ）に接続され、端子４はＴｒ１のドレイン（Ｄ）に接続される。更に、端子５はＴｒ２のゲート（Ｇ）に接続され、端子６はＴｒ２のドレイン（Ｄ）に接続される。
【００５４】
この接続方法により、Ｔｒ１，Ｔｒ２のそれぞれのゲート（Ｇ）、ドレイン（Ｄ）に別々に電圧を印加することが可能となる。従って、実施の形態１と同様に、Ｔｒ２をオン／オフの２通りの状態に設定し、Ｔｒ１に電圧を印加した際に流れる電流を比較することで境界条件の妥当性について評価を行うことが可能となる。
【００５５】
更に、実施の形態２においては、Ｔｒ１のゲート幅（（ＬＳ＋Ｌｇ）×４）及びＴｒ１のゲート幅（４×（ＬＳ＋３Ｌｇ＋４ＬＳＤ＋２ＬＳＴＩ））を十分大きくしているため、Ｔｒ１，Ｔｒ２において熱の発生効率を増加させることができる。これにより、測定結果に熱の影響を色濃く出すことができ、境界条件の評価をより高精度に行うことが可能となる。
【００５６】
また、実施の形態２では、解析対象のＴｒ１から放射状に広がる熱の分布に合うようにＴｒ１，Ｔｒ２の形状を正方形に近づけたため、トランジスタの形状に起因する熱解析の誤差を最小限に抑えることができる。また、実際の測定においては電流測定装置のトータルの許容電流値が決まっている場合が多く、実施の形態２のようにトランジスタの総数を減らすことによって測定値を許容電流値内に納めることが可能となる。
【００５７】
以上説明したように実施の形態２によれば、Ｔｒ１，Ｔｒ２のゲート幅を十分大きくしたため、熱の発生効率を増加させることができ、測定結果に熱の影響を色濃く出すことによって境界条件の評価をより高精度に行うことが可能となる。
【００５８】
実施の形態３．
次に、図７及び図８に基づいてこの発明の実施の形態３について説明する。実施の形態３は、実施の形態１及び実施の形態２で説明した境界条件評価用ＴＥＧを利用して、実際のデバイスのモデリングに応用する方法である。図７は、境界条件評価用ＴＥＧを実際のデバイスのモデリングに応用する方法の手順を示すフローチャートである。
【００５９】
先ず、ステップＳ１では、測定対象のトランジスタの周辺に配置したトランジスタを全てオンとし、測定対象のトランジスタの端子電流値を測定する。実施の形態３を実施の形態１に適用する場合、測定対象のトランジスタは図１に示したＴｒ１であり、実施の形態２に適用する場合の測定対象は図５に示したＴｒ１である。
【００６０】
次に、ステップＳ２では、半導体装置の熱解析における熱伝導方程式の境界条件を、半導体基板１の底面を固定境界条件、それ以外を断熱境界条件としてシミュレーションし、モデルパラメータを抽出する。
【００６１】
境界条件を設定する際、半導体基板１の底面については、周辺温度と等しくなるほど十分深く解析領域を設定することで固定境界条件を適用できる。また基板上端面については、通常、シリコン（Ｓｉ）より２桁以上熱伝導係数が小さい材料（例えばシリコン酸化膜（ＳｉＯ２））を基板上部に形成しているため、断熱条件がほぼ適用できる。一方、これ以外の領域については、断熱境界条件として仮定しておく。
【００６２】
そして、ステップＳ２では、このような境界条件を用いてシミュレーションした結果を、ステップＳ１で測定した電流値に合わせ込む方法により、電子の移動度やインパクトイオン化などのモデルパラメータを抽出する。ステップＳ１では周辺のトランジスタをオンにして測定を行っているため、解析領域の周辺で断熱境界条件を適用でき、合わせ込みによって得られた値は信頼性の高いものとなる。
【００６３】
次のステップＳ３では、測定対象のトランジスタの周辺に配置したトランジスタを全てオフとし、測定対象のトランジスタの端子電流値を測定する。この測定値は、実デバイスの実測値に相当する。
【００６４】
そして、実デバイスへ応用する際には、ステップＳ２で抽出したモデルパラメータ及び抽出した時の境界条件を実デバイスへ適用する。このため、ステップＳ３で測定した実測値をステップＳ２の結果に適用する。
【００６５】
このため、次のステップＳ４では、解析領域の周辺領域に断熱境界条件を適用した際に生じる解析領域周辺の影響を、外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）に置き換えて、ＲＬとＣＬの値を実測値とシミュレーション値の差から抽出する。具体的には、ステップＳ３で測定した実測値とステップＳ２のシミュレーション結果とを比較し、差分を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換える。
【００６６】
図８は解析領域周辺の影響を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えた状態を示す模式図である。このように、半導体基板１、ゲート酸化膜２、ゲート（Ｇ）３、ソース（Ｓ）／ドレイン（Ｄ）拡散層４からなるＭＯＳトランジスタの解析領域の周辺を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えることにより、解析領域のみに断熱境界条件を設定でき、シミュレーションを適正化できる。従って、仮定した断熱境界条件による誤差の影響を最小限に抑えることができ、モデルパラメータ等を高精度に測定することが可能である。
【００６７】
また、置き換えの際に外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）を用いるため、少ないパラメータで解析対象周辺の影響をシミュレーションに取り入れることができる。
【００６８】
以上説明したように実施の形態３によれば、解析対象のトランジスタの解析領域周辺を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えることにより、仮定した断熱境界条件による誤差の影響を最小限に抑えることができ、モデルパラメータ等を高精度に測定することが可能となる。
【００６９】
実施の形態４．
図９は、この発明の実施の形態４にかかる、熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。実施の形態４は、実施の形態３で説明した方法で半導体装置の熱解析における解析領域周辺の影響を熱抵抗や熱キャパシタとして取り入れる際に、素子間やソース／ドレイン拡散長の寸法をパラメータとし、熱抵抗や熱キャパシタをこれらの寸法の関数として表現するようにＴＥＧ構造を構成したものである。
【００７０】
図９は、実施の形態４のＴＥＧ構造において、隣接する２つのＭＯＳトランジスタＴｒ１，Ｔｒ２を示している。Ｔｒ１、Ｔｒ２のそれぞれはゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）を備えている。そして、このＴＥＧ構造では、Ｔｒ１とＴｒ２の素子間の距離ＬＳＴＩと、ソース（Ｓ）、ドレイン（Ｄ）の拡散長ＬＳＤを変数とし、実施の形態３で説明した外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）をＬＳＴＩとＬＳＤの関数として表している。このため、解析領域周辺の影響をＬＳＴＩとＬＳＤの関数として抽出することができる。
【００７１】
そして、ＬＳＤＩやＬＳＤをパラメータとして変更した場合のそれぞれに対して、実施の形態３の手法を用いて外部抵抗ＲＬや外部キャパシタＣＬを抽出し、ＬＳＴＩやＬＳＤの関数として外部抵抗ＲＬ、外部キャパシタ（ＣＬ）をモデル化する。これにより、解析領域周辺の影響をデバイスの寸法、形状に基づいて解析できる。
【００７２】
例えば、関数ＲＬ（ＬＳＴＩ，ＬＳＤ）、ＣＬ（ＬＳＴＩ，ＬＳＤ）は応答曲面法によりモデル化することができる。また、この方法は様々な材質も適用可能である。
【００７３】
応答曲面法については、文献R.Cartuyvels, R.Booth, S.Kubicek, L. Dupas, and K. De Meyer, "A Powerful TCAD System Including Advanced RSM Techniques for Various Engineering Optimization Problems," SISPEP’93 Vienna, Austria, pp.29-32, 1993.に記載されており、この方法でモデル化を行うことができる。
【００７４】
なお、パラメータとしては、図９に示すゲート長ＬＳ、拡散層幅Ｗなどの他の値を用いてもよい。
【００７５】
実施の形態４によれば、ＴＥＧ構造を利用して熱抵抗（外部抵抗ＲＬ）や熱キャパシタ（外部キャパシタＣＬ）を周辺材質形状（寸法）の関数としてモデル化することができる。従って、モデル化した関数から測定ポイントにない周辺の材質、形状による効果も予測することができる。
【００７６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００７７】
この発明の半導体装置によれば、解析対象のトランジスタに対して略同一の構造の周辺トランジスタを鏡像関係で配置したため、周辺トランジスタに所定の電圧が印加された場合に解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件を設定できる。これにより、周辺トランジスタのオン／オフの条件下における測定値の差が境界条件の影響による電流値の差となり、測定値から境界条件を評価することが可能となる。
【００７８】
また、解析対象のトランジスタの周囲を囲むように複数の周辺トランジスタを配置したため、解析対象のトランジスタの周囲の全周に渡って断熱境界条件を設定できる。
【００７９】
また、マトリクス状に配置された周辺トランジスタのうちの一部に所定の電圧を印加することにより、解析対象のトランジスタの周囲の一部に断熱境界条件を設定することができ、解析対象のトランジスタの周辺の特定の方向における境界条件を評価できる。
【００８０】
マトリクスの縦方向、横方向又は斜め方向に位置する周辺トランジスタに所定の電圧を印加することにより、解析対象のトランジスタの縦方向、横方向又は斜め方向に断熱境界条件を設定することができ、それぞれの方向における境界条件を評価できる。
【００８１】
複数の周辺トランジスタの形状を規定する寸法をそれぞれ異なるようにしたため、これらの寸法をパラメータとしてモデル化した関数から測定ポイントにない周辺の材質、形状による効果も予測することができる。
【００８２】
また、解析対象のトランジスタを囲むようにリング状の周辺トランジスタを形成したため、ゲート幅を大きくして電流値を増大させることができる。そして、解析対象のトランジスタと周辺トランジスタを鏡像関係に配置したため、周辺トランジスタに所定の電圧が印加された場合に解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件を設定できる。これにより、電流値の増加により熱の影響を増大させて測定結果を得ることができ、境界条件の評価をより高精度に行うことが可能となる。
【００８３】
また、解析対象のトランジスタ及び周辺トランジスタの外形を略正方形としたため、解析対象のトランジスタの中心から放射状に広がる熱の分布に対してトランジスタの形状を適合させることができ、トランジスタの形状に起因する熱解析の誤差を最小限に抑えることができる。
【００８４】
この発明の半導体装置の電気特性のシミュレーション方法によれば、周辺トランジスタをオン状態にして解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件が成立する状態で解析対象のトランジスタから実測した値をシミュレーションに用いるようにしたため、シミュレーションレーションの精度を高めることができる。また、周辺トランジスタをオフ状態にして解析対象のトランジスタの電気特性を実測してシミュレーション結果に適用するようにしたため、解析領域周辺に設定した断熱境界条件による影響を考慮してシミュレーションを行うことができる。
【００８５】
また、シミュレーション結果と周辺トランジスタをオフにして得た実測値とを比較して得た差分を容量素子、抵抗素子に置き換えるようにしたため、少ないパラメータで解析対象トランジスタの周辺における断熱境界条件の影響をシミュレーションに取り入れることができる。
【００８６】
また、複数の周辺トランジスタの寸法をパラメータとし、容量素子、抵抗素子をこれらの寸法の関数としたため、モデル化した関数から測定ポイントにない周辺の材質、形状による効果も予測することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１にかかる熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。
【図２】 実施の形態１にかかる境界条件評価用ＴＥＧ構造への端子接続方法の一例を示す模式図である。
【図３】 実施の形態１にかかる境界条件評価用ＴＥＧ構造への端子接続方法の別の例を示す模式図である。
【図４】 実施の形態１にかかる境界条件評価用ＴＥＧ構造への端子接続方法の更に別の例を示す模式図である。
【図５】 この発明の実施の形態２にかかる熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。
【図６】 実施の形態２にかかる境界条件評価用ＴＥＧ構造への端子接続方法の一例を示す模式図である。
【図７】 境界条件評価用ＴＥＧを実際のデバイスのモデリングに応用する方法の手順を示すフローチャートである。
【図８】 解析領域周辺の影響を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えた状態を示す模式図である。
【図９】 実施の形態４にかかる熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。
【図１０】 従来の熱解析のデバイスシミュレーション方法を示す模式図である。
【図１１】 プロセスシミュレーション、デバイスシミュレーションの流れを示す模式図である。
【符号の説明】
１ 半導体基板、 ２ ゲート酸化膜、 ３，２１，２４ ゲート、 ４ ソース（Ｓ）／ドレイン（Ｄ）拡散層、 ２２，２５ ソース（Ｓ）、 ２３，２６ ドレイン、 ２７，２８ シャロートレンチ素子分離膜。
【発明の属する技術分野】
この発明は半導体装置のシミュレーション方法に関し、特に、熱解析による半導体装置のシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程の最終段階では、完成ウエーハの基本的電気特性が、各チップに作りこまれているＴＥＧ（Test Element Group）と呼ばれるテスト用パターンを用いて測定される。例えば、特開平１０−２２３７６号公報にはＴＥＧの構造について記載されている。
【０００３】
また、近時では半導体装置の熱解析について検討が行われている。例えば、文献：Hirofumi Kawashima and Ryo Dang, "Non-Isothermal Device Simulation of Gate Switching and Drain Breakdown Characteristics of Si MOSFET in Transient State,"IEICE Trans., VOL.E82-C,NO.6, pp.894-899,1999. には半導体装置の熱解析についての記載がある。
【０００４】
また、石原範之、入江康郎"デバイス・シミュレータVENUS-2D／Bの機能拡張”富士総研技報、Vol.6, No.1, pp.7-16, 1997. にも、半導体装置の熱解析についての記載がある。
【０００５】
半導体装置の電気特性のシミュレーションは、プロセスシミュレーションとデバイスシミュレーションに大別できる。図１１は、プロセスシミュレーション、デバイスシミュレーションの流れを示す模式図である。図１１に示すように、プロセスシミュレーションを行う場合にはプロセスシミュレータにプロセス条件を入力し、不純物プロファル、デバイス形状などをシミュレーションする。デバイスシミュレーションを行う場合は、プロセスシミュレーションの結果得られた不純物プロファル、デバイス形状などのデータと、バイアス条件、境界条件などの諸条件をデバイスシミュレータに入力し、ポアソン方程式、電子・正孔電流連続式、熱伝導方程式などの支配方程式を用いて演算することによって電気特性をシミュレーションする。ここで得られる特性は主として電子の移動度に関するデータであり、トランジスタのＩ−Ｖ特性などが挙げられる。
【０００６】
デバイスシミュレーションを行う場合、上述の文献に記載されている従来の方法では、熱伝導方程式の境界条件として、基板底面を温度固定境界条件、それ以外を断熱（反射）境界条件としてシミュレーションを行っている。
【０００７】
図１０は、ＴＥＧ構造を用いて熱解析のデバイスシミュレーションを行う方法を示す模式図である。図１０に示すデバイスシミュレーション方法は、素子分離絶縁膜１０５で囲まれた半導体基板１０１の活性領域に形成された、ゲート絶縁膜１０２、ゲート電極１０３及びソース（Ｓ）／ドレイン（Ｄ）拡散層１０４からなるＭＯＳトランジスタの熱解析を行うものである。
【０００８】
そして、熱伝導方程式の境界条件を設定する際は、上述の文献に記載されているように、半導体基板１０１の底面（裏面）の温度を室温などの所定の温度（ここでは３００Ｋ）に固定して温度固定の境界条件を設定し、それ以外の領域を断熱（反射）境界条件とする方法が用いられている。
【０００９】
このような従来の方法では、熱伝導方程式の境界条件を保証するために、断熱境界条件を設定する領域を、他の半導体支配方程式（ポアソン方程式、電子及び正孔の電流連続式）が適用される領域よりも広い領域としておく必要がある。
【００１０】
【発明が解決しようとする課題】
しかしながら、デバイス内部での熱の拡がりは３次元的であり、周辺温度に等しくなるほど熱伝導方程式の解析領域を十分に広く設定する必要がある。一方、半導体支配方程式（ポアソン方程式、電子及び正孔の電流連続式）の解法で設定する解析領域は、温度変化に対して比較的狭いため、熱伝導方程式の解析領域を半導体支配方程式の解析領域と同一とすると、正確なシミュレーションを行うことはできない。
【００１１】
熱伝導方程式を適用する領域と半導体支配方程式の解析領域を等しくするためには、半導体支配方程式の解析領域を拡大する方法も考えられる。しかし、この方法では、半導体支配方程式を解析するためのアルゴリズムが複雑になるという問題がある。このため、計算コストが大幅に増大することとなり、実際のシミュレーションに適用することは困難である。
【００１２】
この発明は上述のような問題を解決するためになされたものであり、熱解析を用いて半導体装置の電気特性をシミュレーションする際に、熱伝導方程式の境界条件を正しく設定することにより、シミュレーションの信頼性を向上させることを目的とする。
【００１３】
【課題を解決するための手段】
この発明の請求項１に係る半導体装置の電気特性のシミュレーション方法は、熱解析が行われる解析対象のトランジスタと、前記解析対象のトランジスタの周囲を囲み、前記解析対象のトランジスタとの間を通る仮想線に対して対称の位置となるように鏡像関係で配置された周辺トランジスタとを備えた半導体装置を用いて前記解析対象のトランジスタの電気特性をシミュレーションする方法であって、前記周辺トランジスタをオン状態にして、前記解析対象のトランジスタから周辺の領域に出て行く熱量と、前記周辺の領域から前記解析対象のトランジスタに入る熱量とが同一となる状態、すなわち前記解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件が成立する状態とし、前記解析対象のトランジスタの電気特性を実測する第１のステップと、前記解析対象のトランジスタの解析領域の周辺を含む領域に前記熱伝導方程式の断熱境界条件を設定し、前記第１のステップで実測した値を用いて前記解析対象のトランジスタの電気特性のシミュレーションを行う第２のステップと、前記周辺トランジスタをオフ状態、すなわち前記熱伝導方程式の断熱境界条件が成立しない状態とし、前記解析対象のトランジスタの電気特性を実測する第３のステップと、前記第２のステップで得られたシミュレーション結果に前記第３のステップで実測した値を適用して前記解析領域の周辺に設定した境界条件を適正化する第４のステップとを備え、前記第４のステップは、前記シミュレーション結果と前記第３のステップで実測した値を比較して差分を得るサブステップと、前記差分から、前記解析対象のトランジスタの解析領域の周辺に設定した前記断熱境界条件と等価の容量素子、抵抗素子を抽出するサブステップと、前記容量素子、抵抗素子を前記シミュレーション結果に適用するサブステップとを備えたことを特徴とするものである。
【００１４】
この発明の請求項２に係る半導体装置の電気特性のシミュレーション方法は、請求項１ において、前記半導体装置の前記解析対象のトランジスタの周辺には、前記周辺トランジスタが複数配置され、前記複数の前記周辺トランジスタは、前記解析対象のトランジスタを中心としてマトリクス状に配置され、前記第１のステップにおいて、前記複数の前記周辺トランジスタのうち、一部のトランジスタのみをオン状態とすることを特徴とするものである。
【００１５】
この発明の請求項３に係る半導体装置の電気特性のシミュレーション方法は、請求項２において、前記第１のステップにおいて、前記複数の前記周辺トランジスタのうち、前記マトリクスの縦方向、横方向又は斜め方向に位置するいずれかの前記周辺トランジスタのみをオン状態とすることを特徴とするものである。
【００１６】
この発明の請求項４に係る半導体装置の電気特性のシミュレーション方法は、請求項２又は３において、前記半導体装置には、前記周辺トランジスタの拡散長、又は隣接する前記周辺トランジスタの素子間距離をパラメータとする前記解析対象のトランジスタが複数設けられ、前記第１及び第３のステップで、前記拡散長又は前記素子間距離をパラメータとして前記複数の前記解析対象のトランジスタの実測を行い、前記第４のステップにおいて、前記容量素子、前記抵抗素子を前記パラメータの関数として抽出することを特徴とするものである。
【００１７】
この発明の請求項５に係る半導体装置の電気特性のシミュレーション方法は、請求項１において、前記解析対象のトランジスタは、リング状のゲート及び当該ゲートの両側に隣接するソース／ドレインを有し、前記周辺トランジスタは、前記解析対象のトランジスタを囲むようにリング状に形成され、リング状のゲート及び当該ゲートの両側に隣接するソース／ドレインを有することを特徴とするものである。
【００１８】
この発明の請求項６に係る半導体装置の電気特性のシミュレーション方法は、請求項５において、前記解析対象のトランジスタ及び前記周辺トランジスタのゲート及びソース／ドレインの外形が、正方形であることを特徴とするものである。
【００１９】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１にかかる半導体装置を示す平面図であり、熱解析の境界条件評価用ＴＥＧ構造を示している。図１の半導体装置は、複数のＭＯＳトランジスタＴｒ１〜Ｔｒ９（以下、Ｔｒ１〜Ｔｒ９という）から構成されたＴＥＧ構造を備えており、Ｔｒ１〜Ｔｒ９の各々は熱伝導方程式の境界条件を正しく評価するために一定の規則に従って配置されている。
【００２０】
Ｔｒ１〜Ｔｒ９の各々は半導体基板上に形成され、ゲート（Ｇ；Ｇａｔｅ）、ソース（Ｓ；Ｓｏｕｒｃｅ）、ドレイン（Ｄ；Ｄｒａｉｎ）を備えている。そして、図１に示すように、実施の形態１ではＴｒ１〜Ｔｒ９をマトリクス状に配置し、中心部に解析対象となるＴｒ５を配置している。
【００２１】
Ｔｒ１〜Ｔｒ９の各々は形状、寸法、構成する各膜の材料、不純物濃度などのデバイス構成上のパラメータが全て同一に形成されており、同一の電気的特性を備えたものである。そして、図１に示すように、解析対象であるＴｒ５の周囲には、Ｔｒ５に対して鏡像関係となるようにＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９が配置されている。
【００２２】
例えば、Ｔｒ２とＴｒ５は、この２つのトランジスタの間を通る仮想線に対して対称となるようにミラー配置されている。すなわち、両トランジスタのゲート（Ｇ）に対するソース（Ｓ）とドレイン（Ｄ）の向きは互いに逆向きとなるように配置されている。従って、Ｔｒ２のソース（Ｓ）とＴｒ５のソース（Ｓ）は、互いに向かい合うように対向している。Ｔｒ８とＴｒ５の関係についても同様であり、Ｔｒ８のドレイン（Ｄ）とＴｒ５のドレイン（Ｄ）は、互いに向かい合うように対向している。
【００２３】
また、Ｔｒ４とＴｒ５は、この２つのトランジスタの間を通る仮想線に対して対称となるようにミラー配置されている。従って、Ｔｒ４のソース（Ｓ）とＴｒ５のソース（Ｓ）とが対向し、また、Ｔｒ４のドレイン（Ｄ）とＴｒ５のドレイン（Ｄ）とが対向するように配置されている。Ｔｒ６とＴｒ５の関係についても同様である。
【００２４】
更に、Ｔｒ５の斜め方向に配置されたＴｒ１，Ｔｒ３，Ｔｒ７，Ｔｒ９のうち、Ｔｒ１とＴｒ３はＴｒ２と同じ向きに配置されている。また、Ｔｒ７とＴｒ９はＴｒ８と同じ向きに配置されている。
【００２５】
従って、このＴＥＧ構造では、解析対象のＴｒ５のソース（Ｓ）に対しては、周囲のトランジスタのソース（Ｓ）が対向するよう配置され、Ｔｒ５のドレイン（Ｄ）に対しては、周囲のトランジスタのドレイン（Ｄ）が対向するよう配置されている。
【００２６】
これにより、測定対象のＴｒ５の周囲における熱的な環境をＴｒ５と同一条件に設定することができ、Ｔｒ５から周辺の領域に出て行く熱量と、周辺の領域からＴｒ５に入る熱量とを同一の熱量として設定できる。従って、Ｔｒ５の周囲で断熱境界（反射型）条件が成立するようにＴＥＧ構造を構成できる。
【００２７】
そして、境界条件を評価する際は、Ｔｒ５の周辺の８個のトランジスタをオン（ＯＮ）／オフ（ＯＦＦ）の２つの条件に設定し、この２つの条件下でＴｒ５の端子電流値を測定する。周辺の８個のトランジスタを全てオフにした場合は断熱境界条件が成立しない。一方、周辺の８個のトランジスタを全てオンとした場合は、上述のように断熱境界条件が成立する。従って、周辺の８個のトランジスタのオン／オフによるＴｒ５の電流値の差を求めることによって、境界条件の影響によるＴｒ５の電気特性の差を求めることができる。そして、この差を考慮してＭＯＳトランジスタの電気特性をシミュレーションすることにより、適正な断熱境界条件を設定して熱解析を行うことが可能となる。
【００２８】
次に、図２〜図４に基づいて、具体的な境界条件の評価方法について説明する。実施の形態１では、ＴＥＧ構造の境界条件を評価するため９個のトランジスタＴｒ１〜Ｔｒ９に３通りの電圧設定を行う。以下、図２、図３及び図４に基づいて、この３通りの電圧設定方法について説明する。
【００２９】
図２の方法は、９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に６つの端子１〜６を接続し、それぞれの端子１〜６からＴｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するものである。
【００３０】
図２は、端子１〜６とＴｒ１〜Ｔｒ９の回路構成との関係を示す模式図である。ここで、図２（ａ）はＴｒ１〜Ｔｒ９に接続された端子１〜６を示す模式図である。また、図２（ｂ）は、Ｔｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に対する各端子１〜６の接続状態を示す模式図である。
【００３１】
図２の例では、図２（ａ）に示すように、Ｔｒ１〜Ｔｒ９に対して６つの端子１〜６が接続される。
【００３２】
そして、図２（ｂ）に示すように、端子１は全てのＴｒ１〜Ｔｒ９のソース（Ｓ）と共通に接続され、端子２は半導体基板（Ｂ；Ｂｕｌｋ）と接続される。また、端子３はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５のドレイン（Ｄ）に接続される。
【００３３】
また、端子５はＴｒ５以外の全てのトランジスタのゲート（Ｇ）に接続され、端子６はＴｒ５以外の全てのトランジスタのドレイン（Ｄ）に接続される。
【００３４】
図２の方法では、各端子１，２，５，６に所定の電圧を印加すると、Ｔｒ５の周囲に隣接するＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９の全てにおいて、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）、半導体基板（Ｂ）の電位が等しくなる。この状態で、端子３、端子４に所定の電圧を印加することによって、Ｔｒ５と隣接する周囲のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９との間での熱の出入りを実質的に０とすることでき、測定対象のＴｒ５を囲むように断熱境界条件を設定することができる。また、端子３、端子４に所定の電圧を印加した状態で、他の全てのトランジスタをオフすなわち端子２、端子５、端子６へ印加する電圧を０とすることにより、断熱境界条件が実際には成立しない状態で電気特性を求めることができる。このように、断熱条件が成立する状態での電気特性と、断熱状態が成立しない状態での電気特性を求めることにより、設定した熱伝導方程式の境界条件を評価することが可能となる。
【００３５】
また、図２の方法では、測定対象のＴｒ５とその周辺のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９に一部共通の端子を割り当てるため、端子数を少なくすることができ、ＴＥＧの面積を縮小することが可能となる。
【００３６】
図３の方法は、図３（ａ）に示すように、９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に８つの端子１〜８を接続し、それぞれの端子１〜８からＴｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するものである。
【００３７】
図３（ｂ）に示すように、端子１は全てのトランジスタのソース（Ｓ）と共通に接続されており、端子２は半導体基板（Ｂ）と接続される。また、端子３はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５のドレイン（Ｄ）に接続される。ここまでの接続は図２の場合と同様である。
【００３８】
そして、端子５はＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８のゲート（Ｇ）と接続され、端子６はＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８のドレイン（Ｄ）と接続される。また、端子７はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のゲート（Ｇ）と接続され、端子８はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のドレイン（Ｄ）と接続される。
【００３９】
図３の方法では、各端子１，２，５，６に所定の電圧を印加すると、Ｔｒ５の縦横方向に隣接するＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８がオンする。また、各端子１，２，７，８に所定の電圧を印加すると、Ｔｒ５の斜め方向に隣接するＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９がオンする。従って、端子１，２，３，４に所定の電圧を印加してＴｒ５をオン状態とし、端子５，６と端子７，８のオン／オフ状態を交互に切り替えることにより、Ｔｒ５の縦横方向と斜め方向の境界条件をそれぞれ評価することが可能となる。
【００４０】
図４の方法は、図４（ａ）に示すように、９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に１２個の端子１〜１２を接続し、それぞれの端子からＴｒ１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するものである。
【００４１】
図４（ｂ）に示すように、端子１は全てのトランジスタのソース（Ｓ）と共通に接続されており、端子２は半導体基板（Ｂ）と接続される。また、端子３はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５のドレイン（Ｄ）に接続される。ここまでの接続は図２の場合と同様である。
【００４２】
そして、端子５はＴｒ２のゲート（Ｇ）と接続され、端子６はＴｒ２のドレイン（Ｄ）と接続される。また、端子７はＴｒ８のゲート（Ｇ）と接続され、端子８はＴｒ８のドレイン（Ｄ）と接続される。
【００４３】
更に、端子９はＴｒ４、Ｔｒ６のゲート（Ｇ）と接続され、端子１０はＴｒ４、Ｔｒ６のドレイン（Ｄ）と接続される。そして、端子１１はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のゲート（Ｇ）と接続され、端子１２はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のドレイン（Ｄ）と接続される。
【００４４】
図４の方法では、図３の方法に加えて、Ｔｒ２、Ｔｒ８、そして、Ｔｒ４及びＴｒ６を別々にオン／オフできるようにしたため、Ｔｒ５のソース（Ｓ）側からの熱の影響とドレイン（Ｄ）側からの熱の影響を分離して評価することができ、ソース（Ｓ）側の境界条件とドレイン（Ｄ）側の境界条件を別々に評価することができる。
【００４５】
以上説明したように実施の形態１によれば、解析対象のＴｒ５の前後左右斜め方向に対して、断熱（反射型）境界条件が成立するようにＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９を配置し、Ｔｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９をオン／オフの２つの条件下に設定してＴｒ５の端子電流値を測定するようにした。これにより、オン／オフの２つの条件下における測定値の差が境界条件の影響による電流値の差となり、測定値から境界条件を評価することが可能となる。なお、Ｔｒ５の周辺に配置するトランジスタの数は８個に限定されるものではなく、任意の数のトランジスタを配置することができる。
【００４６】
実施の形態２．
図５は、この発明の実施の形態２にかかる半導体装置を示す模式図であって、熱解析の境界条件評価用ＴＥＧ構造を示している。ここで、図５（ａ）はＴＥＧ構造の平面図を、図５（ｂ）は断面図を示している。
【００４７】
図５（ａ）及び図５（ｂ）に示すように、このＴＥＧ構造はゲート（Ｇ）２１、ソース（Ｓ）２２、ドレイン（Ｄ）２３からなるトランジスタＴｒ１と、ゲート（Ｇ）２４、ソース（Ｓ）２５、ドレイン（Ｄ）２６からなるトランジスタＴｒ２とを備えている。そして、Ｔｒ１のゲート（Ｇ）２１、ソース（Ｓ）２２、ドレイン（Ｄ）２３及びＴｒ２のゲート（Ｇ）２４、ソース（Ｓ）２５、ドレイン（Ｄ）２６はリング状に形成され、全周でそれぞれ同一の幅で形成されている。
【００４８】
Ｔｒ１とＴｒ２の境界にはシャロートレンチ素子分離膜（STI）２７が設けられている。また、Ｔｒ２の外周にもシャロートレンチ素子分離膜２８が設けられている。図５（ａ）に示すように、Ｔｒ１のゲート（Ｇ）２１及びＴｒ２のゲート２４の幅はＬｇであり、Ｔｒ１のソース（Ｓ）２２の幅はＬＳ，Ｔｒ１のドレイン（Ｄ）２３、Ｔｒ２のソース（Ｓ）２５及びドレイン（Ｄ）２６の幅はＬＳＤである。また、シャロートレンチ素子分離膜２７，２８の幅はＬＳＴＩである。
【００４９】
Ｔｒ１のゲート幅（チャネル幅Ｗ）は、正方形に形成されたゲート（Ｇ）２１の全周の長さとなる。図５（ａ）に示すように、ゲート（Ｇ）２１のリングの一辺の長さが（ＬＳ＋Ｌｇ）であるため、全周の長さは（ＬＳ＋Ｌｇ）×４となる。
【００５０】
トランジスタＴｒ２のゲート幅（チャネル幅Ｗ）は、正方形に形成されたゲート（Ｇ）２４の全周の長さとなる。図５（ａ）に示すように、リングの一辺の長さはＬｇ＋（ＬＳ Ｄ＋ＬＳＴＩ＋ＬＳＤ＋Ｌｇ）×２＋ＬＳであるから、全周の長さは４×（ＬＳ＋３Ｌｇ＋４ＬＳＤ＋２ＬＳＴＩ）となる。
【００５１】
また、図５（ｂ）に示すように、Ｔｒ１とＴｒ２の配置は断熱（反射型）境界条件を満たすように、ドレイン（Ｄ）２３とドレイン（Ｄ）２６を向かい合わせた鏡像配置としている。すなわち、シャロートレンチ素子分離膜２７を境にＴｒ１のゲート（Ｇ）２１、ソース（Ｓ）２２及びドレイン（Ｄ）２３とＴｒ２のゲート（Ｇ）２４、ソース（Ｓ）２５及びドレイン（Ｄ）２６とが鏡像関係となるように配置されている。そして、Ｔｒ１の周囲を囲むように形成されたＴｒ２のオン／オフの条件を切り替えることにより、境界条件の違いによる電流値の差を確実に測定することができ、Ｔｒ２のオン／オフの２つの条件下で境界条件の妥当性を測定することができる。
【００５２】
図６は、実施の形態２のＴＥＧ構造における各端子と回路構成の関係とを示す模式図である。ここで、図６（ａ）はＴｒ１，Ｔｒ２に接続された端子１〜６を示す模式図である。また、図６（ｂ）は、Ｔｒ１、Ｔｒ２のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板（Ｂ）に対する各端子１〜６の接続状態を示す模式図である。
【００５３】
図６（ａ）に示すように、実施の形態２では２つのＴｒ１，Ｔｒ２に対して６つの端子が接続される。そして、図６（ｂ）に示すように、端子１はＴｒ１，Ｔｒ２双方のソース（Ｓ）と共通に接続されており、端子２は半導体基板（Ｂ）と接続される。また、端子３はＴｒ１のゲート（Ｇ）に接続され、端子４はＴｒ１のドレイン（Ｄ）に接続される。更に、端子５はＴｒ２のゲート（Ｇ）に接続され、端子６はＴｒ２のドレイン（Ｄ）に接続される。
【００５４】
この接続方法により、Ｔｒ１，Ｔｒ２のそれぞれのゲート（Ｇ）、ドレイン（Ｄ）に別々に電圧を印加することが可能となる。従って、実施の形態１と同様に、Ｔｒ２をオン／オフの２通りの状態に設定し、Ｔｒ１に電圧を印加した際に流れる電流を比較することで境界条件の妥当性について評価を行うことが可能となる。
【００５５】
更に、実施の形態２においては、Ｔｒ１のゲート幅（（ＬＳ＋Ｌｇ）×４）及びＴｒ１のゲート幅（４×（ＬＳ＋３Ｌｇ＋４ＬＳＤ＋２ＬＳＴＩ））を十分大きくしているため、Ｔｒ１，Ｔｒ２において熱の発生効率を増加させることができる。これにより、測定結果に熱の影響を色濃く出すことができ、境界条件の評価をより高精度に行うことが可能となる。
【００５６】
また、実施の形態２では、解析対象のＴｒ１から放射状に広がる熱の分布に合うようにＴｒ１，Ｔｒ２の形状を正方形に近づけたため、トランジスタの形状に起因する熱解析の誤差を最小限に抑えることができる。また、実際の測定においては電流測定装置のトータルの許容電流値が決まっている場合が多く、実施の形態２のようにトランジスタの総数を減らすことによって測定値を許容電流値内に納めることが可能となる。
【００５７】
以上説明したように実施の形態２によれば、Ｔｒ１，Ｔｒ２のゲート幅を十分大きくしたため、熱の発生効率を増加させることができ、測定結果に熱の影響を色濃く出すことによって境界条件の評価をより高精度に行うことが可能となる。
【００５８】
実施の形態３．
次に、図７及び図８に基づいてこの発明の実施の形態３について説明する。実施の形態３は、実施の形態１及び実施の形態２で説明した境界条件評価用ＴＥＧを利用して、実際のデバイスのモデリングに応用する方法である。図７は、境界条件評価用ＴＥＧを実際のデバイスのモデリングに応用する方法の手順を示すフローチャートである。
【００５９】
先ず、ステップＳ１では、測定対象のトランジスタの周辺に配置したトランジスタを全てオンとし、測定対象のトランジスタの端子電流値を測定する。実施の形態３を実施の形態１に適用する場合、測定対象のトランジスタは図１に示したＴｒ１であり、実施の形態２に適用する場合の測定対象は図５に示したＴｒ１である。
【００６０】
次に、ステップＳ２では、半導体装置の熱解析における熱伝導方程式の境界条件を、半導体基板１の底面を固定境界条件、それ以外を断熱境界条件としてシミュレーションし、モデルパラメータを抽出する。
【００６１】
境界条件を設定する際、半導体基板１の底面については、周辺温度と等しくなるほど十分深く解析領域を設定することで固定境界条件を適用できる。また基板上端面については、通常、シリコン（Ｓｉ）より２桁以上熱伝導係数が小さい材料（例えばシリコン酸化膜（ＳｉＯ２））を基板上部に形成しているため、断熱条件がほぼ適用できる。一方、これ以外の領域については、断熱境界条件として仮定しておく。
【００６２】
そして、ステップＳ２では、このような境界条件を用いてシミュレーションした結果を、ステップＳ１で測定した電流値に合わせ込む方法により、電子の移動度やインパクトイオン化などのモデルパラメータを抽出する。ステップＳ１では周辺のトランジスタをオンにして測定を行っているため、解析領域の周辺で断熱境界条件を適用でき、合わせ込みによって得られた値は信頼性の高いものとなる。
【００６３】
次のステップＳ３では、測定対象のトランジスタの周辺に配置したトランジスタを全てオフとし、測定対象のトランジスタの端子電流値を測定する。この測定値は、実デバイスの実測値に相当する。
【００６４】
そして、実デバイスへ応用する際には、ステップＳ２で抽出したモデルパラメータ及び抽出した時の境界条件を実デバイスへ適用する。このため、ステップＳ３で測定した実測値をステップＳ２の結果に適用する。
【００６５】
このため、次のステップＳ４では、解析領域の周辺領域に断熱境界条件を適用した際に生じる解析領域周辺の影響を、外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）に置き換えて、ＲＬとＣＬの値を実測値とシミュレーション値の差から抽出する。具体的には、ステップＳ３で測定した実測値とステップＳ２のシミュレーション結果とを比較し、差分を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換える。
【００６６】
図８は解析領域周辺の影響を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えた状態を示す模式図である。このように、半導体基板１、ゲート酸化膜２、ゲート（Ｇ）３、ソース（Ｓ）／ドレイン（Ｄ）拡散層４からなるＭＯＳトランジスタの解析領域の周辺を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えることにより、解析領域のみに断熱境界条件を設定でき、シミュレーションを適正化できる。従って、仮定した断熱境界条件による誤差の影響を最小限に抑えることができ、モデルパラメータ等を高精度に測定することが可能である。
【００６７】
また、置き換えの際に外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）を用いるため、少ないパラメータで解析対象周辺の影響をシミュレーションに取り入れることができる。
【００６８】
以上説明したように実施の形態３によれば、解析対象のトランジスタの解析領域周辺を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えることにより、仮定した断熱境界条件による誤差の影響を最小限に抑えることができ、モデルパラメータ等を高精度に測定することが可能となる。
【００６９】
実施の形態４．
図９は、この発明の実施の形態４にかかる、熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。実施の形態４は、実施の形態３で説明した方法で半導体装置の熱解析における解析領域周辺の影響を熱抵抗や熱キャパシタとして取り入れる際に、素子間やソース／ドレイン拡散長の寸法をパラメータとし、熱抵抗や熱キャパシタをこれらの寸法の関数として表現するようにＴＥＧ構造を構成したものである。
【００７０】
図９は、実施の形態４のＴＥＧ構造において、隣接する２つのＭＯＳトランジスタＴｒ１，Ｔｒ２を示している。Ｔｒ１、Ｔｒ２のそれぞれはゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）を備えている。そして、このＴＥＧ構造では、Ｔｒ１とＴｒ２の素子間の距離ＬＳＴＩと、ソース（Ｓ）、ドレイン（Ｄ）の拡散長ＬＳＤを変数とし、実施の形態３で説明した外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）をＬＳＴＩとＬＳＤの関数として表している。このため、解析領域周辺の影響をＬＳＴＩとＬＳＤの関数として抽出することができる。
【００７１】
そして、ＬＳＤＩやＬＳＤをパラメータとして変更した場合のそれぞれに対して、実施の形態３の手法を用いて外部抵抗ＲＬや外部キャパシタＣＬを抽出し、ＬＳＴＩやＬＳＤの関数として外部抵抗ＲＬ、外部キャパシタ（ＣＬ）をモデル化する。これにより、解析領域周辺の影響をデバイスの寸法、形状に基づいて解析できる。
【００７２】
例えば、関数ＲＬ（ＬＳＴＩ，ＬＳＤ）、ＣＬ（ＬＳＴＩ，ＬＳＤ）は応答曲面法によりモデル化することができる。また、この方法は様々な材質も適用可能である。
【００７３】
応答曲面法については、文献R.Cartuyvels, R.Booth, S.Kubicek, L. Dupas, and K. De Meyer, "A Powerful TCAD System Including Advanced RSM Techniques for Various Engineering Optimization Problems," SISPEP’93 Vienna, Austria, pp.29-32, 1993.に記載されており、この方法でモデル化を行うことができる。
【００７４】
なお、パラメータとしては、図９に示すゲート長ＬＳ、拡散層幅Ｗなどの他の値を用いてもよい。
【００７５】
実施の形態４によれば、ＴＥＧ構造を利用して熱抵抗（外部抵抗ＲＬ）や熱キャパシタ（外部キャパシタＣＬ）を周辺材質形状（寸法）の関数としてモデル化することができる。従って、モデル化した関数から測定ポイントにない周辺の材質、形状による効果も予測することができる。
【００７６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００７７】
この発明の半導体装置によれば、解析対象のトランジスタに対して略同一の構造の周辺トランジスタを鏡像関係で配置したため、周辺トランジスタに所定の電圧が印加された場合に解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件を設定できる。これにより、周辺トランジスタのオン／オフの条件下における測定値の差が境界条件の影響による電流値の差となり、測定値から境界条件を評価することが可能となる。
【００７８】
また、解析対象のトランジスタの周囲を囲むように複数の周辺トランジスタを配置したため、解析対象のトランジスタの周囲の全周に渡って断熱境界条件を設定できる。
【００７９】
また、マトリクス状に配置された周辺トランジスタのうちの一部に所定の電圧を印加することにより、解析対象のトランジスタの周囲の一部に断熱境界条件を設定することができ、解析対象のトランジスタの周辺の特定の方向における境界条件を評価できる。
【００８０】
マトリクスの縦方向、横方向又は斜め方向に位置する周辺トランジスタに所定の電圧を印加することにより、解析対象のトランジスタの縦方向、横方向又は斜め方向に断熱境界条件を設定することができ、それぞれの方向における境界条件を評価できる。
【００８１】
複数の周辺トランジスタの形状を規定する寸法をそれぞれ異なるようにしたため、これらの寸法をパラメータとしてモデル化した関数から測定ポイントにない周辺の材質、形状による効果も予測することができる。
【００８２】
また、解析対象のトランジスタを囲むようにリング状の周辺トランジスタを形成したため、ゲート幅を大きくして電流値を増大させることができる。そして、解析対象のトランジスタと周辺トランジスタを鏡像関係に配置したため、周辺トランジスタに所定の電圧が印加された場合に解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件を設定できる。これにより、電流値の増加により熱の影響を増大させて測定結果を得ることができ、境界条件の評価をより高精度に行うことが可能となる。
【００８３】
また、解析対象のトランジスタ及び周辺トランジスタの外形を略正方形としたため、解析対象のトランジスタの中心から放射状に広がる熱の分布に対してトランジスタの形状を適合させることができ、トランジスタの形状に起因する熱解析の誤差を最小限に抑えることができる。
【００８４】
この発明の半導体装置の電気特性のシミュレーション方法によれば、周辺トランジスタをオン状態にして解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件が成立する状態で解析対象のトランジスタから実測した値をシミュレーションに用いるようにしたため、シミュレーションレーションの精度を高めることができる。また、周辺トランジスタをオフ状態にして解析対象のトランジスタの電気特性を実測してシミュレーション結果に適用するようにしたため、解析領域周辺に設定した断熱境界条件による影響を考慮してシミュレーションを行うことができる。
【００８５】
また、シミュレーション結果と周辺トランジスタをオフにして得た実測値とを比較して得た差分を容量素子、抵抗素子に置き換えるようにしたため、少ないパラメータで解析対象トランジスタの周辺における断熱境界条件の影響をシミュレーションに取り入れることができる。
【００８６】
また、複数の周辺トランジスタの寸法をパラメータとし、容量素子、抵抗素子をこれらの寸法の関数としたため、モデル化した関数から測定ポイントにない周辺の材質、形状による効果も予測することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１にかかる熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。
【図２】 実施の形態１にかかる境界条件評価用ＴＥＧ構造への端子接続方法の一例を示す模式図である。
【図３】 実施の形態１にかかる境界条件評価用ＴＥＧ構造への端子接続方法の別の例を示す模式図である。
【図４】 実施の形態１にかかる境界条件評価用ＴＥＧ構造への端子接続方法の更に別の例を示す模式図である。
【図５】 この発明の実施の形態２にかかる熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。
【図６】 実施の形態２にかかる境界条件評価用ＴＥＧ構造への端子接続方法の一例を示す模式図である。
【図７】 境界条件評価用ＴＥＧを実際のデバイスのモデリングに応用する方法の手順を示すフローチャートである。
【図８】 解析領域周辺の影響を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えた状態を示す模式図である。
【図９】 実施の形態４にかかる熱解析の境界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式図である。
【図１０】 従来の熱解析のデバイスシミュレーション方法を示す模式図である。
【図１１】 プロセスシミュレーション、デバイスシミュレーションの流れを示す模式図である。
【符号の説明】
１ 半導体基板、 ２ ゲート酸化膜、 ３，２１，２４ ゲート、 ４ ソース（Ｓ）／ドレイン（Ｄ）拡散層、 ２２，２５ ソース（Ｓ）、 ２３，２６ ドレイン、 ２７，２８ シャロートレンチ素子分離膜。
Claims (6)
- 熱解析が行われる解析対象のトランジスタと、前記解析対象のトランジスタの周囲を囲み、前記解析対象のトランジスタとの間を通る仮想線に対して対称の位置となるように鏡像関係で配置された周辺トランジスタとを備えた半導体装置を用いて前記解析対象のトランジスタの電気特性をシミュレーションする方法であって、
前記周辺トランジスタをオン状態にして、前記解析対象のトランジスタから周辺の領域に出て行く熱量と、前記周辺の領域から前記解析対象のトランジスタに入る熱量とが同一となる状態、すなわち前記解析対象のトランジスタの周囲に熱伝導方程式の断熱境界条件が成立する状態とし、前記解析対象のトランジスタの電気特性を実測する第１のステップと、
前記解析対象のトランジスタの解析領域の周辺を含む領域に前記熱伝導方程式の断熱境界条件を設定し、前記第１のステップで実測した値を用いて前記解析対象のトランジスタの電気特性のシミュレーションを行う第２のステップと、
前記周辺トランジスタをオフ状態、すなわち前記熱伝導方程式の断熱境界条件が成立しない状態とし、前記解析対象のトランジスタの電気特性を実測する第３のステップと、
前記第２のステップで得られたシミュレーション結果に前記第３のステップで実測した値を適用して前記解析領域の周辺に設定した境界条件を適正化する第４のステップとを備え、
前記第４のステップは、
前記シミュレーション結果と前記第３のステップで実測した値を比較して差分を得るサブステップと、
前記差分から、前記解析対象のトランジスタの解析領域の周辺に設定した前記断熱境界条件と等価の容量素子、抵抗素子を抽出するサブステップと、
前記容量素子、抵抗素子を前記シミュレーション結果に適用するサブステップとを備えたことを特徴とする半導体装置の電気特性のシミュレーション方法。 - 前記半導体装置の前記解析対象のトランジスタの周辺には、前記周辺トランジスタが複数配置され、
前記複数の前記周辺トランジスタは、前記解析対象のトランジスタを中心としてマトリクス状に配置され、
前記第１のステップにおいて、前記複数の前記周辺トランジスタのうち、一部のトランジスタのみをオン状態とすることを特徴とする請求項１に記載の半導体装置の電気特性のシミュレーション方法。 - 前記第１のステップにおいて、前記複数の前記周辺トランジスタのうち、前記マトリクスの縦方向、横方向又は斜め方向に位置するいずれかの前記周辺トランジスタのみをオン状態とすることを特徴とする請求項２に記載の半導体装置の電気特性のシミュレーション方法。
- 前記半導体装置には、前記周辺トランジスタの拡散長、又は隣接する前記周辺トランジスタの素子間距離をパラメータとする前記解析対象のトランジスタが複数設けられ、
前記第１及び第３のステップで、前記拡散長又は前記素子間距離をパラメータとして前記複数の前記解析対象のトランジスタの実測を行い、
前記第４のステップにおいて、前記容量素子、前記抵抗素子を前記パラメータの関数として抽出することを特徴とする請求項２又は３に記載の半導体装置の電気特性のシミュレーション方法。 - 前記解析対象のトランジスタは、リング状のゲート及び当該ゲートの両側に隣接するソース／ドレインを有し、
前記周辺トランジスタは、前記解析対象のトランジスタを囲むようにリング状に形成され、リング状のゲート及び当該ゲートの両側に隣接するソース／ドレインを有することを特徴とする請求項１に記載の半導体装置の電気特性のシミュレーション方法。 - 前記解析対象のトランジスタ及び前記周辺トランジスタのゲート及びソース／ドレインの外形が、正方形であることを特徴とする請求項５に記載の半導体装置の電気特性のシミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362591A JP3940591B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の電気特性のシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362591A JP3940591B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の電気特性のシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163279A JP2003163279A (ja) | 2003-06-06 |
| JP3940591B2 true JP3940591B2 (ja) | 2007-07-04 |
Family
ID=19173070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001362591A Expired - Fee Related JP3940591B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の電気特性のシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3940591B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4592634B2 (ja) | 2005-06-17 | 2010-12-01 | パナソニック株式会社 | 半導体装置 |
| JP5132891B2 (ja) * | 2006-03-23 | 2013-01-30 | 新電元工業株式会社 | 半導体集積回路 |
| AT526462A1 (de) * | 2022-09-07 | 2024-03-15 | Voidsy Gmbh | Thermographische Bauteilprüfung |
-
2001
- 2001-11-28 JP JP2001362591A patent/JP3940591B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003163279A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bhushan et al. | Ring oscillators for CMOS process tuning and variability control | |
| US8412487B2 (en) | Self heating monitor for SiGe and SOI CMOS devices | |
| JP3926148B2 (ja) | 電子回路設計シミュレータ | |
| JP4343892B2 (ja) | 半導体集積回路のレイアウト解析方法及びレイアウト解析装置 | |
| US8664968B2 (en) | On-die parametric test modules for in-line monitoring of context dependent effects | |
| US9659920B2 (en) | Performance-driven and gradient-aware dummy insertion for gradient-sensitive array | |
| JP5096719B2 (ja) | 回路シミュレーション方法及び回路シミュレーション装置 | |
| TWI468964B (zh) | 製作電性正確的積體電路的方法 | |
| US7272460B2 (en) | Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system | |
| US10846451B1 (en) | Methods of modelling irregular shaped transistor devices in circuit simulation | |
| Garegnani et al. | Wafer level measurements and numerical analysis of self-heating phenomena in nano-scale SOI MOSFETs | |
| US6097884A (en) | Probe points and markers for critical paths and integrated circuits | |
| US8108175B2 (en) | Method for determining self-heating free I-V characterstics of a transistor | |
| JP3940591B2 (ja) | 半導体装置の電気特性のシミュレーション方法 | |
| JP2000260973A (ja) | シミュレーション装置、シミュレーション方法、製造プロセス条件設定方法及び記録媒体 | |
| JP5009702B2 (ja) | 半導体評価素子、半導体集積回路装置および評価方法 | |
| Saxena et al. | Test structures and analysis techniques for estimation of the impact of layout on MOSFET performance and variability | |
| JP2007300046A (ja) | 半導体評価装置及びそれを用いた評価方法 | |
| Gettings et al. | Study of CMOS process variation by multiplexing analog characteristics | |
| JP2008034431A (ja) | 半導体装置の特性シミュレーション方法 | |
| CN109376483A (zh) | 一种lod应力效应spice建模的方法 | |
| KR100300055B1 (ko) | 반도체 소자의 게이트 크기 평가방법 | |
| US10804170B2 (en) | Device/health of line (HOL) aware eBeam based overlay (EBO OVL) structure | |
| Chu et al. | Modeling and Test Structures for Accurate Current Sensing in Vertical Power FETs | |
| CN115544955A (zh) | 衬底电流模型及其提取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |