JP2003163279A - 半導体装置及び半導体装置の電気特性のシミュレーション方法 - Google Patents
半導体装置及び半導体装置の電気特性のシミュレーション方法Info
- Publication number
- JP2003163279A JP2003163279A JP2001362591A JP2001362591A JP2003163279A JP 2003163279 A JP2003163279 A JP 2003163279A JP 2001362591 A JP2001362591 A JP 2001362591A JP 2001362591 A JP2001362591 A JP 2001362591A JP 2003163279 A JP2003163279 A JP 2003163279A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- analyzed
- semiconductor device
- peripheral
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 熱解析による半導体装置の電気特性のシミュ
レーションの信頼性を向上させる。 【解決手段】 解析対象のトランジスタＴｒ５と、解析
対象のトランジスタに対して鏡像関係で配置された周辺
トランジスタＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９とを備
え、周辺トランジスタＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ
９に所定の電圧を印加して解析対象のトランジスタＴｒ
５の周囲に熱伝導方程式の断熱境界条件を成立させるよ
うにした。周辺トランジスタのオン／オフの条件下にお
ける測定値の差から境界条件を評価することが可能とな
る。
レーションの信頼性を向上させる。 【解決手段】 解析対象のトランジスタＴｒ５と、解析
対象のトランジスタに対して鏡像関係で配置された周辺
トランジスタＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９とを備
え、周辺トランジスタＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ
９に所定の電圧を印加して解析対象のトランジスタＴｒ
５の周囲に熱伝導方程式の断熱境界条件を成立させるよ
うにした。周辺トランジスタのオン／オフの条件下にお
ける測定値の差から境界条件を評価することが可能とな
る。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
のシミュレーション方法に関し、特に、熱解析を行うた
めの半導体装置及び熱解析による半導体装置のシミュレ
ーション方法に関する。
のシミュレーション方法に関し、特に、熱解析を行うた
めの半導体装置及び熱解析による半導体装置のシミュレ
ーション方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程の最終段階では、
完成ウエーハの基本的電気特性が、各チップに作りこま
れているＴＥＧ（Test Element Group）と呼ばれるテス
ト用パターンを用いて測定される。例えば、特開平１０
−２２３７６号公報にはＴＥＧの構造について記載され
ている。
完成ウエーハの基本的電気特性が、各チップに作りこま
れているＴＥＧ（Test Element Group）と呼ばれるテス
ト用パターンを用いて測定される。例えば、特開平１０
−２２３７６号公報にはＴＥＧの構造について記載され
ている。
【０００３】また、近時では半導体装置の熱解析につい
て検討が行われている。例えば、文献：Hirofumi Kawas
hima and Ryo Dang, "Non-Isothermal Device Simulati
on of Gate Switching and Drain Breakdown Character
istics of Si MOSFET in Transient State,"IEICE Tran
s., VOL.E82-C,NO.6, pp.894-899,1999. には半導体装
置の熱解析についての記載がある。
て検討が行われている。例えば、文献：Hirofumi Kawas
hima and Ryo Dang, "Non-Isothermal Device Simulati
on of Gate Switching and Drain Breakdown Character
istics of Si MOSFET in Transient State,"IEICE Tran
s., VOL.E82-C,NO.6, pp.894-899,1999. には半導体装
置の熱解析についての記載がある。
【０００４】また、石原範之、入江康郎"デバイス・シ
ミュレータVENUS-2D／Bの機能拡張”富士総研技報、Vo
l.6, No.1, pp.7-16, 1997. にも、半導体装置の熱解析
についての記載がある。
ミュレータVENUS-2D／Bの機能拡張”富士総研技報、Vo
l.6, No.1, pp.7-16, 1997. にも、半導体装置の熱解析
についての記載がある。
【０００５】半導体装置の電気特性のシミュレーション
は、プロセスシミュレーションとデバイスシミュレーシ
ョンに大別できる。図１１は、プロセスシミュレーショ
ン、デバイスシミュレーションの流れを示す模式図であ
る。図１１に示すように、プロセスシミュレーションを
行う場合にはプロセスシミュレータにプロセス条件を入
力し、不純物プロファル、デバイス形状などをシミュレ
ーションする。デバイスシミュレーションを行う場合
は、プロセスシミュレーションの結果得られた不純物プ
ロファル、デバイス形状などのデータと、バイアス条
件、境界条件などの諸条件をデバイスシミュレータに入
力し、ポアソン方程式、電子・正孔電流連続式、熱伝導
方程式などの支配方程式を用いて演算することによって
電気特性をシミュレーションする。ここで得られる特性
は主として電子の移動度に関するデータであり、トラン
ジスタのＩ−Ｖ特性などが挙げられる。
は、プロセスシミュレーションとデバイスシミュレーシ
ョンに大別できる。図１１は、プロセスシミュレーショ
ン、デバイスシミュレーションの流れを示す模式図であ
る。図１１に示すように、プロセスシミュレーションを
行う場合にはプロセスシミュレータにプロセス条件を入
力し、不純物プロファル、デバイス形状などをシミュレ
ーションする。デバイスシミュレーションを行う場合
は、プロセスシミュレーションの結果得られた不純物プ
ロファル、デバイス形状などのデータと、バイアス条
件、境界条件などの諸条件をデバイスシミュレータに入
力し、ポアソン方程式、電子・正孔電流連続式、熱伝導
方程式などの支配方程式を用いて演算することによって
電気特性をシミュレーションする。ここで得られる特性
は主として電子の移動度に関するデータであり、トラン
ジスタのＩ−Ｖ特性などが挙げられる。
【０００６】デバイスシミュレーションを行う場合、上
述の文献に記載されている従来の方法では、熱伝導方程
式の境界条件として、基板底面を温度固定境界条件、そ
れ以外を断熱（反射）境界条件としてシミュレーション
を行っている。
述の文献に記載されている従来の方法では、熱伝導方程
式の境界条件として、基板底面を温度固定境界条件、そ
れ以外を断熱（反射）境界条件としてシミュレーション
を行っている。
【０００７】図１０は、ＴＥＧ構造を用いて熱解析のデ
バイスシミュレーションを行う方法を示す模式図であ
る。図１０に示すデバイスシミュレーション方法は、素
子分離絶縁膜１０５で囲まれた半導体基板１０１の活性
領域に形成された、ゲート絶縁膜１０２、ゲート電極１
０３及びソース（Ｓ）／ドレイン（Ｄ）拡散層１０４か
らなるＭＯＳトランジスタの熱解析を行うものである。
バイスシミュレーションを行う方法を示す模式図であ
る。図１０に示すデバイスシミュレーション方法は、素
子分離絶縁膜１０５で囲まれた半導体基板１０１の活性
領域に形成された、ゲート絶縁膜１０２、ゲート電極１
０３及びソース（Ｓ）／ドレイン（Ｄ）拡散層１０４か
らなるＭＯＳトランジスタの熱解析を行うものである。
【０００８】そして、熱伝導方程式の境界条件を設定す
る際は、上述の文献に記載されているように、半導体基
板１０１の底面（裏面）の温度を室温などの所定の温度
（ここでは３００Ｋ）に固定して温度固定の境界条件を
設定し、それ以外の領域を断熱（反射）境界条件とする
方法が用いられている。
る際は、上述の文献に記載されているように、半導体基
板１０１の底面（裏面）の温度を室温などの所定の温度
（ここでは３００Ｋ）に固定して温度固定の境界条件を
設定し、それ以外の領域を断熱（反射）境界条件とする
方法が用いられている。
【０００９】このような従来の方法では、熱伝導方程式
の境界条件を保証するために、断熱境界条件を設定する
領域を、他の半導体支配方程式（ポアソン方程式、電子
及び正孔の電流連続式）が適用される領域よりも広い領
域としておく必要がある。
の境界条件を保証するために、断熱境界条件を設定する
領域を、他の半導体支配方程式（ポアソン方程式、電子
及び正孔の電流連続式）が適用される領域よりも広い領
域としておく必要がある。
【００１０】
【発明が解決しようとする課題】しかしながら、デバイ
ス内部での熱の拡がりは３次元的であり、周辺温度に等
しくなるほど熱伝導方程式の解析領域を十分に広く設定
する必要がある。一方、半導体支配方程式（ポアソン方
程式、電子及び正孔の電流連続式）の解法で設定する解
析領域は、温度変化に対して比較的狭いため、熱伝導方
程式の解析領域を半導体支配方程式の解析領域と同一と
すると、正確なシミュレーションを行うことはできな
い。
ス内部での熱の拡がりは３次元的であり、周辺温度に等
しくなるほど熱伝導方程式の解析領域を十分に広く設定
する必要がある。一方、半導体支配方程式（ポアソン方
程式、電子及び正孔の電流連続式）の解法で設定する解
析領域は、温度変化に対して比較的狭いため、熱伝導方
程式の解析領域を半導体支配方程式の解析領域と同一と
すると、正確なシミュレーションを行うことはできな
い。
【００１１】熱伝導方程式を適用する領域と半導体支配
方程式の解析領域を等しくするためには、半導体支配方
程式の解析領域を拡大する方法も考えられる。しかし、
この方法では、半導体支配方程式を解析するためのアル
ゴリズムが複雑になるという問題がある。このため、計
算コストが大幅に増大することとなり、実際のシミュレ
ーションに適用することは困難である。
方程式の解析領域を等しくするためには、半導体支配方
程式の解析領域を拡大する方法も考えられる。しかし、
この方法では、半導体支配方程式を解析するためのアル
ゴリズムが複雑になるという問題がある。このため、計
算コストが大幅に増大することとなり、実際のシミュレ
ーションに適用することは困難である。
【００１２】この発明は上述のような問題を解決するた
めになされたものであり、熱解析を用いて半導体装置の
電気特性をシミュレーションする際に、熱伝導方程式の
境界条件を正しく設定することにより、シミュレーショ
ンの信頼性を向上させることを目的とする。
めになされたものであり、熱解析を用いて半導体装置の
電気特性をシミュレーションする際に、熱伝導方程式の
境界条件を正しく設定することにより、シミュレーショ
ンの信頼性を向上させることを目的とする。
【００１３】
【課題を解決するための手段】この発明の半導体装置
は、解析対象のトランジスタと、前記解析対象のトラン
ジスタと略同一の構造から成り、前記解析対象のトラン
ジスタに対して鏡像関係で配置された周辺トランジスタ
とを備え、前記周辺トランジスタに所定の電圧が印加さ
れた場合に前記解析対象のトランジスタの周囲に熱伝導
方程式の断熱境界条件が設定されるものである。
は、解析対象のトランジスタと、前記解析対象のトラン
ジスタと略同一の構造から成り、前記解析対象のトラン
ジスタに対して鏡像関係で配置された周辺トランジスタ
とを備え、前記周辺トランジスタに所定の電圧が印加さ
れた場合に前記解析対象のトランジスタの周囲に熱伝導
方程式の断熱境界条件が設定されるものである。
【００１４】また、複数の前記周辺トランジスタが前記
解析対象のトランジスタの周囲を囲むように配置されて
いるものである。
解析対象のトランジスタの周囲を囲むように配置されて
いるものである。
【００１５】また、前記複数の周辺トランジスタが前記
解析対象のトランジスタを中心としてマトリクス状に配
置され、前記複数の前記周辺トランジスタのうちの一部
に前記所定の電圧が印加されるものである。
解析対象のトランジスタを中心としてマトリクス状に配
置され、前記複数の前記周辺トランジスタのうちの一部
に前記所定の電圧が印加されるものである。
【００１６】また、前記マトリクスの縦方向、横方向又
は斜め方向に位置する前記周辺トランジスタに前記所定
の電圧が印加されるものである。
は斜め方向に位置する前記周辺トランジスタに前記所定
の電圧が印加されるものである。
【００１７】また、前記複数の周辺トランジスタの形状
を規定する寸法がそれぞれ異なるものである。
を規定する寸法がそれぞれ異なるものである。
【００１８】また、この発明の半導体装置は、リング状
のゲート及び当該ゲートの両側に隣接するソース／ドレ
インを有する解析対象のトランジスタと、前記解析対象
のトランジスタを囲むように形成され、前記解析対象の
トランジスタと鏡像関係に配置されたリング状のゲート
及び当該ゲートの両側に隣接するソース／ドレインを有
する周辺トランジスタとを備え、前記周辺トランジスタ
に所定の電圧が印加された場合に前記解析対象のトラン
ジスタの周囲に熱伝導方程式の断熱境界条件が設定され
るものである。
のゲート及び当該ゲートの両側に隣接するソース／ドレ
インを有する解析対象のトランジスタと、前記解析対象
のトランジスタを囲むように形成され、前記解析対象の
トランジスタと鏡像関係に配置されたリング状のゲート
及び当該ゲートの両側に隣接するソース／ドレインを有
する周辺トランジスタとを備え、前記周辺トランジスタ
に所定の電圧が印加された場合に前記解析対象のトラン
ジスタの周囲に熱伝導方程式の断熱境界条件が設定され
るものである。
【００１９】また、前記解析対象のトランジスタ及び前
記周辺トランジスタのゲート及びソース／ドレインの外
形が略正方形である。
記周辺トランジスタのゲート及びソース／ドレインの外
形が略正方形である。
【００２０】また、この発明の半導体装置の電気特性の
シミュレーション方法は、解析対象のトランジスタと、
前記解析対象のトランジスタに対して鏡像関係で配置さ
れた周辺トランジスタとを備えた半導体装置を用いて前
記解析対象のトランジスタの電気特性をシミュレーショ
ンする方法であって、前記周辺トランジスタをオン状態
にして、前記解析対象のトランジスタの周囲に熱伝導方
程式の断熱境界条件が成立する状態で前記解析対象のト
ランジスタの電気特性を実測する第１のステップと、前
記解析対象のトランジスタの解析領域の周辺を含む領域
に熱伝導方程式の断熱境界条件を設定し、前記第１のス
テップで実測した値を用いて前記解析対象のトランジス
タの電気特性のシミュレーションを行う第２のステップ
と、前記周辺トランジスタをオフ状態にして前記解析対
象のトランジスタの電気特性を実測する第３のステップ
と、前記第２のステップで得られたシミュレーション結
果に前記第３のステップで実測した値を適用して前記解
析領域の周辺に設定した境界条件を適正化する第４のス
テップとを備えたものである。
シミュレーション方法は、解析対象のトランジスタと、
前記解析対象のトランジスタに対して鏡像関係で配置さ
れた周辺トランジスタとを備えた半導体装置を用いて前
記解析対象のトランジスタの電気特性をシミュレーショ
ンする方法であって、前記周辺トランジスタをオン状態
にして、前記解析対象のトランジスタの周囲に熱伝導方
程式の断熱境界条件が成立する状態で前記解析対象のト
ランジスタの電気特性を実測する第１のステップと、前
記解析対象のトランジスタの解析領域の周辺を含む領域
に熱伝導方程式の断熱境界条件を設定し、前記第１のス
テップで実測した値を用いて前記解析対象のトランジス
タの電気特性のシミュレーションを行う第２のステップ
と、前記周辺トランジスタをオフ状態にして前記解析対
象のトランジスタの電気特性を実測する第３のステップ
と、前記第２のステップで得られたシミュレーション結
果に前記第３のステップで実測した値を適用して前記解
析領域の周辺に設定した境界条件を適正化する第４のス
テップとを備えたものである。
【００２１】また、前記第４のステップは、前記シミュ
レーション結果と前記第３のステップで実測した値を比
較して差分を得るサブステップと、前記差分から、前記
解析対象のトランジスタの解析領域の周辺に設定した前
記断熱境界条件と等価の容量素子、抵抗素子を抽出する
サブステップと、前記容量素子、抵抗素子を前記シミュ
レーション結果に適用するサブステップとを備えたもの
である。
レーション結果と前記第３のステップで実測した値を比
較して差分を得るサブステップと、前記差分から、前記
解析対象のトランジスタの解析領域の周辺に設定した前
記断熱境界条件と等価の容量素子、抵抗素子を抽出する
サブステップと、前記容量素子、抵抗素子を前記シミュ
レーション結果に適用するサブステップとを備えたもの
である。
【００２２】また、前記周辺トランジスタとして異なる
寸法で形状が規定された複数のトランジスタを用い、前
記第１及び第３のステップで前記異なる寸法をパラメー
タとして実測を行い、前記第４のステップにおいて、前
記容量素子、前記抵抗素子を前記パラメータの関数とし
て抽出するものである。
寸法で形状が規定された複数のトランジスタを用い、前
記第１及び第３のステップで前記異なる寸法をパラメー
タとして実測を行い、前記第４のステップにおいて、前
記容量素子、前記抵抗素子を前記パラメータの関数とし
て抽出するものである。
【００２３】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１にかかる半導体装置を示す平面図であ
り、熱解析の境界条件評価用ＴＥＧ構造を示している。
図１の半導体装置は、複数のＭＯＳトランジスタＴｒ１
〜Ｔｒ９（以下、Ｔｒ１〜Ｔｒ９という）から構成され
たＴＥＧ構造を備えており、Ｔｒ１〜Ｔｒ９の各々は熱
伝導方程式の境界条件を正しく評価するために一定の規
則に従って配置されている。
の実施の形態１にかかる半導体装置を示す平面図であ
り、熱解析の境界条件評価用ＴＥＧ構造を示している。
図１の半導体装置は、複数のＭＯＳトランジスタＴｒ１
〜Ｔｒ９（以下、Ｔｒ１〜Ｔｒ９という）から構成され
たＴＥＧ構造を備えており、Ｔｒ１〜Ｔｒ９の各々は熱
伝導方程式の境界条件を正しく評価するために一定の規
則に従って配置されている。
【００２４】Ｔｒ１〜Ｔｒ９の各々は半導体基板上に形
成され、ゲート（Ｇ；Ｇａｔｅ）、ソース（Ｓ；Ｓｏｕ
ｒｃｅ）、ドレイン（Ｄ；Ｄｒａｉｎ）を備えている。
そして、図１に示すように、実施の形態１ではＴｒ１〜
Ｔｒ９をマトリクス状に配置し、中心部に解析対象とな
るＴｒ５を配置している。
成され、ゲート（Ｇ；Ｇａｔｅ）、ソース（Ｓ；Ｓｏｕ
ｒｃｅ）、ドレイン（Ｄ；Ｄｒａｉｎ）を備えている。
そして、図１に示すように、実施の形態１ではＴｒ１〜
Ｔｒ９をマトリクス状に配置し、中心部に解析対象とな
るＴｒ５を配置している。
【００２５】Ｔｒ１〜Ｔｒ９の各々は形状、寸法、構成
する各膜の材料、不純物濃度などのデバイス構成上のパ
ラメータが全て同一に形成されており、同一の電気的特
性を備えたものである。そして、図１に示すように、解
析対象であるＴｒ５の周囲には、Ｔｒ５に対して鏡像関
係となるようにＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９が配
置されている。
する各膜の材料、不純物濃度などのデバイス構成上のパ
ラメータが全て同一に形成されており、同一の電気的特
性を備えたものである。そして、図１に示すように、解
析対象であるＴｒ５の周囲には、Ｔｒ５に対して鏡像関
係となるようにＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９が配
置されている。
【００２６】例えば、Ｔｒ２とＴｒ５は、この２つのト
ランジスタの間を通る仮想線に対して対称となるように
ミラー配置されている。すなわち、両トランジスタのゲ
ート（Ｇ）に対するソース（Ｓ）とドレイン（Ｄ）の向
きは互いに逆向きとなるように配置されている。従っ
て、Ｔｒ２のソース（Ｓ）とＴｒ５のソース（Ｓ）は、
互いに向かい合うように対向している。Ｔｒ８とＴｒ５
の関係についても同様であり、Ｔｒ８のドレイン（Ｄ）
とＴｒ５のドレイン（Ｄ）は、互いに向かい合うように
対向している。
ランジスタの間を通る仮想線に対して対称となるように
ミラー配置されている。すなわち、両トランジスタのゲ
ート（Ｇ）に対するソース（Ｓ）とドレイン（Ｄ）の向
きは互いに逆向きとなるように配置されている。従っ
て、Ｔｒ２のソース（Ｓ）とＴｒ５のソース（Ｓ）は、
互いに向かい合うように対向している。Ｔｒ８とＴｒ５
の関係についても同様であり、Ｔｒ８のドレイン（Ｄ）
とＴｒ５のドレイン（Ｄ）は、互いに向かい合うように
対向している。
【００２７】また、Ｔｒ４とＴｒ５は、この２つのトラ
ンジスタの間を通る仮想線に対して対称となるようにミ
ラー配置されている。従って、Ｔｒ４のソース（Ｓ）と
Ｔｒ５のソース（Ｓ）とが対向し、また、Ｔｒ４のドレ
イン（Ｄ）とＴｒ５のドレイン（Ｄ）とが対向するよう
に配置されている。Ｔｒ６とＴｒ５の関係についても同
様である。
ンジスタの間を通る仮想線に対して対称となるようにミ
ラー配置されている。従って、Ｔｒ４のソース（Ｓ）と
Ｔｒ５のソース（Ｓ）とが対向し、また、Ｔｒ４のドレ
イン（Ｄ）とＴｒ５のドレイン（Ｄ）とが対向するよう
に配置されている。Ｔｒ６とＴｒ５の関係についても同
様である。
【００２８】更に、Ｔｒ５の斜め方向に配置されたＴｒ
１，Ｔｒ３，Ｔｒ７，Ｔｒ９のうち、Ｔｒ１とＴｒ３は
Ｔｒ２と同じ向きに配置されている。また、Ｔｒ７とＴ
ｒ９はＴｒ８と同じ向きに配置されている。
１，Ｔｒ３，Ｔｒ７，Ｔｒ９のうち、Ｔｒ１とＴｒ３は
Ｔｒ２と同じ向きに配置されている。また、Ｔｒ７とＴ
ｒ９はＴｒ８と同じ向きに配置されている。
【００２９】従って、このＴＥＧ構造では、解析対象の
Ｔｒ５のソース（Ｓ）に対しては、周囲のトランジスタ
のソース（Ｓ）が対向するよう配置され、Ｔｒ５のドレ
イン（Ｄ）に対しては、周囲のトランジスタのドレイン
（Ｄ）が対向するよう配置されている。
Ｔｒ５のソース（Ｓ）に対しては、周囲のトランジスタ
のソース（Ｓ）が対向するよう配置され、Ｔｒ５のドレ
イン（Ｄ）に対しては、周囲のトランジスタのドレイン
（Ｄ）が対向するよう配置されている。
【００３０】これにより、測定対象のＴｒ５の周囲にお
ける熱的な環境をＴｒ５と同一条件に設定することがで
き、Ｔｒ５から周辺の領域に出て行く熱量と、周辺の領
域からＴｒ５に入る熱量とを同一の熱量として設定でき
る。従って、Ｔｒ５の周囲で断熱境界（反射型）条件が
成立するようにＴＥＧ構造を構成できる。
ける熱的な環境をＴｒ５と同一条件に設定することがで
き、Ｔｒ５から周辺の領域に出て行く熱量と、周辺の領
域からＴｒ５に入る熱量とを同一の熱量として設定でき
る。従って、Ｔｒ５の周囲で断熱境界（反射型）条件が
成立するようにＴＥＧ構造を構成できる。
【００３１】そして、境界条件を評価する際は、Ｔｒ５
の周辺の８個のトランジスタをオン（ＯＮ）／オフ（Ｏ
ＦＦ）の２つの条件に設定し、この２つの条件下でＴｒ
５の端子電流値を測定する。周辺の８個のトランジスタ
を全てオフにした場合は断熱境界条件が成立しない。一
方、周辺の８個のトランジスタを全てオンとした場合
は、上述のように断熱境界条件が成立する。従って、周
辺の８個のトランジスタのオン／オフによるＴｒ５の電
流値の差を求めることによって、境界条件の影響による
Ｔｒ５の電気特性の差を求めることができる。そして、
この差を考慮してＭＯＳトランジスタの電気特性をシミ
ュレーションすることにより、適正な断熱境界条件を設
定して熱解析を行うことが可能となる。
の周辺の８個のトランジスタをオン（ＯＮ）／オフ（Ｏ
ＦＦ）の２つの条件に設定し、この２つの条件下でＴｒ
５の端子電流値を測定する。周辺の８個のトランジスタ
を全てオフにした場合は断熱境界条件が成立しない。一
方、周辺の８個のトランジスタを全てオンとした場合
は、上述のように断熱境界条件が成立する。従って、周
辺の８個のトランジスタのオン／オフによるＴｒ５の電
流値の差を求めることによって、境界条件の影響による
Ｔｒ５の電気特性の差を求めることができる。そして、
この差を考慮してＭＯＳトランジスタの電気特性をシミ
ュレーションすることにより、適正な断熱境界条件を設
定して熱解析を行うことが可能となる。
【００３２】次に、図２〜図４に基づいて、具体的な境
界条件の評価方法について説明する。実施の形態１で
は、ＴＥＧ構造の境界条件を評価するため９個のトラン
ジスタＴｒ１〜Ｔｒ９に３通りの電圧設定を行う。以
下、図２、図３及び図４に基づいて、この３通りの電圧
設定方法について説明する。
界条件の評価方法について説明する。実施の形態１で
は、ＴＥＧ構造の境界条件を評価するため９個のトラン
ジスタＴｒ１〜Ｔｒ９に３通りの電圧設定を行う。以
下、図２、図３及び図４に基づいて、この３通りの電圧
設定方法について説明する。
【００３３】図２の方法は、９個のトランジスタＴｒ１
〜Ｔｒ９からなる回路に６つの端子１〜６を接続し、そ
れぞれの端子１〜６からＴｒ１〜Ｔｒ９のゲート
（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板
（Ｂ）に所定の電圧を印加するものである。
〜Ｔｒ９からなる回路に６つの端子１〜６を接続し、そ
れぞれの端子１〜６からＴｒ１〜Ｔｒ９のゲート
（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導体基板
（Ｂ）に所定の電圧を印加するものである。
【００３４】図２は、端子１〜６とＴｒ１〜Ｔｒ９の回
路構成との関係を示す模式図である。ここで、図２
（ａ）はＴｒ１〜Ｔｒ９に接続された端子１〜６を示す
模式図である。また、図２（ｂ）は、Ｔｒ１〜Ｔｒ９の
ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導
体基板（Ｂ）に対する各端子１〜６の接続状態を示す模
式図である。
路構成との関係を示す模式図である。ここで、図２
（ａ）はＴｒ１〜Ｔｒ９に接続された端子１〜６を示す
模式図である。また、図２（ｂ）は、Ｔｒ１〜Ｔｒ９の
ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）及び半導
体基板（Ｂ）に対する各端子１〜６の接続状態を示す模
式図である。
【００３５】図２の例では、図２（ａ）に示すように、
Ｔｒ１〜Ｔｒ９に対して６つの端子１〜６が接続され
る。
Ｔｒ１〜Ｔｒ９に対して６つの端子１〜６が接続され
る。
【００３６】そして、図２（ｂ）に示すように、端子１
は全てのＴｒ１〜Ｔｒ９のソース（Ｓ）と共通に接続さ
れ、端子２は半導体基板（Ｂ；Ｂｕｌｋ）と接続され
る。また、端子３はＴｒ５のゲート（Ｇ）に接続され、
端子４はＴｒ５のドレイン（Ｄ）に接続される。
は全てのＴｒ１〜Ｔｒ９のソース（Ｓ）と共通に接続さ
れ、端子２は半導体基板（Ｂ；Ｂｕｌｋ）と接続され
る。また、端子３はＴｒ５のゲート（Ｇ）に接続され、
端子４はＴｒ５のドレイン（Ｄ）に接続される。
【００３７】また、端子５はＴｒ５以外の全てのトラン
ジスタのゲート（Ｇ）に接続され、端子６はＴｒ５以外
の全てのトランジスタのドレイン（Ｄ）に接続される。
ジスタのゲート（Ｇ）に接続され、端子６はＴｒ５以外
の全てのトランジスタのドレイン（Ｄ）に接続される。
【００３８】図２の方法では、各端子１，２，５，６に
所定の電圧を印加すると、Ｔｒ５の周囲に隣接するＴｒ
１〜Ｔｒ４及びＴｒ６〜Ｔｒ９の全てにおいて、ゲート
（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）、半導体基板
（Ｂ）の電位が等しくなる。この状態で、端子３、端子
４に所定の電圧を印加することによって、Ｔｒ５と隣接
する周囲のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９との間で
の熱の出入りを実質的に０とすることでき、測定対象の
Ｔｒ５を囲むように断熱境界条件を設定することができ
る。また、端子３、端子４に所定の電圧を印加した状態
で、他の全てのトランジスタをオフすなわち端子２、端
子５、端子６へ印加する電圧を０とすることにより、断
熱境界条件が実際には成立しない状態で電気特性を求め
ることができる。このように、断熱条件が成立する状態
での電気特性と、断熱状態が成立しない状態での電気特
性を求めることにより、設定した熱伝導方程式の境界条
件を評価することが可能となる。
所定の電圧を印加すると、Ｔｒ５の周囲に隣接するＴｒ
１〜Ｔｒ４及びＴｒ６〜Ｔｒ９の全てにおいて、ゲート
（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）、半導体基板
（Ｂ）の電位が等しくなる。この状態で、端子３、端子
４に所定の電圧を印加することによって、Ｔｒ５と隣接
する周囲のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９との間で
の熱の出入りを実質的に０とすることでき、測定対象の
Ｔｒ５を囲むように断熱境界条件を設定することができ
る。また、端子３、端子４に所定の電圧を印加した状態
で、他の全てのトランジスタをオフすなわち端子２、端
子５、端子６へ印加する電圧を０とすることにより、断
熱境界条件が実際には成立しない状態で電気特性を求め
ることができる。このように、断熱条件が成立する状態
での電気特性と、断熱状態が成立しない状態での電気特
性を求めることにより、設定した熱伝導方程式の境界条
件を評価することが可能となる。
【００３９】また、図２の方法では、測定対象のＴｒ５
とその周辺のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９に一部
共通の端子を割り当てるため、端子数を少なくすること
ができ、ＴＥＧの面積を縮小することが可能となる。
とその周辺のＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ９に一部
共通の端子を割り当てるため、端子数を少なくすること
ができ、ＴＥＧの面積を縮小することが可能となる。
【００４０】図３の方法は、図３（ａ）に示すように、
９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に８つ
の端子１〜８を接続し、それぞれの端子１〜８からＴｒ
１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン
（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するも
のである。
９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に８つ
の端子１〜８を接続し、それぞれの端子１〜８からＴｒ
１〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン
（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するも
のである。
【００４１】図３（ｂ）に示すように、端子１は全ての
トランジスタのソース（Ｓ）と共通に接続されており、
端子２は半導体基板（Ｂ）と接続される。また、端子３
はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５の
ドレイン（Ｄ）に接続される。ここまでの接続は図２の
場合と同様である。
トランジスタのソース（Ｓ）と共通に接続されており、
端子２は半導体基板（Ｂ）と接続される。また、端子３
はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５の
ドレイン（Ｄ）に接続される。ここまでの接続は図２の
場合と同様である。
【００４２】そして、端子５はＴｒ２、Ｔｒ４、Ｔｒ
６、Ｔｒ８のゲート（Ｇ）と接続され、端子６はＴｒ
２、Ｔｒ４、Ｔｒ６、Ｔｒ８のドレイン（Ｄ）と接続さ
れる。また、端子７はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９
のゲート（Ｇ）と接続され、端子８はＴｒ１、Ｔｒ３、
Ｔｒ７、Ｔｒ９のドレイン（Ｄ）と接続される。
６、Ｔｒ８のゲート（Ｇ）と接続され、端子６はＴｒ
２、Ｔｒ４、Ｔｒ６、Ｔｒ８のドレイン（Ｄ）と接続さ
れる。また、端子７はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９
のゲート（Ｇ）と接続され、端子８はＴｒ１、Ｔｒ３、
Ｔｒ７、Ｔｒ９のドレイン（Ｄ）と接続される。
【００４３】図３の方法では、各端子１，２，５，６に
所定の電圧を印加すると、Ｔｒ５の縦横方向に隣接する
Ｔｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８がオンする。また、各
端子１，２，７，８に所定の電圧を印加すると、Ｔｒ５
の斜め方向に隣接するＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９
がオンする。従って、端子１，２，３，４に所定の電圧
を印加してＴｒ５をオン状態とし、端子５，６と端子
７，８のオン／オフ状態を交互に切り替えることによ
り、Ｔｒ５の縦横方向と斜め方向の境界条件をそれぞれ
評価することが可能となる。
所定の電圧を印加すると、Ｔｒ５の縦横方向に隣接する
Ｔｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８がオンする。また、各
端子１，２，７，８に所定の電圧を印加すると、Ｔｒ５
の斜め方向に隣接するＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９
がオンする。従って、端子１，２，３，４に所定の電圧
を印加してＴｒ５をオン状態とし、端子５，６と端子
７，８のオン／オフ状態を交互に切り替えることによ
り、Ｔｒ５の縦横方向と斜め方向の境界条件をそれぞれ
評価することが可能となる。
【００４４】図４の方法は、図４（ａ）に示すように、
９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に１２
個の端子１〜１２を接続し、それぞれの端子からＴｒ１
〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン
（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するも
のである。
９個のトランジスタＴｒ１〜Ｔｒ９からなる回路に１２
個の端子１〜１２を接続し、それぞれの端子からＴｒ１
〜Ｔｒ９のゲート（Ｇ）、ソース（Ｓ）、ドレイン
（Ｄ）及び半導体基板（Ｂ）に所定の電圧を印加するも
のである。
【００４５】図４（ｂ）に示すように、端子１は全ての
トランジスタのソース（Ｓ）と共通に接続されており、
端子２は半導体基板（Ｂ）と接続される。また、端子３
はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５の
ドレイン（Ｄ）に接続される。ここまでの接続は図２の
場合と同様である。
トランジスタのソース（Ｓ）と共通に接続されており、
端子２は半導体基板（Ｂ）と接続される。また、端子３
はＴｒ５のゲート（Ｇ）に接続され、端子４はＴｒ５の
ドレイン（Ｄ）に接続される。ここまでの接続は図２の
場合と同様である。
【００４６】そして、端子５はＴｒ２のゲート（Ｇ）と
接続され、端子６はＴｒ２のドレイン（Ｄ）と接続され
る。また、端子７はＴｒ８のゲート（Ｇ）と接続され、
端子８はＴｒ８のドレイン（Ｄ）と接続される。
接続され、端子６はＴｒ２のドレイン（Ｄ）と接続され
る。また、端子７はＴｒ８のゲート（Ｇ）と接続され、
端子８はＴｒ８のドレイン（Ｄ）と接続される。
【００４７】更に、端子９はＴｒ４、Ｔｒ６のゲート
（Ｇ）と接続され、端子１０はＴｒ４、Ｔｒ６のドレイ
ン（Ｄ）と接続される。そして、端子１１はＴｒ１、Ｔ
ｒ３、Ｔｒ７、Ｔｒ９のゲート（Ｇ）と接続され、端子
１２はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のドレイン
（Ｄ）と接続される。
（Ｇ）と接続され、端子１０はＴｒ４、Ｔｒ６のドレイ
ン（Ｄ）と接続される。そして、端子１１はＴｒ１、Ｔ
ｒ３、Ｔｒ７、Ｔｒ９のゲート（Ｇ）と接続され、端子
１２はＴｒ１、Ｔｒ３、Ｔｒ７、Ｔｒ９のドレイン
（Ｄ）と接続される。
【００４８】図４の方法では、図３の方法に加えて、Ｔ
ｒ２、Ｔｒ８、そして、Ｔｒ４及びＴｒ６を別々にオン
／オフできるようにしたため、Ｔｒ５のソース（Ｓ）側
からの熱の影響とドレイン（Ｄ）側からの熱の影響を分
離して評価することができ、ソース（Ｓ）側の境界条件
とドレイン（Ｄ）側の境界条件を別々に評価することが
できる。
ｒ２、Ｔｒ８、そして、Ｔｒ４及びＴｒ６を別々にオン
／オフできるようにしたため、Ｔｒ５のソース（Ｓ）側
からの熱の影響とドレイン（Ｄ）側からの熱の影響を分
離して評価することができ、ソース（Ｓ）側の境界条件
とドレイン（Ｄ）側の境界条件を別々に評価することが
できる。
【００４９】以上説明したように実施の形態１によれ
ば、解析対象のＴｒ５の前後左右斜め方向に対して、断
熱（反射型）境界条件が成立するようにＴｒ１〜Ｔｒ４
及びＴｒ６〜Ｔｒ９を配置し、Ｔｒ１〜Ｔｒ４及びＴｒ
６〜Ｔｒ９をオン／オフの２つの条件下に設定してＴｒ
５の端子電流値を測定するようにした。これにより、オ
ン／オフの２つの条件下における測定値の差が境界条件
の影響による電流値の差となり、測定値から境界条件を
評価することが可能となる。なお、Ｔｒ５の周辺に配置
するトランジスタの数は８個に限定されるものではな
く、任意の数のトランジスタを配置することができる。
ば、解析対象のＴｒ５の前後左右斜め方向に対して、断
熱（反射型）境界条件が成立するようにＴｒ１〜Ｔｒ４
及びＴｒ６〜Ｔｒ９を配置し、Ｔｒ１〜Ｔｒ４及びＴｒ
６〜Ｔｒ９をオン／オフの２つの条件下に設定してＴｒ
５の端子電流値を測定するようにした。これにより、オ
ン／オフの２つの条件下における測定値の差が境界条件
の影響による電流値の差となり、測定値から境界条件を
評価することが可能となる。なお、Ｔｒ５の周辺に配置
するトランジスタの数は８個に限定されるものではな
く、任意の数のトランジスタを配置することができる。
【００５０】実施の形態２．図５は、この発明の実施の
形態２にかかる半導体装置を示す模式図であって、熱解
析の境界条件評価用ＴＥＧ構造を示している。ここで、
図５（ａ）はＴＥＧ構造の平面図を、図５（ｂ）は断面
図を示している。
形態２にかかる半導体装置を示す模式図であって、熱解
析の境界条件評価用ＴＥＧ構造を示している。ここで、
図５（ａ）はＴＥＧ構造の平面図を、図５（ｂ）は断面
図を示している。
【００５１】図５（ａ）及び図５（ｂ）に示すように、
このＴＥＧ構造はゲート（Ｇ）２１、ソース（Ｓ）２
２、ドレイン（Ｄ）２３からなるトランジスタＴｒ１
と、ゲート（Ｇ）２４、ソース（Ｓ）２５、ドレイン
（Ｄ）２６からなるトランジスタＴｒ２とを備えてい
る。そして、Ｔｒ１のゲート（Ｇ）２１、ソース（Ｓ）
２２、ドレイン（Ｄ）２３及びＴｒ２のゲート（Ｇ）２
４、ソース（Ｓ）２５、ドレイン（Ｄ）２６はリング状
に形成され、全周でそれぞれ同一の幅で形成されてい
る。
このＴＥＧ構造はゲート（Ｇ）２１、ソース（Ｓ）２
２、ドレイン（Ｄ）２３からなるトランジスタＴｒ１
と、ゲート（Ｇ）２４、ソース（Ｓ）２５、ドレイン
（Ｄ）２６からなるトランジスタＴｒ２とを備えてい
る。そして、Ｔｒ１のゲート（Ｇ）２１、ソース（Ｓ）
２２、ドレイン（Ｄ）２３及びＴｒ２のゲート（Ｇ）２
４、ソース（Ｓ）２５、ドレイン（Ｄ）２６はリング状
に形成され、全周でそれぞれ同一の幅で形成されてい
る。
【００５２】Ｔｒ１とＴｒ２の境界にはシャロートレン
チ素子分離膜（STI）２７が設けられている。また、Ｔ
ｒ２の外周にもシャロートレンチ素子分離膜２８が設け
られている。図５（ａ）に示すように、Ｔｒ１のゲート
（Ｇ）２１及びＴｒ２のゲート２４の幅はＬｇであり、
Ｔｒ１のソース（Ｓ）２２の幅はＬＳ，Ｔｒ１のドレイ
ン（Ｄ）２３、Ｔｒ２のソース（Ｓ）２５及びドレイン
（Ｄ）２６の幅はＬＳ Ｄである。また、シャロートレン
チ素子分離膜２７，２８の幅はＬＳＴＩである。
チ素子分離膜（STI）２７が設けられている。また、Ｔ
ｒ２の外周にもシャロートレンチ素子分離膜２８が設け
られている。図５（ａ）に示すように、Ｔｒ１のゲート
（Ｇ）２１及びＴｒ２のゲート２４の幅はＬｇであり、
Ｔｒ１のソース（Ｓ）２２の幅はＬＳ，Ｔｒ１のドレイ
ン（Ｄ）２３、Ｔｒ２のソース（Ｓ）２５及びドレイン
（Ｄ）２６の幅はＬＳ Ｄである。また、シャロートレン
チ素子分離膜２７，２８の幅はＬＳＴＩである。
【００５３】Ｔｒ１のゲート幅（チャネル幅Ｗ）は、正
方形に形成されたゲート（Ｇ）２１の全周の長さとな
る。図５（ａ）に示すように、ゲート（Ｇ）２１のリン
グの一辺の長さが（ＬＳ＋Ｌｇ）であるため、全周の長
さは（ＬＳ＋Ｌｇ）×４となる。
方形に形成されたゲート（Ｇ）２１の全周の長さとな
る。図５（ａ）に示すように、ゲート（Ｇ）２１のリン
グの一辺の長さが（ＬＳ＋Ｌｇ）であるため、全周の長
さは（ＬＳ＋Ｌｇ）×４となる。
【００５４】トランジスタＴｒ２のゲート幅（チャネル
幅Ｗ）は、正方形に形成されたゲート（Ｇ）２４の全周
の長さとなる。図５（ａ）に示すように、リングの一辺
の長さはＬｇ＋（ＬＳＤ＋ＬＳＴＩ＋ＬＳＤ＋Ｌｇ）×
２＋ＬＳであるから、全周の長さは４×（ＬＳ＋３Ｌｇ
＋４ＬＳＤ＋２ＬＳＴＩ）となる。
幅Ｗ）は、正方形に形成されたゲート（Ｇ）２４の全周
の長さとなる。図５（ａ）に示すように、リングの一辺
の長さはＬｇ＋（ＬＳＤ＋ＬＳＴＩ＋ＬＳＤ＋Ｌｇ）×
２＋ＬＳであるから、全周の長さは４×（ＬＳ＋３Ｌｇ
＋４ＬＳＤ＋２ＬＳＴＩ）となる。
【００５５】また、図５（ｂ）に示すように、Ｔｒ１と
Ｔｒ２の配置は断熱（反射型）境界条件を満たすよう
に、ドレイン（Ｄ）２３とドレイン（Ｄ）２６を向かい
合わせた鏡像配置としている。すなわち、シャロートレ
ンチ素子分離膜２７を境にＴｒ１のゲート（Ｇ）２１、
ソース（Ｓ）２２及びドレイン（Ｄ）２３とＴｒ２のゲ
ート（Ｇ）２４、ソース（Ｓ）２５及びドレイン（Ｄ）
２６とが鏡像関係となるように配置されている。そし
て、Ｔｒ１の周囲を囲むように形成されたＴｒ２のオン
／オフの条件を切り替えることにより、境界条件の違い
による電流値の差を確実に測定することができ、Ｔｒ２
のオン／オフの２つの条件下で境界条件の妥当性を測定
することができる。
Ｔｒ２の配置は断熱（反射型）境界条件を満たすよう
に、ドレイン（Ｄ）２３とドレイン（Ｄ）２６を向かい
合わせた鏡像配置としている。すなわち、シャロートレ
ンチ素子分離膜２７を境にＴｒ１のゲート（Ｇ）２１、
ソース（Ｓ）２２及びドレイン（Ｄ）２３とＴｒ２のゲ
ート（Ｇ）２４、ソース（Ｓ）２５及びドレイン（Ｄ）
２６とが鏡像関係となるように配置されている。そし
て、Ｔｒ１の周囲を囲むように形成されたＴｒ２のオン
／オフの条件を切り替えることにより、境界条件の違い
による電流値の差を確実に測定することができ、Ｔｒ２
のオン／オフの２つの条件下で境界条件の妥当性を測定
することができる。
【００５６】図６は、実施の形態２のＴＥＧ構造におけ
る各端子と回路構成の関係とを示す模式図である。ここ
で、図６（ａ）はＴｒ１，Ｔｒ２に接続された端子１〜
６を示す模式図である。また、図６（ｂ）は、Ｔｒ１、
Ｔｒ２のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）
及び半導体基板（Ｂ）に対する各端子１〜６の接続状態
を示す模式図である。
る各端子と回路構成の関係とを示す模式図である。ここ
で、図６（ａ）はＴｒ１，Ｔｒ２に接続された端子１〜
６を示す模式図である。また、図６（ｂ）は、Ｔｒ１、
Ｔｒ２のゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）
及び半導体基板（Ｂ）に対する各端子１〜６の接続状態
を示す模式図である。
【００５７】図６（ａ）に示すように、実施の形態２で
は２つのＴｒ１，Ｔｒ２に対して６つの端子が接続され
る。そして、図６（ｂ）に示すように、端子１はＴｒ
１，Ｔｒ２双方のソース（Ｓ）と共通に接続されてお
り、端子２は半導体基板（Ｂ）と接続される。また、端
子３はＴｒ１のゲート（Ｇ）に接続され、端子４はＴｒ
１のドレイン（Ｄ）に接続される。更に、端子５はＴｒ
２のゲート（Ｇ）に接続され、端子６はＴｒ２のドレイ
ン（Ｄ）に接続される。
は２つのＴｒ１，Ｔｒ２に対して６つの端子が接続され
る。そして、図６（ｂ）に示すように、端子１はＴｒ
１，Ｔｒ２双方のソース（Ｓ）と共通に接続されてお
り、端子２は半導体基板（Ｂ）と接続される。また、端
子３はＴｒ１のゲート（Ｇ）に接続され、端子４はＴｒ
１のドレイン（Ｄ）に接続される。更に、端子５はＴｒ
２のゲート（Ｇ）に接続され、端子６はＴｒ２のドレイ
ン（Ｄ）に接続される。
【００５８】この接続方法により、Ｔｒ１，Ｔｒ２のそ
れぞれのゲート（Ｇ）、ドレイン（Ｄ）に別々に電圧を
印加することが可能となる。従って、実施の形態１と同
様に、Ｔｒ２をオン／オフの２通りの状態に設定し、Ｔ
ｒ１に電圧を印加した際に流れる電流を比較することで
境界条件の妥当性について評価を行うことが可能とな
る。
れぞれのゲート（Ｇ）、ドレイン（Ｄ）に別々に電圧を
印加することが可能となる。従って、実施の形態１と同
様に、Ｔｒ２をオン／オフの２通りの状態に設定し、Ｔ
ｒ１に電圧を印加した際に流れる電流を比較することで
境界条件の妥当性について評価を行うことが可能とな
る。
【００５９】更に、実施の形態２においては、Ｔｒ１の
ゲート幅（（ＬＳ＋Ｌｇ）×４）及びＴｒ１のゲート幅
（４×（ＬＳ＋３Ｌｇ＋４ＬＳＤ＋２ＬＳＴＩ））を十
分大きくしているため、Ｔｒ１，Ｔｒ２において熱の発
生効率を増加させることができる。これにより、測定結
果に熱の影響を色濃く出すことができ、境界条件の評価
をより高精度に行うことが可能となる。
ゲート幅（（ＬＳ＋Ｌｇ）×４）及びＴｒ１のゲート幅
（４×（ＬＳ＋３Ｌｇ＋４ＬＳＤ＋２ＬＳＴＩ））を十
分大きくしているため、Ｔｒ１，Ｔｒ２において熱の発
生効率を増加させることができる。これにより、測定結
果に熱の影響を色濃く出すことができ、境界条件の評価
をより高精度に行うことが可能となる。
【００６０】また、実施の形態２では、解析対象のＴｒ
１から放射状に広がる熱の分布に合うようにＴｒ１，Ｔ
ｒ２の形状を正方形に近づけたため、トランジスタの形
状に起因する熱解析の誤差を最小限に抑えることができ
る。また、実際の測定においては電流測定装置のトータ
ルの許容電流値が決まっている場合が多く、実施の形態
２のようにトランジスタの総数を減らすことによって測
定値を許容電流値内に納めることが可能となる。
１から放射状に広がる熱の分布に合うようにＴｒ１，Ｔ
ｒ２の形状を正方形に近づけたため、トランジスタの形
状に起因する熱解析の誤差を最小限に抑えることができ
る。また、実際の測定においては電流測定装置のトータ
ルの許容電流値が決まっている場合が多く、実施の形態
２のようにトランジスタの総数を減らすことによって測
定値を許容電流値内に納めることが可能となる。
【００６１】以上説明したように実施の形態２によれ
ば、Ｔｒ１，Ｔｒ２のゲート幅を十分大きくしたため、
熱の発生効率を増加させることができ、測定結果に熱の
影響を色濃く出すことによって境界条件の評価をより高
精度に行うことが可能となる。
ば、Ｔｒ１，Ｔｒ２のゲート幅を十分大きくしたため、
熱の発生効率を増加させることができ、測定結果に熱の
影響を色濃く出すことによって境界条件の評価をより高
精度に行うことが可能となる。
【００６２】実施の形態３．次に、図７及び図８に基づ
いてこの発明の実施の形態３について説明する。実施の
形態３は、実施の形態１及び実施の形態２で説明した境
界条件評価用ＴＥＧを利用して、実際のデバイスのモデ
リングに応用する方法である。図７は、境界条件評価用
ＴＥＧを実際のデバイスのモデリングに応用する方法の
手順を示すフローチャートである。
いてこの発明の実施の形態３について説明する。実施の
形態３は、実施の形態１及び実施の形態２で説明した境
界条件評価用ＴＥＧを利用して、実際のデバイスのモデ
リングに応用する方法である。図７は、境界条件評価用
ＴＥＧを実際のデバイスのモデリングに応用する方法の
手順を示すフローチャートである。
【００６３】先ず、ステップＳ１では、測定対象のトラ
ンジスタの周辺に配置したトランジスタを全てオンと
し、測定対象のトランジスタの端子電流値を測定する。
実施の形態３を実施の形態１に適用する場合、測定対象
のトランジスタは図１に示したＴｒ１であり、実施の形
態２に適用する場合の測定対象は図５に示したＴｒ１で
ある。
ンジスタの周辺に配置したトランジスタを全てオンと
し、測定対象のトランジスタの端子電流値を測定する。
実施の形態３を実施の形態１に適用する場合、測定対象
のトランジスタは図１に示したＴｒ１であり、実施の形
態２に適用する場合の測定対象は図５に示したＴｒ１で
ある。
【００６４】次に、ステップＳ２では、半導体装置の熱
解析における熱伝導方程式の境界条件を、半導体基板１
の底面を固定境界条件、それ以外を断熱境界条件として
シミュレーションし、モデルパラメータを抽出する。
解析における熱伝導方程式の境界条件を、半導体基板１
の底面を固定境界条件、それ以外を断熱境界条件として
シミュレーションし、モデルパラメータを抽出する。
【００６５】境界条件を設定する際、半導体基板１の底
面については、周辺温度と等しくなるほど十分深く解析
領域を設定することで固定境界条件を適用できる。また
基板上端面については、通常、シリコン（Ｓｉ）より２
桁以上熱伝導係数が小さい材料（例えばシリコン酸化膜
（ＳｉＯ２））を基板上部に形成しているため、断熱条
件がほぼ適用できる。一方、これ以外の領域について
は、断熱境界条件として仮定しておく。
面については、周辺温度と等しくなるほど十分深く解析
領域を設定することで固定境界条件を適用できる。また
基板上端面については、通常、シリコン（Ｓｉ）より２
桁以上熱伝導係数が小さい材料（例えばシリコン酸化膜
（ＳｉＯ２））を基板上部に形成しているため、断熱条
件がほぼ適用できる。一方、これ以外の領域について
は、断熱境界条件として仮定しておく。
【００６６】そして、ステップＳ２では、このような境
界条件を用いてシミュレーションした結果を、ステップ
Ｓ１で測定した電流値に合わせ込む方法により、電子の
移動度やインパクトイオン化などのモデルパラメータを
抽出する。ステップＳ１では周辺のトランジスタをオン
にして測定を行っているため、解析領域の周辺で断熱境
界条件を適用でき、合わせ込みによって得られた値は信
頼性の高いものとなる。
界条件を用いてシミュレーションした結果を、ステップ
Ｓ１で測定した電流値に合わせ込む方法により、電子の
移動度やインパクトイオン化などのモデルパラメータを
抽出する。ステップＳ１では周辺のトランジスタをオン
にして測定を行っているため、解析領域の周辺で断熱境
界条件を適用でき、合わせ込みによって得られた値は信
頼性の高いものとなる。
【００６７】次のステップＳ３では、測定対象のトラン
ジスタの周辺に配置したトランジスタを全てオフとし、
測定対象のトランジスタの端子電流値を測定する。この
測定値は、実デバイスの実測値に相当する。
ジスタの周辺に配置したトランジスタを全てオフとし、
測定対象のトランジスタの端子電流値を測定する。この
測定値は、実デバイスの実測値に相当する。
【００６８】そして、実デバイスへ応用する際には、ス
テップＳ２で抽出したモデルパラメータ及び抽出した時
の境界条件を実デバイスへ適用する。このため、ステッ
プＳ３で測定した実測値をステップＳ２の結果に適用す
る。
テップＳ２で抽出したモデルパラメータ及び抽出した時
の境界条件を実デバイスへ適用する。このため、ステッ
プＳ３で測定した実測値をステップＳ２の結果に適用す
る。
【００６９】このため、次のステップＳ４では、解析領
域の周辺領域に断熱境界条件を適用した際に生じる解析
領域周辺の影響を、外部抵抗（ＲＬ）、外部キャパシタ
（Ｃ Ｌ）に置き換えて、ＲＬとＣＬの値を実測値とシミ
ュレーション値の差から抽出する。具体的には、ステッ
プＳ３で測定した実測値とステップＳ２のシミュレーシ
ョン結果とを比較し、差分を外部抵抗（ＲＬ）、外部キ
ャパシタ（ＣＬ）で置き換える。
域の周辺領域に断熱境界条件を適用した際に生じる解析
領域周辺の影響を、外部抵抗（ＲＬ）、外部キャパシタ
（Ｃ Ｌ）に置き換えて、ＲＬとＣＬの値を実測値とシミ
ュレーション値の差から抽出する。具体的には、ステッ
プＳ３で測定した実測値とステップＳ２のシミュレーシ
ョン結果とを比較し、差分を外部抵抗（ＲＬ）、外部キ
ャパシタ（ＣＬ）で置き換える。
【００７０】図８は解析領域周辺の影響を外部抵抗（Ｒ
Ｌ）、外部キャパシタ（ＣＬ）で置き換えた状態を示す
模式図である。このように、半導体基板１、ゲート酸化
膜２、ゲート（Ｇ）３、ソース（Ｓ）／ドレイン（Ｄ）
拡散層４からなるＭＯＳトランジスタの解析領域の周辺
を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換
えることにより、解析領域のみに断熱境界条件を設定で
き、シミュレーションを適正化できる。従って、仮定し
た断熱境界条件による誤差の影響を最小限に抑えること
ができ、モデルパラメータ等を高精度に測定することが
可能である。
Ｌ）、外部キャパシタ（ＣＬ）で置き換えた状態を示す
模式図である。このように、半導体基板１、ゲート酸化
膜２、ゲート（Ｇ）３、ソース（Ｓ）／ドレイン（Ｄ）
拡散層４からなるＭＯＳトランジスタの解析領域の周辺
を外部抵抗（ＲＬ）、外部キャパシタ（ＣＬ）で置き換
えることにより、解析領域のみに断熱境界条件を設定で
き、シミュレーションを適正化できる。従って、仮定し
た断熱境界条件による誤差の影響を最小限に抑えること
ができ、モデルパラメータ等を高精度に測定することが
可能である。
【００７１】また、置き換えの際に外部抵抗（ＲＬ）、
外部キャパシタ（ＣＬ）を用いるため、少ないパラメー
タで解析対象周辺の影響をシミュレーションに取り入れ
ることができる。
外部キャパシタ（ＣＬ）を用いるため、少ないパラメー
タで解析対象周辺の影響をシミュレーションに取り入れ
ることができる。
【００７２】以上説明したように実施の形態３によれ
ば、解析対象のトランジスタの解析領域周辺を外部抵抗
（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えることに
より、仮定した断熱境界条件による誤差の影響を最小限
に抑えることができ、モデルパラメータ等を高精度に測
定することが可能となる。
ば、解析対象のトランジスタの解析領域周辺を外部抵抗
（ＲＬ）、外部キャパシタ（ＣＬ）で置き換えることに
より、仮定した断熱境界条件による誤差の影響を最小限
に抑えることができ、モデルパラメータ等を高精度に測
定することが可能となる。
【００７３】実施の形態４．図９は、この発明の実施の
形態４にかかる、熱解析の境界条件評価用ＴＥＧ構造を
備えた半導体装置を示す模式図である。実施の形態４
は、実施の形態３で説明した方法で半導体装置の熱解析
における解析領域周辺の影響を熱抵抗や熱キャパシタと
して取り入れる際に、素子間やソース／ドレイン拡散長
の寸法をパラメータとし、熱抵抗や熱キャパシタをこれ
らの寸法の関数として表現するようにＴＥＧ構造を構成
したものである。
形態４にかかる、熱解析の境界条件評価用ＴＥＧ構造を
備えた半導体装置を示す模式図である。実施の形態４
は、実施の形態３で説明した方法で半導体装置の熱解析
における解析領域周辺の影響を熱抵抗や熱キャパシタと
して取り入れる際に、素子間やソース／ドレイン拡散長
の寸法をパラメータとし、熱抵抗や熱キャパシタをこれ
らの寸法の関数として表現するようにＴＥＧ構造を構成
したものである。
【００７４】図９は、実施の形態４のＴＥＧ構造におい
て、隣接する２つのＭＯＳトランジスタＴｒ１，Ｔｒ２
を示している。Ｔｒ１、Ｔｒ２のそれぞれはゲート
（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）を備えている。
そして、このＴＥＧ構造では、Ｔｒ１とＴｒ２の素子間
の距離ＬＳＴＩと、ソース（Ｓ）、ドレイン（Ｄ）の拡
散長ＬＳＤを変数とし、実施の形態３で説明した外部抵
抗（ＲＬ）、外部キャパシタ（ＣＬ）をＬＳＴＩとＬ
ＳＤの関数として表している。このため、解析領域周辺
の影響をＬＳＴＩとＬＳＤの関数として抽出することが
できる。
て、隣接する２つのＭＯＳトランジスタＴｒ１，Ｔｒ２
を示している。Ｔｒ１、Ｔｒ２のそれぞれはゲート
（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）を備えている。
そして、このＴＥＧ構造では、Ｔｒ１とＴｒ２の素子間
の距離ＬＳＴＩと、ソース（Ｓ）、ドレイン（Ｄ）の拡
散長ＬＳＤを変数とし、実施の形態３で説明した外部抵
抗（ＲＬ）、外部キャパシタ（ＣＬ）をＬＳＴＩとＬ
ＳＤの関数として表している。このため、解析領域周辺
の影響をＬＳＴＩとＬＳＤの関数として抽出することが
できる。
【００７５】そして、ＬＳＤＩやＬＳＤをパラメータと
して変更した場合のそれぞれに対して、実施の形態３の
手法を用いて外部抵抗ＲＬや外部キャパシタＣＬを抽出
し、ＬＳＴＩやＬＳＤの関数として外部抵抗ＲＬ、外部
キャパシタ（ＣＬ）をモデル化する。これにより、解析
領域周辺の影響をデバイスの寸法、形状に基づいて解析
できる。
して変更した場合のそれぞれに対して、実施の形態３の
手法を用いて外部抵抗ＲＬや外部キャパシタＣＬを抽出
し、ＬＳＴＩやＬＳＤの関数として外部抵抗ＲＬ、外部
キャパシタ（ＣＬ）をモデル化する。これにより、解析
領域周辺の影響をデバイスの寸法、形状に基づいて解析
できる。
【００７６】例えば、関数ＲＬ（ＬＳＴＩ，ＬＳＤ）、
ＣＬ（ＬＳＴＩ，ＬＳＤ）は応答曲面法によりモデル化
することができる。また、この方法は様々な材質も適用
可能である。
ＣＬ（ＬＳＴＩ，ＬＳＤ）は応答曲面法によりモデル化
することができる。また、この方法は様々な材質も適用
可能である。
【００７７】応答曲面法については、文献R.Cartuyvel
s, R.Booth, S.Kubicek, L. Dupas,and K. De Meyer, "
A Powerful TCAD System Including Advanced RSM Tech
niques for Various Engineering Optimization Proble
ms," SISPEP'93 Vienna, Austria, pp.29-32, 1993.に
記載されており、この方法でモデル化を行うことができ
る。
s, R.Booth, S.Kubicek, L. Dupas,and K. De Meyer, "
A Powerful TCAD System Including Advanced RSM Tech
niques for Various Engineering Optimization Proble
ms," SISPEP'93 Vienna, Austria, pp.29-32, 1993.に
記載されており、この方法でモデル化を行うことができ
る。
【００７８】なお、パラメータとしては、図９に示すゲ
ート長ＬＳ、拡散層幅Ｗなどの他の値を用いてもよい。
ート長ＬＳ、拡散層幅Ｗなどの他の値を用いてもよい。
【００７９】実施の形態４によれば、ＴＥＧ構造を利用
して熱抵抗（外部抵抗ＲＬ）や熱キャパシタ（外部キャ
パシタＣＬ）を周辺材質形状（寸法）の関数としてモデ
ル化することができる。従って、モデル化した関数から
測定ポイントにない周辺の材質、形状による効果も予測
することができる。
して熱抵抗（外部抵抗ＲＬ）や熱キャパシタ（外部キャ
パシタＣＬ）を周辺材質形状（寸法）の関数としてモデ
ル化することができる。従って、モデル化した関数から
測定ポイントにない周辺の材質、形状による効果も予測
することができる。
【００８０】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００８１】この発明の半導体装置によれば、解析対象
のトランジスタに対して略同一の構造の周辺トランジス
タを鏡像関係で配置したため、周辺トランジスタに所定
の電圧が印加された場合に解析対象のトランジスタの周
囲に熱伝導方程式の断熱境界条件を設定できる。これに
より、周辺トランジスタのオン／オフの条件下における
測定値の差が境界条件の影響による電流値の差となり、
測定値から境界条件を評価することが可能となる。
のトランジスタに対して略同一の構造の周辺トランジス
タを鏡像関係で配置したため、周辺トランジスタに所定
の電圧が印加された場合に解析対象のトランジスタの周
囲に熱伝導方程式の断熱境界条件を設定できる。これに
より、周辺トランジスタのオン／オフの条件下における
測定値の差が境界条件の影響による電流値の差となり、
測定値から境界条件を評価することが可能となる。
【００８２】また、解析対象のトランジスタの周囲を囲
むように複数の周辺トランジスタを配置したため、解析
対象のトランジスタの周囲の全周に渡って断熱境界条件
を設定できる。
むように複数の周辺トランジスタを配置したため、解析
対象のトランジスタの周囲の全周に渡って断熱境界条件
を設定できる。
【００８３】また、マトリクス状に配置された周辺トラ
ンジスタのうちの一部に所定の電圧を印加することによ
り、解析対象のトランジスタの周囲の一部に断熱境界条
件を設定することができ、解析対象のトランジスタの周
辺の特定の方向における境界条件を評価できる。
ンジスタのうちの一部に所定の電圧を印加することによ
り、解析対象のトランジスタの周囲の一部に断熱境界条
件を設定することができ、解析対象のトランジスタの周
辺の特定の方向における境界条件を評価できる。
【００８４】マトリクスの縦方向、横方向又は斜め方向
に位置する周辺トランジスタに所定の電圧を印加するこ
とにより、解析対象のトランジスタの縦方向、横方向又
は斜め方向に断熱境界条件を設定することができ、それ
ぞれの方向における境界条件を評価できる。
に位置する周辺トランジスタに所定の電圧を印加するこ
とにより、解析対象のトランジスタの縦方向、横方向又
は斜め方向に断熱境界条件を設定することができ、それ
ぞれの方向における境界条件を評価できる。
【００８５】複数の周辺トランジスタの形状を規定する
寸法をそれぞれ異なるようにしたため、これらの寸法を
パラメータとしてモデル化した関数から測定ポイントに
ない周辺の材質、形状による効果も予測することができ
る。
寸法をそれぞれ異なるようにしたため、これらの寸法を
パラメータとしてモデル化した関数から測定ポイントに
ない周辺の材質、形状による効果も予測することができ
る。
【００８６】また、解析対象のトランジスタを囲むよう
にリング状の周辺トランジスタを形成したため、ゲート
幅を大きくして電流値を増大させることができる。そし
て、解析対象のトランジスタと周辺トランジスタを鏡像
関係に配置したため、周辺トランジスタに所定の電圧が
印加された場合に解析対象のトランジスタの周囲に熱伝
導方程式の断熱境界条件を設定できる。これにより、電
流値の増加により熱の影響を増大させて測定結果を得る
ことができ、境界条件の評価をより高精度に行うことが
可能となる。
にリング状の周辺トランジスタを形成したため、ゲート
幅を大きくして電流値を増大させることができる。そし
て、解析対象のトランジスタと周辺トランジスタを鏡像
関係に配置したため、周辺トランジスタに所定の電圧が
印加された場合に解析対象のトランジスタの周囲に熱伝
導方程式の断熱境界条件を設定できる。これにより、電
流値の増加により熱の影響を増大させて測定結果を得る
ことができ、境界条件の評価をより高精度に行うことが
可能となる。
【００８７】また、解析対象のトランジスタ及び周辺ト
ランジスタの外形を略正方形としたため、解析対象のト
ランジスタの中心から放射状に広がる熱の分布に対して
トランジスタの形状を適合させることができ、トランジ
スタの形状に起因する熱解析の誤差を最小限に抑えるこ
とができる。
ランジスタの外形を略正方形としたため、解析対象のト
ランジスタの中心から放射状に広がる熱の分布に対して
トランジスタの形状を適合させることができ、トランジ
スタの形状に起因する熱解析の誤差を最小限に抑えるこ
とができる。
【００８８】この発明の半導体装置の電気特性のシミュ
レーション方法によれば、周辺トランジスタをオン状態
にして解析対象のトランジスタの周囲に熱伝導方程式の
断熱境界条件が成立する状態で解析対象のトランジスタ
から実測した値をシミュレーションに用いるようにした
ため、シミュレーションレーションの精度を高めること
ができる。また、周辺トランジスタをオフ状態にして解
析対象のトランジスタの電気特性を実測してシミュレー
ション結果に適用するようにしたため、解析領域周辺に
設定した断熱境界条件による影響を考慮してシミュレー
ションを行うことができる。
レーション方法によれば、周辺トランジスタをオン状態
にして解析対象のトランジスタの周囲に熱伝導方程式の
断熱境界条件が成立する状態で解析対象のトランジスタ
から実測した値をシミュレーションに用いるようにした
ため、シミュレーションレーションの精度を高めること
ができる。また、周辺トランジスタをオフ状態にして解
析対象のトランジスタの電気特性を実測してシミュレー
ション結果に適用するようにしたため、解析領域周辺に
設定した断熱境界条件による影響を考慮してシミュレー
ションを行うことができる。
【００８９】また、シミュレーション結果と周辺トラン
ジスタをオフにして得た実測値とを比較して得た差分を
容量素子、抵抗素子に置き換えるようにしたため、少な
いパラメータで解析対象トランジスタの周辺における断
熱境界条件の影響をシミュレーションに取り入れること
ができる。
ジスタをオフにして得た実測値とを比較して得た差分を
容量素子、抵抗素子に置き換えるようにしたため、少な
いパラメータで解析対象トランジスタの周辺における断
熱境界条件の影響をシミュレーションに取り入れること
ができる。
【００９０】また、複数の周辺トランジスタの寸法をパ
ラメータとし、容量素子、抵抗素子をこれらの寸法の関
数としたため、モデル化した関数から測定ポイントにな
い周辺の材質、形状による効果も予測することができ
る。
ラメータとし、容量素子、抵抗素子をこれらの寸法の関
数としたため、モデル化した関数から測定ポイントにな
い周辺の材質、形状による効果も予測することができ
る。
【図１】 この発明の実施の形態１にかかる熱解析の境
界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式
図である。
界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式
図である。
【図２】 実施の形態１にかかる境界条件評価用ＴＥＧ
構造への端子接続方法の一例を示す模式図である。
構造への端子接続方法の一例を示す模式図である。
【図３】 実施の形態１にかかる境界条件評価用ＴＥＧ
構造への端子接続方法の別の例を示す模式図である。
構造への端子接続方法の別の例を示す模式図である。
【図４】 実施の形態１にかかる境界条件評価用ＴＥＧ
構造への端子接続方法の更に別の例を示す模式図であ
る。
構造への端子接続方法の更に別の例を示す模式図であ
る。
【図５】 この発明の実施の形態２にかかる熱解析の境
界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式
図である。
界条件評価用ＴＥＧ構造を備えた半導体装置を示す模式
図である。
【図６】 実施の形態２にかかる境界条件評価用ＴＥＧ
構造への端子接続方法の一例を示す模式図である。
構造への端子接続方法の一例を示す模式図である。
【図７】 境界条件評価用ＴＥＧを実際のデバイスのモ
デリングに応用する方法の手順を示すフローチャートで
ある。
デリングに応用する方法の手順を示すフローチャートで
ある。
【図８】 解析領域周辺の影響を外部抵抗（ＲＬ）、外
部キャパシタ（ＣＬ）で置き換えた状態を示す模式図で
ある。
部キャパシタ（ＣＬ）で置き換えた状態を示す模式図で
ある。
【図９】 実施の形態４にかかる熱解析の境界条件評価
用ＴＥＧ構造を備えた半導体装置を示す模式図である。
用ＴＥＧ構造を備えた半導体装置を示す模式図である。
【図１０】 従来の熱解析のデバイスシミュレーション
方法を示す模式図である。
方法を示す模式図である。
【図１１】 プロセスシミュレーション、デバイスシミ
ュレーションの流れを示す模式図である。
ュレーションの流れを示す模式図である。
１ 半導体基板、 ２ ゲート酸化膜、 ３，２１，２
４ ゲート、 ４ ソース（Ｓ）／ドレイン（Ｄ）拡散
層、 ２２，２５ ソース（Ｓ）、 ２３，２６ ドレ
イン、 ２７，２８ シャロートレンチ素子分離膜。
４ ゲート、 ４ ソース（Ｓ）／ドレイン（Ｄ）拡散
層、 ２２，２５ ソース（Ｓ）、 ２３，２６ ドレ
イン、 ２７，２８ シャロートレンチ素子分離膜。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78
Claims (10)
- 【請求項１】 解析対象のトランジスタと、 前記解析対象のトランジスタと略同一の構造から成り、
前記解析対象のトランジスタに対して鏡像関係で配置さ
れた周辺トランジスタとを備え、 前記周辺トランジスタに所定の電圧が印加された場合に
前記解析対象のトランジスタの周囲に熱伝導方程式の断
熱境界条件が設定されることを特徴とする半導体装置。 - 【請求項２】 複数の前記周辺トランジスタが前記解析
対象のトランジスタの周囲を囲むように配置されている
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記複数の周辺トランジスタが前記解析
対象のトランジスタを中心としてマトリクス状に配置さ
れ、前記複数の前記周辺トランジスタのうちの一部に前
記所定の電圧が印加されることを特徴とする請求項２記
載の半導体装置。 - 【請求項４】 前記マトリクスの縦方向、横方向又は斜
め方向に位置する前記周辺トランジスタに前記所定の電
圧が印加されることを特徴とする請求項３記載の半導体
装置。 - 【請求項５】 前記複数の周辺トランジスタの形状を規
定する寸法がそれぞれ異なることを特徴とする請求項２
〜４のいずれかに記載の半導体装置。 - 【請求項６】 リング状のゲート及び当該ゲートの両側
に隣接するソース／ドレインを有する解析対象のトラン
ジスタと、 前記解析対象のトランジスタを囲むように形成され、前
記解析対象のトランジスタと鏡像関係に配置されたリン
グ状のゲート及び当該ゲートの両側に隣接するソース／
ドレインを有する周辺トランジスタとを備え、 前記周辺トランジスタに所定の電圧が印加された場合に
前記解析対象のトランジスタの周囲に熱伝導方程式の断
熱境界条件が設定されることを特徴とする半導体装置。 - 【請求項７】 前記解析対象のトランジスタ及び前記周
辺トランジスタのゲート及びソース／ドレインの外形が
略正方形であることを特徴とする請求項６記載の半導体
装置。 - 【請求項８】 解析対象のトランジスタと、前記解析対
象のトランジスタに対して鏡像関係で配置された周辺ト
ランジスタとを備えた半導体装置を用いて前記解析対象
のトランジスタの電気特性をシミュレーションする方法
であって、 前記周辺トランジスタをオン状態にして、前記解析対象
のトランジスタの周囲に熱伝導方程式の断熱境界条件が
成立する状態で前記解析対象のトランジスタの電気特性
を実測する第１のステップと、 前記解析対象のトランジスタの解析領域の周辺を含む領
域に熱伝導方程式の断熱境界条件を設定し、前記第１の
ステップで実測した値を用いて前記解析対象のトランジ
スタの電気特性のシミュレーションを行う第２のステッ
プと、 前記周辺トランジスタをオフ状態にして前記解析対象の
トランジスタの電気特性を実測する第３のステップと、 前記第２のステップで得られたシミュレーション結果に
前記第３のステップで実測した値を適用して前記解析領
域の周辺に設定した境界条件を適正化する第４のステッ
プとを備えたことを特徴とする半導体装置の電気特性の
シミュレーション方法。 - 【請求項９】 前記第４のステップは、 前記シミュレーション結果と前記第３のステップで実測
した値を比較して差分を得るサブステップと、 前記差分から、前記解析対象のトランジスタの解析領域
の周辺に設定した前記断熱境界条件と等価の容量素子、
抵抗素子を抽出するサブステップと、 前記容量素子、抵抗素子を前記シミュレーション結果に
適用するサブステップとを備えたことを特徴とする請求
項８記載の半導体装置の電気特性のシミュレーション方
法。 - 【請求項１０】 前記周辺トランジスタとして異なる寸
法で形状が規定された複数のトランジスタを用い、 前記第１及び第３のステップで前記異なる寸法をパラメ
ータとして実測を行い、 前記第４のステップにおいて、前記容量素子、前記抵抗
素子を前記パラメータの関数として抽出することを特徴
とする請求項９記載の半導体装置の電気特性のシミュレ
ーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362591A JP3940591B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の電気特性のシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362591A JP3940591B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の電気特性のシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163279A true JP2003163279A (ja) | 2003-06-06 |
| JP3940591B2 JP3940591B2 (ja) | 2007-07-04 |
Family
ID=19173070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001362591A Expired - Fee Related JP3940591B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体装置の電気特性のシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3940591B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258418A (ja) * | 2006-03-23 | 2007-10-04 | Shindengen Electric Mfg Co Ltd | 半導体集積回路 |
| US7595557B2 (en) | 2005-06-17 | 2009-09-29 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| AT526462A1 (de) * | 2022-09-07 | 2024-03-15 | Voidsy Gmbh | Thermographische Bauteilprüfung |
-
2001
- 2001-11-28 JP JP2001362591A patent/JP3940591B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595557B2 (en) | 2005-06-17 | 2009-09-29 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| JP2007258418A (ja) * | 2006-03-23 | 2007-10-04 | Shindengen Electric Mfg Co Ltd | 半導体集積回路 |
| AT526462A1 (de) * | 2022-09-07 | 2024-03-15 | Voidsy Gmbh | Thermographische Bauteilprüfung |
| AT526462A9 (de) * | 2022-09-07 | 2024-05-15 | Voidsy Gmbh | Thermographische Bauteilprüfung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3940591B2 (ja) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bhushan et al. | Ring oscillators for CMOS process tuning and variability control | |
| US8412487B2 (en) | Self heating monitor for SiGe and SOI CMOS devices | |
| US8664968B2 (en) | On-die parametric test modules for in-line monitoring of context dependent effects | |
| JP4343892B2 (ja) | 半導体集積回路のレイアウト解析方法及びレイアウト解析装置 | |
| US9659920B2 (en) | Performance-driven and gradient-aware dummy insertion for gradient-sensitive array | |
| TWI468964B (zh) | 製作電性正確的積體電路的方法 | |
| CN102157411B (zh) | Mosfet器件电学特性变化测量方法 | |
| WO2023273343A1 (zh) | 漏电测试结构及漏电测试方法 | |
| CN101022105B (zh) | 半导体器件的测试装置和用于制造测试装置的基版 | |
| US9691669B1 (en) | Test structures and methods for measuring silicon thickness in fully depleted silicon-on-insulator technologies | |
| JP2003163279A (ja) | 半導体装置及び半導体装置の電気特性のシミュレーション方法 | |
| KR20080020417A (ko) | Ｃｍｏｓ 소자의 ｓｐｉｃｅ 모델링 방법 | |
| US7895550B2 (en) | On chip local MOSFET sizing | |
| CN109376483B (zh) | 一种lod应力效应spice建模的方法 | |
| Saxena et al. | Test structures and analysis techniques for estimation of the impact of layout on MOSFET performance and variability | |
| Aoyama | 118 SIMULATION OF SEMICONDUCTOR DEVICES AND PROCESSES Vol. 6 | |
| KR100300055B1 (ko) | 반도체 소자의 게이트 크기 평가방법 | |
| US20070257258A1 (en) | Semiconductor evaluation device and evaluation method using the same | |
| CN101315885A (zh) | 半导体器件栅极残留最大允许值确定方法 | |
| CN112992864B (zh) | 一种半导体测试结构和测试方法 | |
| Lan et al. | Gradient sensitivity reduction in current mirrors with non-rectangular layout structures | |
| US9029172B2 (en) | On-chip poly-to-contact process monitoring and reliability evaluation system and method of use | |
| Rankin et al. | Statistical SPICE analysis of a 0.18/spl mu/m CMOS digital/analog technology during process development | |
| McLain et al. | Modeling" dog bone" gate geometry n-channel MOSFETs | |
| JP3827983B2 (ja) | 半導体評価方法および半導体評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |