CN112992864B - 一种半导体测试结构和测试方法 - Google Patents
一种半导体测试结构和测试方法 Download PDFInfo
- Publication number
- CN112992864B CN112992864B CN202110193604.2A CN202110193604A CN112992864B CN 112992864 B CN112992864 B CN 112992864B CN 202110193604 A CN202110193604 A CN 202110193604A CN 112992864 B CN112992864 B CN 112992864B
- Authority
- CN
- China
- Prior art keywords
- test structure
- active region
- extending direction
- test
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 202
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000010998 test method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 6
- 235000013599 spices Nutrition 0.000 description 12
- 238000004088 simulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例公开了一种半导体测试结构和测试方法，半导体测试结构包括：第一测试结构和第二测试结构；其中，所述第一测试结构包括第一有源区和位于所述第一有源区上的栅极结构；所述第一有源区的延伸方向不同与所述栅极结构的延伸方向不同；所述第二测试结构包括n个间隔排布的第二有源区和位于n个所述第二有源区上的栅极结构；n个所述第二有源区的延伸方向不同均与所述栅极结构的延伸方向不同，n为大于2的正整数；所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度与所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度不同。
Description
技术领域
本申请实施例涉及半导体制造领域，尤其涉及一种半导体测试结构和测试方法。
背景技术
通用模拟电路仿真器(Simulation Program with Integrated CircuitEmphasis，SPICE)是一种用于电路描述与仿真的语言仿真器软件，用于检测电路的连接和功能的完整性，以及用于预测电路的行为。SPICE主要用于模拟电路和混合信号电路的仿真。如果要SPICE很好地工作，必须提供器件级模型参数，业界通用的SPICE模型有BSIM系列、PSP或经验模型等。SPICE建模工程师依靠器件理论及经验，提取模型参数以供SPICE仿真程序使用。但是在针对金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)器件的建模过程中，SPICE建模工程师通常依靠器件理论及经验，提取模型参数以供SPICE仿真程序使用。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体测试结构和测试方法。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种半导体测试结构，包括：第一测试结构和第二测试结构；其中，
所述第一测试结构包括第一有源区和位于所述第一有源区上的栅极结构；所述第一有源区的延伸方向与所述栅极结构的延伸方向不同；
所述第二测试结构包括n个间隔排布的第二有源区和位于n个所述第二有源区上的栅极结构；n个所述第二有源区的延伸方向均与所述栅极结构的延伸方向不同，n为大于2的正整数；
所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度与所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度不同。
在一种可选的实施方式中，所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度与所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度的比值大于等于500。
在一种可选的实施方式中，所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度范围为0.1μm-0.2μm。
在一种可选的实施方式中，所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度范围为50μm-100μm。
在一种可选的实施方式中，所述第一测试结构的栅极结构沿所述第一有源区的延伸方向的长度大于或等于所述第二测试结构的栅极结构沿所述第二有源区的延伸方向的长度。
在一种可选的实施方式中，所述第一测试结构的栅极结构的延伸方向垂直于所述第一有源区的延伸方向；
所述第二测试结构的栅极结构的延伸方向垂直于所述第二有源区的延伸方向。
在一种可选的实施方式中，所述第一测试结构的第一有源区和所述第二测试结构的第二有源区的形成工艺和材料相同；所述第一测试结构和所述第二测试结构的栅极结构的形成工艺和材料相同。
在一种可选的实施方式中，所述第一测试结构和所述第二测试结构位于同一衬底上；或者，
所述第一测试结构和所述第二测试结构位于不同衬底上。
在一种可选的实施方式中，所述第一测试结构和所述第二测试结构位于同一衬底上的情况下，所述第一测试结构和所述第二测试结构不相邻设置；或者，
所述第一测试结构和所述第二测试结构相邻设置，且所述第一测试结构和所述第二测试结构之间通过隔离结构进行隔离。
第二方面，本申请实施例提供一种测试方法，应用于如第一方面任一项所述的半导体测试结构，所述方法包括：
对所述栅极结构施加第一偏置电压，并对位于所述栅极结构下的有源区施加第二偏置电压，分别测得所述第一测试结构的电容值和所述第二测试结构的电容值；
通过所述第一测试结构的电容值与所述第二测试结构的电容值，获得栅极电容值和模型参数，所述模型参数为所述有源区沿所述栅极结构的延伸方向的理想长度与所述有源区沿所述栅极结构的延伸方向的实际长度之间的差值。
本申请半导体测试结构包括两种不同结构的测试结构，通过所述第一测试结构的电容值可以得到栅极电容值，再基于所述第二测试结构的电容值，就可以获得模型参数，所述模型参数为第二有源区沿所述栅极结构的延伸方向的理想长度与第二有源区沿所述栅极结构的延伸方向的实际长度之间的差值，如此，基于本申请实施例中第一测试结构和第二测试结构的测量值的可以精确地得到模型参数。
附图说明
图1为本申请实施例提供的第一测试结构的结构示意图；
图2为本申请实施例提供的第二测试结构的结构示意图；
图3为本申请实施例提供的一种测试方法的实现流程示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中示出了根据本申请实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
应当明白，空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本申请实施例提供一种半导体测试结构，图1为本申请实施例提供的第一测试结构的结构示意图，图2为本申请实施例提供的第二测试结构的结构示意图，结合参考图1和图2，所述半导体测试结构包括：第一测试结构100和第二测试结构200；其中，
所述第一测试结构100包括第一有源区110和位于所述第一有源区110上的栅极结构120；所述第一有源区110的延伸方向与所述栅极结构120的延伸方向不同；
所述第二测试结构200包括n个间隔排布的第二有源区210和位于n个所述第二有源区210上的栅极结构220；n个所述第二有源区210的延伸方向均与所述栅极结构220的延伸方向不同，n为大于2的正整数；
所述第一有源区110沿所述第一测试结构100的栅极结构120的延伸方向的长度与所述第二有源区210沿所述第二测试结构200的栅极结构220的延伸方向的长度不同。
在本申请实施例中，所述第二测试结构200包括n个间隔排布的第二有源区210，所述n为大于或等于5的正整数。在实际应用时，所述第二有源区210的个数越多，得到的模型参数越精确。
在本申请实施例中，所述第一测试结构100和第二测试结构200可以为场效应晶体管结构，例如为鳍式场效应晶体管结构。
在本申请实施例中，所述模型参数为第二有源区沿所述栅极结构的延伸方向的理想长度与第二有源区沿所述栅极结构的延伸方向的实际长度之间的差值，在实际应用时，制造该测试结构(晶体管)时，由于制造公差或技术限制会使得有源区的尺寸有所偏差，从而存在有源区的理想长度与有源区的实际长度之间的偏差。
在本申请实施例中，所述第一有源区110延伸出所述栅极结构120在第一方向上的相对两侧，所述第一测试结构100的栅极结构120延伸出所述第一有源区110在第二方向上的相对两侧；所述第一方向垂直于所述第二方向。从而所述第一有源区110与所述第一测试结构100的栅极结构120垂直交叠。这里，所述第一方向为所述第一有源区110的延伸方向，所述第二方向为所述第一测试结构100的栅极结构220的延伸方向。换言之，所述第一测试结构100的栅极结构120的延伸方向垂直于所述第一有源区110的延伸方向。
在本申请实施例中，n个所述第二有源区210延伸出所述栅极结构220在所述第一方向上的相对两侧；所述第二测试结构200的栅极结构220延伸出n个所述第二有源区210在第二方向上的相对两侧；所述第一方向垂直于所述第二方向。从而n个所述第二有源区210均与所述栅极结构220垂直交叠。这里，所述第一方向为n个所述第二有源区210的延伸方向，所述第二方向为所述第二测试结构200的栅极结构220的延伸方向。换言之，所述第二测试结构200的栅极结构220的延伸方向垂直于所述第二有源区210的延伸方向。
在本申请实施例中，所述第一有源区110沿所述第一测试结构100的栅极结构120的延伸方向(如图示第二方向)的长度与所述第二有源区210沿所述第二测试结构200的栅极结构220的延伸方向(如图示第二方向)的长度的比值大于等于500。
本申请半导体测试结构包括两种不同结构的测试结构，且由于所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度远大于所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度，因此在第一测试结构中的模型参数(第一有源区沿所述栅极结构的延伸方向的理想长度与第一有源区沿所述栅极结构的延伸方向的实际长度之间的差值)可以忽略不计，通过所述第一测试结构的电容值就可以得到单位面积内的栅极电容值。由于第二测试结构中的第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度较小，因此在第二测试结构中引入模型参数，如此，通过单位面积内的栅极电容值和所述第二测试结构的电容值，就可以获得模型参数，所述模型参数为第二有源区沿所述栅极结构的延伸方向的理想长度与第二有源区沿所述栅极结构的延伸方向的实际长度之间的差值，如此，基于本申请实施例中第一测试结构和第二测试结构的测量值的可以精确地得到模型参数。SPICE建模工程师通常依靠器件理论及经验，提取模型参数以供SPICE仿真程序使用，而在本申请实施例中通过设置半导体测试结构，基于该半导体测试结构的测量值即可精确地得到模型参数，由于该模型参数是基于实体半导体测试结构测量得到的，从而该模型参数可以精准地反映出实体结构的制造偏差，进而可以为SPICE模型提供准确的模型参数，如此，基于该模型参数进行的电路仿真结果准确。
在本申请实施例中，所述第二有源区210沿所述第二测试结构200的栅极结构220的延伸方向(如图示第二方向)的长度范围为0.1μm-0.2μm。在实际应用时，所述模型参数的范围约为0.01μm-0.03μm，因此，本申请实施例中将所述第二有源区210的长度范围设置为0.1μm-0.2μm，从而可以精确的计算出模型参数。
在本申请实施例中，所述第一有源区110沿所述第一测试结构100的栅极结构120的延伸方向(如图示第二方向)的长度范围为50μm-100μm。在实际应用时，所述模型参数的范围约为0.01μm-0.05μm，因此，本申请实施例中将所述第一有源区110的长度范围设置为50μm-100μm，因此在第一测试结构中模型参数(第一有源区沿所述栅极结构的延伸方向的理想长度与第一有源区沿所述栅极结构的延伸方向的实际长度之间的差值)可以忽略不计。
在本申请实施例中，所述第一测试结构100的栅极结构120沿所述第一有源区110的延伸方向(如图示第一方向)的长度大于或等于所述第二测试结构200的栅极结构220沿所述第二有源区210的延伸方向(如图示第一方向)的长度。在实际应用时，所述第一测试结构100的栅极结构120沿所述第一有源区110的延伸方向的长度范围为10μm-100μm；所述第二测试结构200的栅极结构220沿所述第二有源区210的延伸方向的长度范围为10μm-100μm。
在本申请实施例中，所述第一测试结构100的第一有源区110和所述第二测试结构200的第二有源区210的形成工艺和材料相同；所述第一测试结构100的栅极结构120和所述第二测试结构200的栅极结构220的形成工艺和材料相同。本申请实施例中尽可能的保证每个测试结构的统一性，从而得以控制第一测试结构和第二测试结构之间的变量。
在本申请实施例中，所述第一测试结构100和所述第二测试结构299位于同一衬底上；或者，所述第一测试结构100和所述第二测试结构200位于不同衬底上。
在本申请实施例中，所述第一测试结构100和所述第二测试结构200位于同一衬底上的情况下，所述第一测试结构100和所述第二测试结构200不相邻设置；或者，所述第一测试结构100和所述第二测试结构200相邻设置，且所述第一测试结构100和所述第二测试结构200之间通过隔离结构进行隔离。所述隔离结构的材料可以为氧化硅、氮化硅或氮氧化硅。在本申请实施例中，所述隔离结构的材料优选为氧化硅。
在本申请实施例中，所述第一有源区形成于衬底内，位于所述第一有源区上的栅极结构形成于衬底上。所述第二有源区形成于衬底内，位于所述第二有源区上的栅极结构形成于衬底上。这里，所述衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
在本申请实施例中，有源区可以通过形成在衬底内的浅沟槽隔离(STI)结构来界定。形成栅极结构的具体过程为：在所述衬底上形成介质层；在所述介质层的部分区域上形成多晶硅栅极；刻蚀去除未被所述多晶硅栅极覆盖的部分所述介质层；被所述多晶硅栅极覆盖的部分所述介质层作为栅介质层。所述栅介质层和所述多晶硅栅极构成所述栅极结构。所述栅介质层的材料包括以下至少一种：氧化硅、氮氧化硅、高介电常数材料。其中，所述高介电常数材料可以为二氧化铪。在形成所述栅极结构后，通过离子注入工艺在被暴露的所述衬底上的所述硅区域上形成源极区和漏极区；所述源极区和所述漏极区位于所述栅极结构两侧，所述源极区、所述漏极区和位于所述源极区和所述漏极区之间的沟道区构成所述有源区。
本申请实施例公开了一种半导体测试结构和测试方法，半导体测试结构包括：第一测试结构和第二测试结构；其中，所述第一测试结构包括第一有源区和位于所述第一有源区上的栅极结构；所述第一有源区的延伸方向与所述栅极结构的延伸方向不同；所述第二测试结构包括n个间隔排布的第二有源区和位于n个所述第二有源区上的栅极结构；n个所述第二有源区的延伸方向均与所述栅极结构的延伸方向不同，n为大于2的正整数；所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度与所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度不同。本申请半导体测试结构包括两种不同结构的测试结构，通过所述第一测试结构的电容值可以得到栅极电容值，再基于所述第二测试结构的电容值，就可以获得模型参数，所述模型参数为第一有源区/第二有源区沿所述栅极结构的延伸方向的理想长度与第一有源区/第二有源区沿所述栅极结构的延伸方向的实际长度之间的差值，如此，基于本申请实施例中第一测试结构和第二测试结构的测量值的可以精确地得到模型参数。
本申请实施例提供一种测试方法，该测试方法应用于上述的半导体测试结构，图3为本申请实施例提供的一种测试方法的实现流程示意图，如图3所示，所述方法主要包括以下步骤：
步骤301：对所述栅极结构施加第一偏置电压，并对位于所述栅极结构下的有源区施加第二偏置电压，分别测得所述第一测试结构的电容值和所述第二测试结构的电容值。
在本申请实施例中，对所述第一测试结构的栅极结构施加低电压(或栅极接地)，对所述第一测试结构的掺杂区施加高电压，以测得所述第一测试结构(如图1所示)的电容值C1；对所述第二测试结构的栅极结构施加低电压(或栅极接地)，对所述第二测试结构的掺杂区施加高电压，以测得所述第二测试结构(如图2所示)的电容值C2。
步骤302：通过所述第一测试结构的电容值与所述第二测试结构的电容值，获得栅极电容值和模型参数，所述模型参数为所述有源区沿所述栅极结构的延伸方向的理想长度与所述有源区沿所述栅极结构的延伸方向的实际长度之间的差值。
在本申请实施例中，根据电容值的理论计算公式(单位面积内的栅极电容值乘以栅极结构和有源区的实际交叠面积)可以得到C1＝C0×width1×length1，其中，C0为单位面积内的栅极电容值，width1为所述第一有源区沿所述第一测试结构的栅极结构的延伸方向(图示第二方向)的长度，length1为所述第一测试结构的栅极结构沿所述第一有源区的延伸方向(图示第一方向)的长度。在第二测试结构中引入模型参数，可以得到C2＝C0×(width2-DWC)×length2×n，其中，width2为所述第二有源区沿所述第二测试结构的栅极结构的延伸方向(图示第二方向)的长度，length2为所述第二测试结构的栅极结构沿所述第二有源区的延伸方向(图示第一方向)的长度，DWC为模型参数，n为所述第二测试结构中第二有源区的个数。因此，通过所述第一测试结构的电容值，可以获得单位面积内的栅极电容值C0，通过C0和所述第二测试结构的电容值，即可获得模型参数DWC，所述模型参数DWC为所述有源区沿所述栅极结构的延伸方向的理想长度与所述有源区沿所述栅极结构的延伸方向的实际长度之间的差值。
本申请半导体测试结构包括两种不同结构的测试结构，通过所述第一测试结构的电容值可以得到单位面积内的栅极电容值。通过单位面积内的栅极电容值和所述第二测试结构的电容值，就可以获得模型参数，所述模型参数为第二有源区沿所述栅极结构的延伸方向的理想长度与第二有源区沿所述栅极结构的延伸方向的实际长度之间的差值，如此，基于本申请实施例中第一测试结构和第二测试结构的测量值的可以精确地得到模型参数。从而可以为SPICE模型提供准确的模型参数，如此，基于该模型参数进行的SPICE仿真结果准确。
应理解，说明书通篇中提到的“本申请实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在本申请实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，即可以位于一个地方，也可以分布到多个工序中；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种半导体测试结构，其特征在于，包括：第一测试结构和第二测试结构；其中，
所述第一测试结构包括第一有源区和位于所述第一有源区上的栅极结构；所述第一有源区的延伸方向与所述栅极结构的延伸方向不同；
所述第二测试结构包括n个间隔排布的第二有源区和位于n个所述第二有源区上的栅极结构；n个所述第二有源区的延伸方向均与所述栅极结构的延伸方向不同，n为大于2的正整数；
所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度与所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度的比值大于等于500。
2.根据权利要求1所述的半导体测试结构，其特征在于，
所述第二有源区沿所述第二测试结构的栅极结构的延伸方向的长度范围为0.1μm-0.2μm。
3.根据权利要求1所述的半导体测试结构，其特征在于，
所述第一有源区沿所述第一测试结构的栅极结构的延伸方向的长度范围为50μm-100μm。
4.根据权利要求1所述的半导体测试结构，其特征在于，
所述第一测试结构的栅极结构沿所述第一有源区的延伸方向的长度大于或等于所述第二测试结构的栅极结构沿所述第二有源区的延伸方向的长度。
5.根据权利要求1至4任一项所述的半导体测试结构，其特征在于，
所述第一测试结构的栅极结构的延伸方向垂直于所述第一有源区的延伸方向；
所述第二测试结构的栅极结构的延伸方向垂直于所述第二有源区的延伸方向。
6.根据权利要求1所述的半导体测试结构，其特征在于，
所述第一测试结构的第一有源区和所述第二测试结构的第二有源区的形成工艺和材料相同；所述第一测试结构和所述第二测试结构的栅极结构的形成工艺和材料相同。
7.根据权利要求1所述的半导体测试结构，其特征在于，
所述第一测试结构和所述第二测试结构位于同一衬底上；或者，
所述第一测试结构和所述第二测试结构位于不同衬底上。
8.根据权利要求7所述的半导体测试结构，其特征在于，
所述第一测试结构和所述第二测试结构位于同一衬底上的情况下，所述第一测试结构和所述第二测试结构不相邻设置；或者，
所述第一测试结构和所述第二测试结构相邻设置，且所述第一测试结构和所述第二测试结构之间通过隔离结构进行隔离。
9.一种测试方法，其特征在于，应用于如权利要求1至8任一项所述的半导体测试结构，所述方法包括：
对所述栅极结构施加第一偏置电压，并对位于所述栅极结构下的有源区施加第二偏置电压，分别测得所述第一测试结构的电容值和所述第二测试结构的电容值；
通过所述第一测试结构的电容值与所述第二测试结构的电容值，获得栅极电容值和模型参数，所述模型参数为所述有源区沿所述栅极结构的延伸方向的理想长度与所述有源区沿所述栅极结构的延伸方向的实际长度之间的差值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110193604.2A CN112992864B (zh) | 2021-02-20 | 2021-02-20 | 一种半导体测试结构和测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110193604.2A CN112992864B (zh) | 2021-02-20 | 2021-02-20 | 一种半导体测试结构和测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992864A CN112992864A (zh) | 2021-06-18 |
| CN112992864B true CN112992864B (zh) | 2023-12-12 |
Family
ID=76394119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110193604.2A Active CN112992864B (zh) | 2021-02-20 | 2021-02-20 | 一种半导体测试结构和测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992864B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519936A (zh) * | 2003-02-05 | 2004-08-11 | 松下电器产业株式会社 | 半导体电路装置以及该电路仿真方法 |
| CN101459046A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 轻掺杂漏极掺杂区方块电阻的测试结构及其制造方法 |
| CN106486362A (zh) * | 2015-08-28 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
| CN110391211A (zh) * | 2018-04-20 | 2019-10-29 | 三星电子株式会社 | 包括测试结构的半导体器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153435A (ja) * | 2006-12-18 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| KR101330084B1 (ko) * | 2007-07-18 | 2013-11-18 | 삼성전자주식회사 | 반도체 장치의 테스트 구조물, 그 형성 방법, 반도체 장치및 이의 제조 방법 |
| US8664968B2 (en) * | 2010-09-24 | 2014-03-04 | Texas Instruments Incorporated | On-die parametric test modules for in-line monitoring of context dependent effects |
-
2021
- 2021-02-20 CN CN202110193604.2A patent/CN112992864B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519936A (zh) * | 2003-02-05 | 2004-08-11 | 松下电器产业株式会社 | 半导体电路装置以及该电路仿真方法 |
| CN101459046A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 轻掺杂漏极掺杂区方块电阻的测试结构及其制造方法 |
| CN106486362A (zh) * | 2015-08-28 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
| CN110391211A (zh) * | 2018-04-20 | 2019-10-29 | 三星电子株式会社 | 包括测试结构的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992864A (zh) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9613181B2 (en) | Semiconductor device structure including active region having an extension portion | |
| US8713510B2 (en) | Analysis of stress impact on transistor performance | |
| US9659920B2 (en) | Performance-driven and gradient-aware dummy insertion for gradient-sensitive array | |
| CN102184879A (zh) | 一种soi场效应晶体管的tcad仿真校准方法 | |
| CN107679261B (zh) | 一种mos器件源漏与衬底间寄生电阻的建模方法 | |
| US8336011B2 (en) | Methods for fabricating an electrically correct integrated circuit | |
| US10345371B2 (en) | Method for parameter extraction of a semiconductor device | |
| US10262934B2 (en) | Three plate MIM capacitor via integrity verification | |
| CN102236736B (zh) | 一种十字形cmos集成霍尔磁传感器的电路模型的仿真方法 | |
| KR101711477B1 (ko) | 반도체 소자의 티디디비 테스트 구조 및 이를 이용한 티디디비 테스트 방법 | |
| US10852337B2 (en) | Test structures for measuring silicon thickness in fully depleted silicon-on-insulator technologies | |
| CN113257790B (zh) | 漏电测试结构及漏电测试方法 | |
| US11109486B2 (en) | High-speed, flexible integrated circuits and methods for making high-speed, flexible integrated circuits | |
| CN112992864B (zh) | 一种半导体测试结构和测试方法 | |
| CN112908883B (zh) | 一种半导体测试结构和测试方法 | |
| CN104103628A (zh) | 晶体管重叠电容的测试结构及其测试方法 | |
| KR100954907B1 (ko) | 반도체 소자의 테스트 패턴 및 그 제조방법 | |
| CN108038322A (zh) | 一种spice集中模型的建模方法及系统 | |
| CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 | |
| CN102412116B (zh) | 形成电阻布局图形的方法 | |
| CN109376483B (zh) | 一种lod应力效应spice建模的方法 | |
| CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
| JP3940591B2 (ja) | 半導体装置の電気特性のシミュレーション方法 | |
| CN102779744B (zh) | 虚拟结构和方法 | |
| US9564375B2 (en) | Structures and methods for extraction of device channel width |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |