CN115544955A - 衬底电流模型及其提取方法 - Google Patents

衬底电流模型及其提取方法 Download PDF

Info

Publication number
CN115544955A
CN115544955A CN202211198094.9A CN202211198094A CN115544955A CN 115544955 A CN115544955 A CN 115544955A CN 202211198094 A CN202211198094 A CN 202211198094A CN 115544955 A CN115544955 A CN 115544955A
Authority
CN
China
Prior art keywords
substrate current
active region
function
length
current model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211198094.9A
Other languages
English (en)
Inventor
周艳
商干兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202211198094.9A priority Critical patent/CN115544955A/zh
Publication of CN115544955A publication Critical patent/CN115544955A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种衬底电流模型，用于仿真半导体器件的衬底电流；衬底电流模型的衬底电流由主体函数乘以第一函数形成；第一函数为由半导体器件的有源区环境参数形成的函数，用于模拟有源区环境对所述衬底电流的影响。本发明还公开了一种衬底电流模型的提取方法。本发明能模拟有源区环境对器件衬底电流的影响，从而能提高模型拟合精度，有利于设计更加合理的版图。

Description

衬底电流模型及其提取方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种衬底电流模型。本发明还涉及一种衬底电流模型的提取方法。
背景技术
随着集成电路器件尺寸的不断缩小，沟道区靠近漏端附近的电场增加，热载流子效应会变得明显，以nMOSFET为例，热载流子碰撞产生的次级空穴漂移到衬底区形成衬底电流(Isub)，通过测量Isub可以很好地监控沟道热载流子和漏区电场的情况。在Isub较小时一般不会引起明显的破坏效应，但当MOSFET的衬底电流或许多MOSFET的总衬底电流较大时，例如在RAM芯片中的总衬底电流较大，较大的衬底电流可能使芯片上的偏压达到饱和，从而引起电路失效。因此衬底电流在VLSI器件设计中是一个重要的监控参量。
如图1所示，是现有衬底电流模型的架构图101，现有衬底电流模型的公式为：
Isub＝f(w,l,v) (1)；
其中，Isub表示器件衬底电流；f()表示衬底电流的函数，w表示半导体器件的沟道区的宽度，l表示半导体器件的沟道区的长度，v表示半导体器件的偏压。可以看出，w,l,v都和半导体器件本身的结构参数相关。
目前在先进工艺中为了提高器件载流子的迁移率而引入大量的应力增强技术，这些应力对器件自身的电学特性影响越来越大，进而对器件的衬底电流也有很大的影响。不同的有源区长度，对器件沟道的应力产生的效果有不同，而这也是目前的器件衬底电流模型里面没有考虑的。
发明内容
本发明所要解决的技术问题是提供一种衬底电流模型，能模拟有源区环境对器件衬底电流的影响，从而能提高模型拟合精度，有利于设计更加合理的版图。为此，本发明还提供一种衬底电流模型的提取方法。
为解决上述技术问题，本发明提供的衬底电流模型用于仿真半导体器件的衬底电流。
所述衬底电流模型的衬底电流由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的有源区环境参数形成的函数，用于模拟所述有源区环境对所述衬底电流的影响。
进一步的改进是，所述有源区环境参数包括第一有源区长度和第二有源区长度；所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距；所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距，所述场氧环绕在所述半导体器件的有源区的周侧。
进一步的改进是，所述第一函数的参数还包括沟道区的长度和宽度。
进一步的改进是，所述第一函数的公式为：
Figure BDA0003871254370000021
Figure BDA0003871254370000022
其中，f1()表示所述第一函数；pwr()表示幂函数；
SA表示所述第一有源区长度，SB表示所述第二有源区长度；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
进一步的改进是，所述衬底电流模型的主体函数的参数包括：
所述沟道区的宽度和长度以及偏压。
进一步的改进是，在所述主体函数保持不变的条件下，所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度，对所述衬底电流模型形成的衬底电流曲线和实际测量的衬底电流曲线进行拟合得到。
进一步的改进是，所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
为解决上述技术问题，本发明提供的衬底电流模型的提取方法中，衬底电流模型用于仿真半导体器件的衬底电流，包括如下步骤：
步骤一、将所述衬底电流模型的衬底电流设置为由主体函数乘以第一函数形成；
所述第一函数为由所述半导体器件的有源区环境参数形成的函数，用于模拟所述有源区环境对所述衬底电流的影响。
步骤二、采用不受有源区环境影响的所述半导体器件对所述主体函数进行参数拟合。
步骤三、在保持所述主体函数不变的条件下，改变所述半导体器件的有源区环境参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
进一步的改进是，所述有源区环境参数包括第一有源区长度和第二有源区长度；所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距；所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距，所述场氧环绕在所述半导体器件的有源区的周侧。
进一步的改进是，所述第一函数的参数还包括沟道区的长度和宽度。
进一步的改进是，所述第一函数的公式为：
Figure BDA0003871254370000031
Figure BDA0003871254370000032
其中，f1()表示所述第一函数；pwr()表示幂函数；
SA表示所述第一有源区长度，SB表示所述第二有源区长度；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
进一步的改进是，所述衬底电流模型的主体函数的参数包括：
所述沟道区的宽度和长度以及偏压。
进一步的改进是，步骤三中，所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度，对所述衬底电流模型形成的衬底电流曲线和实际测量的衬底电流曲线进行拟合得到。
进一步的改进是，所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
进一步的改进是，步骤三完成后，还包括对所述衬底电流模型进行验证的步骤。
本发明在衬底电流模型的衬底电流的主体函数的基础上增加了由第一函数组成的乘积项，第一函数为由半导体器件的有源区环境参数形成的函数，这样，在有源区环境参数发生改变时，本发明能准确模拟这种改变对衬底电流的影响，所以，本发明能模拟有源区环境对器件衬底电流的影响，从而能提高模型拟合精度。
本发明的有源区环境参数主要为有源区长度即第一有源区长度和第二有源区长度，故本发明能对各种有源区长度进行更精准建衬底电流模型且能更好的反应器件的实际电路中特性。
本发明能够更好的反映器件在不同版图效应下的特性，更加接近实际情况，从而使得适用性更好，能基于衬底电流模型，设计更加合理的版图。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有衬底电流模型的架构图；
图2是本发明实施例半导体器件的版图；
图3是本发明实施例衬底电流模型的架构图；
图4是本发明实施例衬底电流模型的第一函数的架构图；
图5是本发明实施例衬底电流模型的提取方法的流程图；
图6A是采用现有衬底电流模型的衬底电流拟合曲线；
图6B是采用本发明实施例衬底电流模型的衬底电流拟合曲线。
具体实施方式
如图2所示，是本发明实施例半导体器件的版图；如图3所示，是本发明实施例衬底电流模型的架构图301；如图4所示，是本发明实施例衬底电流模型的第一函数的架构图302；本发明实施例衬底电流模型，用于仿真半导体器件的衬底电流。
所述衬底电流模型的衬底电流由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的有源区环境参数形成的函数，用于模拟所述有源区环境对所述衬底电流的影响。如图2所示，本发明实施例中，半导体器件形成于有源区201中，所述有源区201的周侧为场氧如浅沟槽隔离(STI)。所述半导体器件包括栅极结构202。所述栅极结构202通常由栅介质层和栅极导电材料层的叠加而成，所述栅介质层包括栅氧化层或者高介电常数层。所述栅极导电材料层包括多晶硅栅或者金属栅。被所述栅极结构202所覆盖的所述有源区201的表面区域中形成沟道区203；所述栅极结构202的两侧的所述有源区201中形成源区和漏区。所述源区、所述漏区和所述栅极结构202的顶部都形成有接触孔204并通过接触孔205连接到由正面金属层组成的源极、漏极和栅极。
所述有源区环境参数包括第一有源区长度SA和第二有源区长度SB；所述第一有源区长度SA为所述半导体器件的栅极结构202的第一侧面和所述栅极结构202的第一侧面外的场氧之间的间距；所述第二有源区长度SB为所述半导体器件的栅极结构202的第二侧面和所述栅极结构202的第二侧面外的场氧之间的间距，所述场氧环绕在所述半导体器件的有源区的周侧。
所述第一函数的参数还包括沟道区的长度L和宽度W。
本发明实施例中，所述衬底电流模型的主体函数的参数包括：
所述沟道区的宽度和长度以及偏压。
如图3所示，本发明实施例中，所述衬底电流模型的衬底电流的公式为：
Isub＝f(w,l,v)*f1(SA，SB) (3)
Isub表示衬底电流。
其中，Isub表示器件衬底电流。
和公式(1)相同，f()表示所述主体函数也即衬底电流的函数，w表示半导体器件的沟道区的宽度，l表示半导体器件的沟道区的长度，v表示半导体器件的偏压。可以看出，w,l,v都和半导体器件本身的结构参数相关。
如图4所示，所述第一函数的公式为：
Figure BDA0003871254370000051
其中，f1()表示所述第一函数；pwr()表示幂函数；
SA表示所述第一有源区长度，SB表示所述第二有源区长度；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
本发明实施例中，在所述主体函数保持不变的条件下，所述第一函数的各所述拟合参数通过改变所述第一有源区长度SA和所述第二有源区长度SB，对所述衬底电流模型形成的衬底电流曲线和实际测量的衬底电流曲线进行拟合得到。
所述第一有源区长度SA和所述第二有源区长度SB通过在版图设计中进行修改。
本发明实施例在原有的衬底电流模型即主体函数的基础上，考虑了有源区长度的变化对器件衬底电流影响，从而在原有衬底电流模型中引入与有源区长度变化相关的函数，从而增加了器件在有源区长度变化对衬底电流影响，这就给设计者在电路设计时考虑有源区长度的变化对器件的影响提供很大的帮助，使该新型衬底电流模型适用性更好。
本发明实施例在衬底电流模型的衬底电流的主体函数的基础上增加了由第一函数组成的乘积项，第一函数为由半导体器件的有源区环境参数形成的函数，这样，在有源区环境参数发生改变时，本发明实施例能准确模拟这种改变对衬底电流的影响，所以，本发明实施例能模拟有源区环境对器件衬底电流的影响，从而能提高模型拟合精度。
本发明实施例的有源区环境参数主要为有源区长度即第一有源区长度SA和第二有源区长度SB，故本发明实施例能对各种有源区长度进行更精准建衬底电流模型且能更好的反应器件的实际电路中特性。
本发明实施例能够更好的反映器件在不同版图效应下的特性，更加接近实际情况，从而使得适用性更好，能基于衬底电流模型，设计更加合理的版图。
如图5所示，是本发明实施例衬底电流模型的提取方法的流程图；本发明实施例衬底电流模型的提取方法中，衬底电流模型用于仿真半导体器件的衬底电流，包括如下步骤：
步骤一、将所述衬底电流模型的衬底电流设置为由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的有源区环境参数形成的函数，用于模拟所述有源区环境对所述衬底电流的影响。
之后，本发明实施例方法还包括图5中所示的步骤S101和步骤S102。
步骤S101中，设计不同有源区长度尺寸的器件结构。如图2所示，通过版图设计，能改变有源区长度尺寸，并进而改变图2中所示的所述第一有源区长度SA和所述第二有源区长度SB。
之后，根据版图设计将半导体器件制作到半导体衬底上。
步骤S102为测量器件数据。步骤S102能对所述半导体器件的结构参数和电学参数进行测量。
步骤二、采用不受有源区环境影响的所述半导体器件对所述主体函数进行参数拟合。
图5中，步骤二通过循环进行步骤S103和步骤S104实现。
步骤S103中，建立、修改基本的衬底电流模型参数。
本发明实施例方法中，基本的衬底电流模型为所述主体函数，所述主体函数的参数包括：所述沟道区的宽度和长度以及偏压。所述沟道区的宽度和长度以及偏压都是可测量参数。所述主体函数为：f(w,l,v)；
其中，w表示半导体器件的沟道区的宽度，l表示半导体器件的沟道区的长度，v表示半导体器件的偏压。可以看出，w,l,v都和半导体器件本身的结构参数相关，都能通过测量得到。f(w,l,v)中还会设置拟合参数。
步骤S104中，对尺寸和偏压相关的数据进行曲线拟合，即，根据w,l,v进行拟合并得到f(w,l,v)的拟合参数。如果拟合不好，则对(w,l,v)的拟合参数进行修改，直至拟合好，拟合好则就得到所述主体函数即f(w,l,v)。拟合好后则进行后续步骤S105。
步骤三、在保持所述主体函数不变的条件下，改变所述半导体器件的有源区环境参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
本发明实施例方法中，对有源区长度相关的模型曲线拟合主要包括：
所述第一函数的各所述拟合参数通过改变所述第一有源区长度SA和所述第二有源区长度SB，对所述衬底电流模型形成的衬底电流曲线和实际测量的衬底电流曲线进行拟合得到。
所述第一有源区长度SA和所述第二有源区长度SB通过在版图设计中进行修改，即在前面的步骤S101中实现。
图5中，步骤三通过循环进行步骤S105和步骤S106实现。
步骤S105为，建立、修改不同有源区环境相关的模型。本发明实施例方法中，所述有源区环境参数包括第一有源区长度SA和第二有源区长度SB；所述第一有源区长度SA为所述半导体器件的栅极结构202的第一侧面和所述栅极结构202的第一侧面外的场氧之间的间距；所述第二有源区长度SB为所述半导体器件的栅极结构202的第二侧面和所述栅极结构202的第二侧面外的场氧之间的间距，所述场氧环绕在所述半导体器件的有源区的周侧。
所述第一函数的参数还包括沟道区的长度和宽度。
所述第一函数的公式为：
Figure BDA0003871254370000071
Figure BDA0003871254370000072
其中，f1()表示所述第一函数；pwr()表示幂函数；
SA表示所述第一有源区长度SA，SB表示所述第二有源区长度SB；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
步骤S106为，对有源区长度相关的模型曲线拟合。
如果步骤S106的拟合不好，则返回到步骤S105中对各拟合参数值进行修改，之后再进行步骤S106；如果步骤S106的结果为拟合好，则进行所述衬底电流模型建立。
本发明实施例方法中，步骤三完成后，还包括对所述衬底电流模型进行验证的步骤，即进行图5的步骤S107，步骤S107为衬底电流模型验证。
在器件尺寸越来越小的情况下，不同有源区长度下的衬底电流特性对器件自身的电学特性影响越来越大，进而影响器件的电学特性。而在现有的衬底电流模型里，没有考虑到有源区长度效应对其特性的影响。而在实际情况中，这些效应对于器件里面的界面态，以及迁移率是有差别的,导致其对其的性能影响是不同的。这是目前的衬底电流模型比较欠缺的地方。
本发明实施例在原有的器件衬底电流模型的基础上，考虑了有源区长度的变化对器件衬底电流模型的影响。从而在原有衬底电流模型中引入与有源区长度效应相关的函数，就可以更加准确表征器件在不同有源区长度下的特性，建立更为精准且实用性更广的器件衬底电流模型。
如图6A所示，是采用现有衬底电流模型的衬底电流拟合曲线；图6A中，圆圈对应的数据为各种有源区长度即SA和SB下的衬底电流的测试数据，SA和SB都相等，SA的大小包括0.155微米，0.605微米，1.055微米，2.405微米，5.555微米，其中曲线401表示SA为0.155微米时的衬底电流的测试数据曲线，曲线402表示SA为5.555微米时的衬底电流的测试数据曲线，其他三种大小的SA对应的衬底电流的测试数据曲线位于曲线401和402之间。曲线403为采用现有衬底电流模型的衬底电流拟合曲线，可以看出，各种SA对应的拟合曲线都是曲线403。而明显，可以看出曲线401和曲线403有较大区别。现有衬底电流模型无法模拟有源区长度对衬底电流的影响。
如图6B所示，是采用本发明实施例衬底电流模型的衬底电流拟合曲线；曲线401至402和图6A中的相同；曲线501采用本发明实施例衬底电流模型拟合得到的SA为0.155微米的半导体器件的衬底电流曲线，可以看出曲线501和曲线401重合的较好。另外，如虚线圈502所示，采用本发明实施例衬底电流模型拟合得到的其他四个长度SA对应的半导体器件的衬底电流曲线都能分开且分别和相同SA的测试数据曲线吻合。所以，本发明实施例衬底电流模型能很好的模拟有源区长度对衬底电流的影响，从而能提高模拟精度。
本发明实施例方法中，为了表征不同有源区长度对其器件性能的影响，首先会增加设计与之相关的版图。在增加的设计版图里，要注意包括下面几点：画与器件本体结构不同的有源区长度，然后根据该设计版图出来的晶圆(wafer)进行测量，对测量数据进行分析，对于常规的器件衬底电流模型模拟好后，然后开始调整与有源区长度效应相关的函数系数即f1()的拟合参数。通过比较图6A和图6B可知，图6B比图6A拟合更好。这样就能得到不同有源区长度下相关的衬底电流模型，设计者就可以通过仿真该模型了解器件在不同有源区长度尺寸下的特性情况，就可以在开始设计的时候将该因素考虑进去，这样就使得该新型模型更能反映实际器件特性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种衬底电流模型，其特征在于：衬底电流模型用于仿真半导体器件的衬底电流；
所述衬底电流模型的衬底电流由主体函数乘以第一函数形成；
所述第一函数为由所述半导体器件的有源区环境参数形成的函数，用于模拟所述有源区环境对所述衬底电流的影响。
2.如权利要求1所述的衬底电流模型，其特征在于：所述有源区环境参数包括第一有源区长度和第二有源区长度；所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距；所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距，所述场氧环绕在所述半导体器件的有源区的周侧。
3.如权利要求2所述的衬底电流模型，其特征在于：所述第一函数的参数还包括沟道区的长度和宽度。
4.如权利要求3所述的衬底电流模型，其特征在于：所述第一函数的公式为：
Figure FDA0003871254360000011
其中，f1()表示所述第一函数；pwr()表示幂函数；
SA表示所述第一有源区长度，SB表示所述第二有源区长度；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
5.如权利要求4所述的衬底电流模型，其特征在于：所述衬底电流模型的主体函数的参数包括：
所述沟道区的宽度和长度以及偏压。
6.如权利要求5所述的衬底电流模型，其特征在于：在所述主体函数保持不变的条件下，所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度，对所述衬底电流模型形成的衬底电流曲线和实际测量的衬底电流曲线进行拟合得到。
7.如权利要求6所述的衬底电流模型，其特征在于：所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
8.一种衬底电流模型的提取方法，其特征在于，衬底电流模型用于仿真半导体器件的衬底电流，包括如下步骤：
步骤一、将所述衬底电流模型的衬底电流设置为由主体函数乘以第一函数形成；
所述第一函数为由所述半导体器件的有源区环境参数形成的函数，用于模拟所述有源区环境对所述衬底电流的影响；
步骤二、采用不受有源区环境影响的所述半导体器件对所述主体函数进行参数拟合；
步骤三、在保持所述主体函数不变的条件下，改变所述半导体器件的有源区环境参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
9.如权利要求8所述的衬底电流模型的提取方法，其特征在于：所述有源区环境参数包括第一有源区长度和第二有源区长度；所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距；所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距，所述场氧环绕在所述半导体器件的有源区的周侧。
10.如权利要求9所述的衬底电流模型的提取方法，其特征在于：所述第一函数的参数还包括沟道区的长度和宽度。
11.如权利要求10所述的衬底电流模型的提取方法，其特征在于：所述第一函数的公式为：
Figure FDA0003871254360000021
Figure FDA0003871254360000022
其中，f1()表示所述第一函数；pwr()表示幂函数；
SA表示所述第一有源区长度，SB表示所述第二有源区长度；
W表示沟道区的宽度，L表示沟道区的长度；
γ1,α1,A1,B1,b1,C1,c1,D1,d1，β2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
12.如权利要求11所述的衬底电流模型的提取方法，其特征在于：所述衬底电流模型的主体函数的参数包括：
所述沟道区的宽度和长度以及偏压。
13.如权利要求12所述的衬底电流模型的提取方法，其特征在于：步骤三中，所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度，对所述衬底电流模型形成的衬底电流曲线和实际测量的衬底电流曲线进行拟合得到。
14.如权利要求13所述的衬底电流模型的提取方法，其特征在于：所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
15.如权利要求8所述的衬底电流模型的提取方法，其特征在于：步骤三完成后，还包括对所述衬底电流模型进行验证的步骤。
CN202211198094.9A 2022-09-29 2022-09-29 衬底电流模型及其提取方法 Pending CN115544955A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211198094.9A CN115544955A (zh) 2022-09-29 2022-09-29 衬底电流模型及其提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211198094.9A CN115544955A (zh) 2022-09-29 2022-09-29 衬底电流模型及其提取方法

Publications (1)

Publication Number Publication Date
CN115544955A true CN115544955A (zh) 2022-12-30

Family

ID=84732561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211198094.9A Pending CN115544955A (zh) 2022-09-29 2022-09-29 衬底电流模型及其提取方法

Country Status (1)

Country Link
CN (1) CN115544955A (zh)

Similar Documents

Publication Publication Date Title
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
US8530894B2 (en) Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions
US20080021689A1 (en) Method for designing semiconductor integrated circuit and method of circuit simulation
US7462914B2 (en) Semiconductor circuit device and simulation method of the same
CN102157411B (zh) Mosfet器件电学特性变化测量方法
WO2023273343A1 (zh) 漏电测试结构及漏电测试方法
US8093916B2 (en) Method of characterizing a semiconductor device and semiconductor device
WO2012126237A1 (zh) 一种soi场效应晶体管spice模型系列的建模方法
JP2007123442A (ja) 半導体回路装置、その製造方法及びそのシミュレーション方法
CN101022105B (zh) 半导体器件的测试装置和用于制造测试装置的基版
KR100850092B1 (ko) Ｃｍｏｓ 소자의 ｓｐｉｃｅ 모델링 방법
US6066952A (en) Method for polysilicon crystalline line width measurement post etch in undoped-poly process
CN115544955A (zh) 衬底电流模型及其提取方法
CN116681024A (zh) 寄生电容的仿真方法
CN115526143A (zh) 栅极隧穿电流模型及其提取方法
CN115544954A (zh) 器件漏电流模型及其提取方法
CN104218026B (zh) 半导体检测结构及检测方法
Aoyama 118 SIMULATION OF SEMICONDUCTOR DEVICES AND PROCESSES Vol. 6
US20240232468A1 (en) Device leakage current model and method for extracting the same
US6403979B1 (en) Test structure for measuring effective channel length of a transistor
JP5365174B2 (ja) 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置
Shen Low Frequency Noise Modeling for Buried Channel MOSFET
CN116562198A (zh) 基于阱邻近效应的衬底电流模型及其提取方法
Barri et al. Precise Model of the Effective Threshold Voltage Changes in the DLS MOSFETs for Different Gate Angles Compared with Measured Data
TW201324728A (zh) 應用於半導體製程中之測試元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination