KR100761763B1 - 테스트 패턴 및 이를 이용한 결함 모니터링 방법 - Google Patents

테스트 패턴 및 이를 이용한 결함 모니터링 방법 Download PDF

Info

Publication number
KR100761763B1
KR100761763B1 KR1020060087559A KR20060087559A KR100761763B1 KR 100761763 B1 KR100761763 B1 KR 100761763B1 KR 1020060087559 A KR1020060087559 A KR 1020060087559A KR 20060087559 A KR20060087559 A KR 20060087559A KR 100761763 B1 KR100761763 B1 KR 100761763B1
Authority
KR
South Korea
Prior art keywords
pattern
patterns
normal
defect
test
Prior art date
Application number
KR1020060087559A
Other languages
English (en)
Inventor
이혁준
배철휘
박영렬
이남영
이미정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060087559A priority Critical patent/KR100761763B1/ko
Priority to US11/852,625 priority patent/US7705621B2/en
Priority to JP2007235393A priority patent/JP2008072117A/ja
Priority to TW096133814A priority patent/TWI431298B/zh
Application granted granted Critical
Publication of KR100761763B1 publication Critical patent/KR100761763B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

테스트 패턴은 정상 패턴, 결함을 갖는 비정상 패턴, 및 상기 정상 패턴과 전기적으로 연결되고 상기 비정상 패턴으로부터는 전기적으로 분리된 도전성 라인을 포함한다. 따라서, 하나의 테스트 패턴에 비접촉 방식과 접촉 방식을 모두 적용할 수가 있게 된다.

Description

테스트 패턴 및 이를 이용한 결함 모니터링 방법{TEST PATTERN AND METHOD OF MONITORING DEFECTS USING THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 절단한 단면도이다.
도 3은 도 1의 테스트 패턴을 이용해서 결함을 모니터링하는 방법을 순차적으로 나타낸 흐름도이다.
도 4는 본 발명의 제 2 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 5는 본 발명의 제 3 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 6은 본 발명의 제 4 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 7은 본 발명의 제 5 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 8은 본 발명의 제 6 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 9는 본 발명의 제 7 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 10은 도 9의 테스트 패턴을 이용해서 결함을 모니터링하는 방법을 순차적으로 나타낸 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 정상 패턴 120 : 비정상 패턴
122 : 결함 124 : 비콘택부
130 : 도전성 라인 140 : 패드
150 : 접지
본 발명은 테스트 패턴 및 이를 이용한 결함 모니터링 방법에 관한 것으로서, 보다 구체적으로는 반도체 장치의 결함을 검사하는 장비의 검사 조건을 설정하는데 사용되는 테스트 패턴 및 이러한 테스트 패턴을 이용해서 결함을 모니터링하는 방법에 관한 것이다.
일반적으로, 반도체 장치는 증착 공정, 사진식각 공정, 이온 주입 공정, 연마 공정, 세정 공정 등을 통해서 제조된다. 이러한 공정들을 완료한 후에는, 반도체 장치에 쇼트, 오픈 등과 같은 많은 결함들이 발생된다. 상기와 같은 결함들은 반도체 장치에 치명적인 악영향을 끼친다. 따라서, 각 공정에서 발생된 결함들을 관리하기 위하여, 결함 검출 장치를 이용해서 결함들을 검출한다.
한편, 결함 검출 장치가 원하는 검출 능력을 갖고 있는지 여부를 판단하기 위하여, 테스트 패턴을 이용해서 결함 검출 장치의 검출 능력을 평가한다. 이러한 평가 방법은 전자빔을 이용한 비접촉 방식과 프로브를 이용한 접촉 방식이 있다.
비접촉 방식은 테스트 패턴을 전자빔으로 스캐닝(scanning)하여, 획득한 스캐닝 결과를 기초로 테스트 패턴 내의 결함을 검출하는 방식이다. 접촉 방식은 테스트 패턴에 프로브를 전기적으로 접촉시켜서, 획득한 전기적 신호를 기초로 테스트 패턴 내의 결함을 검출하는 방식이다.
여기서, 결함 검출 장치의 검출 능력을 보다 정확하게 판단하기 위해서, 결함을 인위적으로 테스트 패턴에 형성하는 방법이 있다. 즉, 테스트 패턴 내의 특정 패턴에 결함을 인위적으로 형성한 다음, 결함 검출 장치가 결함을 갖는 비정상 패턴을 정확하게 검출하는지를 통하여 결함 검출 장치의 검출 능력을 판단할 수 있다.
비접촉 방식을 사용할 경우, 스캐닝 결과는 정상 패턴과 비정상 패턴 간의 명도 차이를 통해서 인위적인 결함을 정확하게 검출할 수 있다. 그러나, 접촉 방식을 사용할 경우, 프로브는 모든 패턴들과 접촉하게 되므로, 모든 패턴들이 불량이라는 검출 결과가 나오게 된다. 즉, 종래의 테스트 패턴에서, 정상 패턴과 비정상 패턴은 서로 전기적으로 연결되어 있어서, 접촉 방식을 사용하게 되면 모든 패턴들에 대한 오류 판정이 나오게 된다. 결과적으로, 접촉 방식을 사용할 경우에, 종래의 테스트 패턴에는 결함을 인위적으로 형성할 수가 없었다. 따라서, 접촉 방식과 비접촉 방식에 따라 별도의 테스트 패턴들을 사용해야만 하는 문제가 있다.
또한, 종래의 하나의 테스트 패턴에 비접촉 방식과 접촉 방식을 모두 적용할 수가 없으므로, 패턴과 패턴 상부에 형성된 도전성 라인 간에 존재하는 결함들을 정확하게 검출할 수가 없었다. 예를 들어서, 화학 기계적 연마(Chemical Mechanical Polishing:CMP) 공정을 통해서 패턴을 형성한 경우, 패턴들 사이에 미세 도전성 물질들이 잔류하게 된다. 따라서, 패턴 형성 후, 후속 공정을 진행하지 않고 패턴에 대한 결함 검출 공정을 수행할 수가 없다. 결과적으로, 후속 공정을 통해서 패턴 상에 도전성 라인을 형성한 다음, 도전성 라인을 이용해서 패턴에 대한 결함 검출 공정을 수행하게 된다. 여기서, 패턴은 이미 도전성 라인으로 덮힌 상태이므로, 비접촉 방식으로는 결함을 검출할 수 없고 오직 접촉 방식만으로만 결함 검출이 가능하다. 그러나, 전술된 바와 같이, 종래의 테스트 패턴에는 접촉 방식과 비접촉 방식으로 모두 적용할 수가 없으므로, 패턴과 도전성 라인 사이에 존재하는 결함 검출이 곤란한 문제도 있다.
더욱이, NMOS 콘택과 PMOS 콘택과 같이 전기적 특성들이 서로 다른 패턴들이 교호적으로 배열된 테스트 패턴에서, 비접촉 방식에 따라 전자빔으로 2 종류의 패턴들이 독립적으로 스캐닝되기 때문에, 각 패턴들에 대한 독립적인 정보를 획득할 수가 없다. 그 이유는, 전자빔의 최소 스캐닝 폭은 약 100㎛이고, 각 패턴들은 약 50㎛ 이하의 폭을 갖고 있기 때문이다. 따라서, 종래의 테스트 패턴을 이용해서는, 서로 다른 전기적 특성들을 갖는 패턴들을 독립적으로 검사할 수가 없는 문제가 있다.
본 발명은 비접촉 방식과 접촉 방식을 혼용하여 적용 가능한 테스트 패턴을 제공한다.
또한, 본 발명은 상기와 같은 테스트 패턴을 이용해서 결함을 모니터링하는 방법을 제공한다.
본 발명의 일 견지에 따른 테스트 패턴은 정상 패턴, 결함을 갖는 비정상 패 턴, 및 상기 정상 패턴과 전기적으로 연결되고 상기 비정상 패턴으로부터는 전기적으로 분리된 도전성 라인을 포함한다.
본 발명의 일 실시예에 따르면, 상기 정상 패턴은 평행하게 배열되어 상기 도전성 라인에 전기적으로 연결된 제 1 패턴들, 및 상기 제 1 패턴들 사이에 배열되고, 접지에 연결된 제 2 패턴들을 포함할 수 있다. 또한, 제 2 패턴들은 하나의 접지에 연결될 수 있다. 또한, 제 1 및 제 2 패턴들은 복수개의 접지들에 독립적으로 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 결함은 상기 이웃하는 제 1 패턴과 제 2 패턴을 전기적으로 연결하는 브릿지(bridge)이고, 상기 비정상 패턴은 상기 브릿지를 갖는 상기 제 1 패턴일 수 있다. 또는, 상기 결함은 상기 제 2 패턴들 중 하나에 형성된 절단부이고, 상기 비정상 패턴은 상기 절단부를 갖는 상기 제 2 패턴일 수 있다.
본 발명의 또 다른 실시예에 따르면, 테스트 패턴은 상기 도전성 라인에 연결되어 상기 정상 패턴으로 전압을 인가하기 위한 패드를 더 포함할 수 있다.
본 발명의 다른 견지에 따른 결함 모니터링 방법에 따르면, 기판 상에 정상 패턴을 형성한다. 상기 정상 패턴 중 어느 하나에 제 1 결함을 형성하여, 비정상 패턴을 형성한다. 상기 정상 패턴과 비정상 패턴을 비접촉 방식으로 검사하여, 상기 제 1 결함에 대한 제 1 정보를 획득한다. 상기 정상 패턴을 부분적으로 노출시키는 제 1 콘택홀과, 상기 비정상 패턴을 부분적으로 노출시키는 제 2 콘택홀을 갖는 층간 절연막을 상기 정상 패턴과 상기 비정상 패턴 상에 형성한다. 상기 제 1 콘택홀만을 매립하는 콘택을 갖는 도전성 라인을 상기 층간 절연막 상에 형성한다. 상기 콘택을 접촉 방식으로 검사하여, 상기 정상 패턴과 상기 도전성 라인 사이에 존재하는 제 2 결함에 대한 제 2 정보를 획득한다.
본 발명의 일 실시예에 따르면, 상기 비접촉 검사 방식은 상기 정상 패턴과 상기 비정상 패턴을 전자빔으로 스캐닝(scanning)하는 단계를 포함할 수 있다. 또한, 상기 접촉 검사 방식은 상기 콘택에 프로브를 접촉시키는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 도전성 라인을 통해서 상기 정상 패턴으로 전압을 인가하기 위한 패드를 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 견지에 따른 테스트 패턴은 제 1 전기적 특성을 갖는 제 1 패턴, 상기 제 1 전기적 특성과 다른 제 2 전기적 특성을 갖는 제 2 패턴, 및 상기 제 1 패턴으로부터 연장된 테스트 라인을 포함한다.
본 발명의 일 실시예에 따르면, 상기 제 1 패턴과 상기 제 2 패턴은 교대로 배열될 수 있다.
본 발명의 또 다른 견지에 따른 결함 모니터링 방법에 따르면, 제 1 전기적 특성을 갖는 제 1 패턴과, 상기 제 1 전기적 특성과 다른 제 2 전기적 특성을 갖는 제 2 패턴을 기판 상에 형성한다. 상기 제 1 패턴으로부터 테스트 라인을 연장한다. 상기 테스트 라인을 비접촉 방식으로 검사하여, 상기 제 1 패턴에 존재하는 결함에 대한 제 1 정보를 획득한다. 상기 제 1 및 제 2 패턴들을 비접촉 방식으로 검사하여, 상기 제 1 및 제 2 패턴들에 존재하는 모든 결함들에 대한 제 2 정보를 획득한다. 상기 제 2 정보에서 상기 제 1 정보를 배제시켜서, 상기 제 2 패턴에만 존 재하는 결함에 대한 제 3 정보를 획득한다.
본 발명의 일 실시예에 따르면, 상기 제 1 패턴 및/또는 상기 제 2 패턴에 인위적으로 결함을 형성하는 단계를 더 포함할 수 있다.
상기된 본 발명에 따르면, 결함을 갖는 비정상 패턴이 도전성 라인으로부터 전기적으로 분리되어 있으므로, 접촉 검사 방식의 오류가 방지된다. 특히, 패턴인 하부층은 비접촉 방식으로 검사하고 도전성 라인인 상부층은 접촉 방식으로 검사하게 되므로, 상하부층 사이에 존재하는 결함들을 정확하게 탐지할 수도 있다. 아울러, 서로 다른 전기적 특성들을 갖는 교호형 패턴들을 비접촉 방식으로 정확하게 검사할 수가 있게 된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본문에 개시되어 있는 본 발명의 실시예에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 테스트 패턴을 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 테스트 패턴(100)은 정상 패턴(110), 비정상 패턴(120), 제 1 도전성 라인(130), 패드(140) 및 접지(150)를 포함한다.
정상 패턴(110)은 반도체 기판(160) 상에 형성된 제 1 패턴(112)들 및 제 2 패턴(114)들을 포함한다. 제 1 패턴(112)들은 평행하게 등간격으로 배열된 라인 형상을 갖는다. 제 2 패턴(114)들은 평행하게 등간격으로 배열되면서 라인 형상이면서 제 1 패턴(112)들 사이에 배치된다. 즉, 제 1 패턴(112)들과 제 2 패턴(114)들은 교호적으로 배열된다.
비정상 패턴(120)은 제 1 패턴(112)들 중의 어느 하나이다. 본 실시예에서, 결함을 제 1 패턴(112)들 중의 하나에 인위적으로 형성하여 정상인 제 1 패턴(112)을 비정상 패턴(120)으로 전환시킨다. 본 실시예에서, 결함은 비정상 패턴(120)과 이웃하는 제 2 패턴(114)을 전기적으로 연결시키는 브릿지(122:bridge)이다. 즉, 브릿지(122)를 매개로 제 2 패턴(114)과 비정상 패턴(120)이 쇼트(short)되어 있다. 다른 방안으로서, 브릿지(122)는 제 2 패턴(114)에 형성될 수도 있다.
제 1 도전성 라인(130)은 정상 패턴(110)과 비정상 패턴(120)의 일단부들 상에 형성된다. 제 1 도전성 라인(130)은 콘택(132)들을 매개로 제 1 패턴(112)들의 일단부들과 전기적으로 연결된다. 반면에, 제 1 도전성 라인(130)과 비정상 패턴(120) 사이에는 콘택(132)이 존재하지 않는다. 즉, 제 1 도전성 라인(130)과 비정상 패턴(120) 사이에는 비콘택부(124)가 형성되어, 제 1 도전성 라인(130)과 비정상 패턴(120) 간을 전기적으로 분리시킨다. 본 실시예에서, 비콘택부(124)는 콘택(132)을 제거하여 형성된 콘택홀이다. 콘택홀은 정상 패턴(110)과 제 1 도전성 라인(130) 사이에 형성된 층간 절연막(170)에 형성될 수 있다. 여기서, 콘택(132)들에는 접촉 방식 검사에서 사용되는 프로브(미도시)가 접촉하게 된다.
제 2 패턴(114)들의 타단부들은 하나의 접지(150)에 연결된다. 따라서, 제 2 패턴(114)에 브릿지(122)를 매개로 연결된 비정상 패턴(120)도 접지(150)에 연결된다.
부가적으로, 제 2 도전성 라인(134)이 접지(150) 상부에 형성된다. 제 2 도전성 라인(134)은 콘택(136)들을 매개로 접지(150)에 전기적으로 연결된다.
제 1 및 제 2 도전성 라인(130, 134)들은 패드(140)들에 각각 연결된다. 패드(140)는 제 1 및 제 2 도전성 라인(130, 134)들을 통해서 정상 패턴(110)에 전압 을 인가하기 위해 사용된다.
도 3은 도 1의 테스트 패턴을 이용해서 결함을 모니터링(monitoring)하는 방법을 순차적으로 나타낸 흐름도이다.
도 1 내지 도 3을 참조하면, 단계 S410에서, 제 1 패턴(112)과 제 2 패턴(114)을 포함하는 정상 패턴(110)을 반도체 기판(160) 상에 형성한다. 여기서, 제 1 및 제 2 패턴(112, 114)들은 금속과 같은 도전성 물질을 포함할 수 있다. 또한, 제 2 패턴(114)을 접지(150)에 연결시킨다.
단계 S420에서, 제 1 결함을 정상 패턴(110), 구체적으로는 제 1 패턴(112)에 인위적으로 형성하여, 정상의 제 1 패턴(112)을 비정상 패턴(120)으로 전환시킨다. 본 실시예에서는, 제 1 결함으로서 이웃하는 제 1 및 제 2 패턴(112, 114) 사이에 브릿지(122)를 형성하여, 비정상 패턴(120)을 인위적으로 형성한다. 따라서, 제 2 패턴(114)과 비정상 패턴(120)을 브릿지(122)를 통해서 전기적으로 연결된 쇼트 상태이다.
단계 S430에서, 정상 패턴(110)과 비정상 패턴(120)을 비접촉 방식으로 검사하여, 브릿지(122)에 대한 제 1 정보를 획득한다. 구체적으로, 정상 패턴(110)에 전압을 인가한 상태에서, 전자빔으로 정상 패턴(110)과 비정상 패턴(120)을 스캐닝(scanning)하여, 정상 패턴(110)과 비정상 패턴(120)에 대한 이미지를 획득한다. 여기서, 제 1 패턴(112)들은 접지(150)에 연결되어 있지 않은 반면에 제 2 패턴(114)들과 비정상 패턴(120)은 접지(150)에 연결되어 있다. 따라서, 이미지 상에는 제 1 패턴(112)들은 어둡게 표시되고 제 2 패턴(114)과 비정상 패턴(120)은 밝게 표시된다. 이러한 이미지를 통해서 제 1 패턴(112)들 중의 하나인 비정상 패턴(120)에 브릿지(122)인 결함이 발생되었음을 인식할 수 있다.
단계 S440에서, 층간 절연막(170)을 정상 패턴(110) 상에 형성한다. 여기서, 층간 절연막(170)은 정상 패턴(110)과 비정상 패턴(120)을 부분적으로 노출시키는 콘택홀(124)들을 갖는다. 구체적으로, 포토레지스트 패턴(미도시)을 층간 절연막(170) 상에 형성한다. 포토레지스트 패턴을 식각 마스크로 사용하여 층간 절연막(170)을 식각함으로써, 정상 패턴(110)과 비정상 패턴(120)을 부분적으로 노출시키는 콘택홀(124)들을 형성한다.
단계 S450에서, 금속층(미도시)을 층간 절연막(170) 상에 형성하여, 콘택홀(124)들을 금속층으로 매립한다. 금속층을 패터닝하여, 콘택홀(124)들을 매립하는 콘택(132)들, 및 층간 절연막(170) 상에 위치하는 제 1 및 제 2 도전성 라인(130, 134)들을 형성한다. 그런 다음, 비정상 패턴(120) 상에 위치하는 콘택(132)만을 제거하여, 비정상 패턴(120)과 제 1 도전성 라인(130)을 전기적으로 분리시킨다. 다른 방안으로서, 금속층 형성시에, 비정상 패턴(120)을 노출시키는 콘택홀(124)만 금속층으로 매립되지 않도록 할 수도 있다.
단계 S460에서, 제 1 도전성 라인(130)을 접촉 방식으로 검사하여, 정상 패턴(110)과 제 1 도전성 라인(130) 사이에 위치하는 제 2 결함에 대한 제 2 정보를 획득한다. 구체적으로, 패드(140)를 통해서 제 1 및 제 2 도전성 라인(130, 134)들에 전압을 인가한다. 이어서, 프로브(미도시)를 각 콘택(132)들에 접촉하여, 정상 패턴(110)과 비정상 패턴(120)으로부터의 전기적 신호들을 수신한다.
여기서, 비정상 패턴(120)은 제 1 도전성 라인(130)에 전기적으로 연결되어 있지 않은 상태이므로, 비정상 패턴(120)으로부터의 전기적 신호는 수신되지 않는다. 즉, 접촉 방식에 따른 결함 모니터링시, 브릿지(122)로 인해서 정상 패턴(110)이 비정상으로 판정되지 않게 된다. 한편, 제 1 결함을 제외한 다른 결함이 정상 패턴(110)에 존재하지 않는다면, 수신한 전기적 신호는 정상 패턴(110)이 모두 정상이라는 것을 보여줄 것이다. 반면에, 수신한 전기적 신호가 정상적인 신호와 다르다면, 정상 패턴(110)과 제 1 도전성 라인(130) 사이에 제 2 결함이 발생되었다는 것을 인식할 수 있다.
본 실시예에 따르면, 인위적인 결함을 갖는 비정상 패턴이 도전성 라인으로부터 전기적으로 분리된다. 따라서, 접촉 방식을 적용하여 결함 모니터링을 한 결과가 정확하게 도출된다. 결과적으로, 하나의 테스트 패턴에 비접촉 방식과 접촉 방식을 모두 적용하여 결함을 모니터링할 수가 있다.
실시예 2
도 4는 본 발명의 제 2 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
본 실시예에 따른 테스트 패턴은 결함을 제외하고는 실시예 1의 테스트 패턴과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 설명은 생략한다.
도 4를 참조하면, 본 실시예에 따른 테스트 패턴(100a)의 비정상 패턴(120a)은 결함으로서 절단부(122a)를 갖는다. 절단부(122a)는 정상 패턴(110)의 제 1 패 턴(112)에 형성되어, 제 1 패턴(112)을 전기적으로 분리된 2개의 부분들로 나누게 된다. 따라서, 이러한 비정상 패턴(120a)을 통해서는 전류가 흐르지 않는다. 또는, 절단부(122a)는 제 2 패턴(114)에 형성될 수도 있다.
또한, 접촉 방식에 따른 결함 모니터링시, 비정상 패턴(120a)으로 전류 공급을 차단하기 위해서, 비정상 패턴(120a)은 제 1 도전성 라인(130)으로부터 전기적으로 분리된다.
여기서, 상기와 같은 테스트 패턴(100a)을 이용해서 결함을 모니터링하는 방법은 실시예 1에서 설명한 방법과 실질적으로 동일하므로, 반복 설명은 생략한다.
실시예 3
도 5는 본 발명의 제 3 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 5를 참조하면, 본 실시예에 따른 테스트 패턴(200)은 정상 패턴(210), 비정상 패턴(220), 도전성 라인(230), 제 1 내지 제 3 접지(252, 254, 256) 및 패드(240)를 포함한다.
정상 패턴(210)은 제 1 패턴(212), 제 2 패턴(214) 및 제 3 패턴(216)을 포함한다. 제 1 패턴(212), 제 2 패턴(214) 및 제 3 패턴(216)들은 서로 평행하게 배열된 라인 형상들을 갖는다. 특히, 제 1 내지 제 3 패턴(212, 214, 216)들 각각은 직접 연결되지 않고 복수개의 콘택(236)들을 매개로 연결된 라인 형상을 갖는다. 또한, 제 1 패턴(212), 제 2 패턴(214) 및 제 3 패턴(216)들의 일단부들은 모두 접지되어 있다.
특히, 제 1 패턴(212)은 제 1 접지(252)에 연결되고, 제 2 패턴(214)은 제 2 접지(254)에 연결되며, 제 3 패턴(216)은 제 3 접지(256)에 연결된다. 즉, 제 1 내지 제 3 패턴(212, 214, 216)들은 제 1 내지 제 3 접지(252, 254, 256)들에 독립적으로 연결된다.
제 2 패턴(214) 사이에 위치한 콘택(236)을 제거하여, 제 2 패턴(214)과 전기적으로 분리된 비정상 패턴(220)이 형성된다.
패드(240)에 연결된 도전성 라인(230)은 정상 패턴(210)과 비정상 패턴(220)의 단부들 상에 형성된다. 도전성 라인(230)은 콘택(232)들을 매개로 정상 패턴(210)들의 일단부들과 전기적으로 연결된다. 반면에, 도전성 라인(230)과 비정상 패턴(220) 사이에는 콘택(232)이 존재하지 않아서, 도전성 라인(230)과 비정상 패턴(220) 간은 전기적으로 분리된 상태이다.
상기와 같은 테스트 패턴(200)을 이용해서 결함을 모니터링하는 방법은 실시예 1에서 설명한 방법과 실질적으로 동일하므로, 반복 설명은 생략한다.
실시예 4
도 6은 본 발명의 제 4 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
본 실시예에 따른 테스트 패턴은 정상 패턴과 접지들을 제외하고는 실시예 3의 테스트 패턴과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 설명은 생략한다.
도 6을 참조하면, 본 실시예에 따른 테스트 패턴(200a)은 정상 패턴(210a), 비정상 패턴(220a), 도전성 라인(230a), 제 1 내지 제 4 접지(252a, 254a, 256a, 258a) 및 패드(240a)를 포함한다.
정상 패턴(210a)은 평행하게 배열된 라인들로 이루어진 구조를 갖는다. 제 1 및 제 3 접지(252a, 256a)들은 정상 패턴(210a)의 일단부에 배치되고, 제 2 및 제 4 접지(254a, 258a)들은 정상 패턴(210a)의 타단부에 배치된다. 정상 패턴(210a)의 홀수번째 라인들은 제 1 및 제 3 접지(252a, 256a)들 각각에 연결된다. 반면에, 정상 패턴(210a)의 짝수번째 라인들은 제 2 및 제 4 접지(254a, 258a)들에 각각 연결된다.
네번째 라인 상의 콘택(224a)을 제거하는 것에 의해 비정상 패턴(220a)이 형성된다. 따라서, 비정상 패턴(220a)은 제 2 접지(254a)에 연결된다. 그러나, 비정상 패턴(220a)과 제 2 접지(254a) 사이의 콘택(224a)이 제거되어, 비정상 패턴(220a)과 제 2 접지(254a)는 전기적으로 분리된 상태이다.
상기와 같은 테스트 패턴(200a)을 이용해서 결함을 모니터링하는 방법은 실시예 1에서 설명한 방법과 실질적으로 동일하므로, 반복 설명은 생략한다.
실시예 5
도 7은 본 발명의 제 5 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 7을 참조하면, 본 실시예에 따른 테스트 패턴(200b)은 정상 패턴(210b), 비정상 패턴(220b), 도전성 라인(230b), 제 1 내지 제 3 접지(252b, 254b, 256b) 및 패드(240b)를 포함한다.
정상 패턴(210b)은 제 1 패턴(212b), 제 2 패턴(214b) 및 제 3 패턴(216b)을 포함한다. 제 1 패턴(212b), 제 2 패턴(214b) 및 제 3 패턴(216b)들은 서로 평행하게 배열된 라인 형상들을 갖는다. 또한, 제 1 패턴(212b), 제 2 패턴(214b) 및 제 3 패턴(216b)들의 일단부들은 모두 접지되어 있다.
특히, 제 1 패턴(212b)은 제 1 접지(252b)에 연결되고, 제 2 패턴(214b)은 제 2 접지(254b)에 연결되며, 제 3 패턴(216b)은 제 3 접지(256b)에 연결된다. 즉, 제 1 내지 제 3 패턴(212b, 214b, 216b)들은 제 1 내지 제 3 접지(252b, 254b, 256b)들에 독립적으로 연결된다.
제 2 패턴(214b) 사이 부분에 절단부(222b)이 형성되어, 오픈된 비정상 패턴(220b)이 형성된다. 즉, 비정상 패턴(220b)은 제 2 접지(254b)에 연결되지 않는다.
패드(240b)에 연결된 도전성 라인(230b)은 정상 패턴(210b)과 비정상 패턴(220b)의 단부들 상에 형성된다. 도전성 라인(230b)은 콘택(232b)들을 매개로 정상 패턴(210b)들의 일단부들과 전기적으로 연결된다. 반면에, 도전성 라인(230b)과 비정상 패턴(220b) 사이에는 콘택(232b)이 존재하지 않아서, 도전성 라인(230b)과 비정상 패턴(220b) 간은 전기적으로 분리된 상태이다.
상기와 같은 테스트 패턴(200b)을 이용해서 결함을 모니터링하는 방법은 실시예 1에서 설명한 방법과 실질적으로 동일하므로, 반복 설명은 생략한다.
실시예 6
도 8은 본 발명의 제 6 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
본 실시예에 따른 테스트 패턴은 정상 패턴과 접지들을 제외하고는 실시예 5의 테스트 패턴과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 설명은 생략한다.
도 8을 참조하면, 본 실시예에 따른 테스트 패턴(200c)은 정상 패턴(210c), 비정상 패턴(220c), 도전성 라인(230c), 제 1 내지 제 4 접지(252c, 254c, 256c, 258c) 및 패드(240c)를 포함한다.
정상 패턴(210c)은 평행하게 배열된 라인들로 이루어진 구조를 갖는다. 제 1 및 제 3 접지(252c, 256c)들은 정상 패턴(210c)의 일단부에 배치되고, 제 2 및 제 4 접지(254c, 258c)들은 정상 패턴(210c)의 타단부에 배치된다. 정상 패턴(210c)의 홀수번째 라인들은 제 1 및 제 3 접지(252c, 256c)들 각각에 연결된다. 반면에, 정상 패턴(210c)의 짝수번째 라인들은 제 2 및 제 4 접지(254c, 258c)들에 각각 연결된다.
정상 패턴(210c)의 네번째 라인에 절단부(222c)가 형성되는 것에 의해서 비정상 패턴(220c)이 형성된다. 따라서, 비정상 패턴(220c)은 제 2 접지(254c)에 연결된다. 그러나, 비정상 패턴(220c)과 제 2 접지(254c) 사이의 콘택(232c)이 제거되어, 비정상 패턴(220c)과 제 2 접지(254c)는 전기적으로 분리된 상태이다.
상기와 같은 테스트 패턴(200c)을 이용해서 결함을 모니터링하는 방법은 실 시예 1에서 설명한 방법과 실질적으로 동일하므로, 반복 설명은 생략한다.
실시예 7
도 9는 본 발명의 제 7 실시예에 따른 테스트 패턴을 나타낸 평면도이다.
도 7을 참조하면, 본 실시예에 따른 테스트 패턴(300)은 제 1 패턴(310), 제 2 패턴(320), 테스트 라인(330) 및 접지(360)를 포함한다.
제 1 패턴(310)은 제 1 전기적 특성을 갖는다. 반면에, 제 2 패턴(320)은 제 1 전기적 특성과 다른 제 2 전기적 특성을 갖는다. 예를 들어서, 제 1 패턴(310)은 NMOS 콘택일 수 있고, 제 2 패턴(320)은 PMOS 콘택일 수 있다. 특히, 제 1 및 제 2 패턴(310, 320)들은 교대로 평행하게 배열된다. 또한, 제 1 및 제 2 패턴(310, 320)들은 접지(360)에 연결된다.
여기서, 교대로 배열된 제 1 및 제 2 패턴(310, 320)들을 전자빔으로 독립적으로 스캐닝할 수가 없다. 그 이유는, 전자빔의 최소폭보다 제 1 및 제 2 패턴(310, 320)의 폭이 좁기 때문이다. 즉, 서로 다른 전기적 특성들을 갖는 제 1 및 제 2 패턴(310, 320)들에 대한 독립적인 결함 정보들을 획득할 수가 없다.
그러나, 본 실시예에 따르면, 제 1 패턴(310)만의 결함 모니터링을 위해서, 테스트 라인(330)이 제 1 패턴(310)으로부터 접지(360)의 반대측 방향을 향해서 연장된다. 여기서, 테스트 라인(330)의 폭이 너무 좁으면, 전자빔으로 스캐닝하여 획득한 이미지에 테스트 라인(330) 자체의 결함이 검출될 소지가 있다. 이러한 테스트 라인(330) 자체의 결함을 배제시키기 위해서, 테스트 라인(330)은 제 1 패턴(310)의 폭보다 2배 이상의 폭을 갖는 것이 바람직하다.
따라서, 테스트 라인(330)을 덮는 제 1 영역(340)이 1차 스캐닝 영역이 되고, 제 1 및 제 2 패턴(310, 320)을 덮는 제 2 영역(350)이 2차 스캐닝 영역이 된다.
도 10은 도 9의 테스트 패턴을 이용해서 결함을 모니터링하는 방법을 순차적으로 나타낸 흐름도이다.
도 9 및 도 10을 참조하면, 단계 S510에서, 제 1 패턴(310)과 제 2 패턴(320)을 반도체 기판(미도시) 상에 형성한다. 여기서, 제 1 패턴(310)은 제 1 전기적 특성을 갖는 NMOS 콘택일 수 있고, 제 2 패턴(320)은 제 1 전기적 특성과 다른 제 2 전기적 특성을 갖는 PMOS 콘택일 수 있다. 특히, 제 1 및 제 2 패턴(310, 320)들은 교호적으로 평행하게 배열된다.
단계 S520에서, 브릿지, 절단부 등과 같은 결함을 제 1 패턴(310)에 인위적으로 형성한다. 또는, 결함을 제 2 패턴(320)에 형성할 수도 있다. 이러한 인위적인 결함 형성은 필수적인 것은 아니므로, 본 실시예의 방법에서 생략될 수도 있다.
단계 S530에서, 테스트 라인(330)을 제 1 패턴(310)으로부터 연장시킨다. 여기서, 테스트 라인(330)의 좁은 폭으로 인해서 테스트 라인(330) 자체의 결함이 검출되는 것을 방지하기 위해서, 테스트 라인(330)은 제 1 패턴(310)의 폭의 2배 이상의 폭을 갖는 것이 바람직하다.
단계 S540에서, 테스트 라인(330)만을 1차 스캐닝하여, 제 1 이미지를 획득한다. 구체적으로, 테스트 라인(330)을 덮는 제 1 영역(340)을 전자빔을 스캐닝하 여, 제 1 이미지를 획득한다. 여기서, 테스트 라인(330)은 제 1 패턴(310)에만 연결되어 있으므로, 획득한 제 1 이미지는 제 1 패턴(310)에 존재하는 결함에 대한 정보, 예를 들어서 결함의 수, 결함 밀도 등을 포함한다.
단계 S550에서, 제 1 및 제 2 패턴(310, 320)들을 2차 스캐닝하여, 제 2 이미지를 획득한다. 구체적으로, 제 1 및 제 2 패턴(310, 320)들을 덮는 제 2 영역(350)을 전자빔으로 스캐닝하여, 제 2 이미지를 획득한다. 여기서, 제 2 영역(350)은 제 1 및 제 2 패턴(310, 320)들을 덮고 있으므로, 획득한 제 2 이미지는 제 2 패턴(320) 뿐만 아니라 제 1 패턴(310)에 존재하는 모든 결함들에 대한 정보를 포함한다.
단계 S560에서, 제 2 정보에서 제 1 정보를 배재시켜서, 제 3 정보를 획득한다. 제 3 정보에는 제 1 패턴(310)에 존재하는 결함에 대한 제 1 정보가 배제되어 있으므로, 제 3 정보는 오직 제 2 패턴(320)에 존재하는 결함에 대한 정보만이 포함하게 된다.
따라서, 테스트 라인(330)을 이용한 2차에 걸친 스캐닝을 통해서, 서로 다른 전기적 특성들을 갖는 제 1 및 제 2 패턴(310, 320)들에 대한 결함 모니터링이 정확하게 이루어질 수 있다.
상술한 바와 같이 본 발명에 의하면, 결함을 갖는 비정상 패턴이 도전성 라인으로부터 전기적으로 분리되어 있으므로, 접촉 검사 방식의 오류가 방지된다. 특 히, 패턴인 하부층은 비접촉 방식으로 검사하고 도전성 라인인 상부층은 접촉 방식으로 검사하게 되므로, 상하부층 사이에 존재하는 결함들을 정확하게 탐지할 수도 있다. 결과적으로, 하나의 테스트 패턴에 비접촉 방식과 접촉 방식을 모두 적용하는 것이 가능해진다. 아울러, 서로 다른 전기적 특성들을 갖는 교호형 패턴들을 비접촉 방식으로 정확하게 검사할 수가 있게 된다.
이상에서, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (25)

  1. 정상 패턴(110);
    결함을 갖는 비정상 패턴(120); 및
    상기 정상 패턴(110)과 전기적으로 연결되고, 상기 비정상 패턴(120)으로부터는 전기적으로 분리된 도전성 라인(130)을 포함하는 테스트 패턴.
  2. 제 1 항에 있어서, 상기 정상 패턴(110)은
    평행하게 배열되어 상기 도전성 라인(130)에 전기적으로 연결된 제 1 패턴(112)들; 및
    상기 제 1 패턴(112)들 사이에 배열된 제 2 패턴(114)들을 포함하는 것을 특징으로 하는 테스트 패턴.
  3. 제 2 항에 있어서, 상기 제 2 패턴(114)들에 연결된 접지(150)를 더 포함하는 것을 특징으로 하는 테스트 패턴.
  4. 제 2 항에 있어서, 상기 제 1 패턴(112)들과 상기 제 2 패턴(114)들에 독립적으로 연결된 복수개의 접지(150)들을 더 포함하는 것을 특징으로 하는 테스트 패턴.
  5. 제 2 항에 있어서, 상기 결함은 상기 이웃하는 제 1 패턴(112)과 제 2 패턴(114)을 전기적으로 연결하는 브릿지이고, 상기 비정상 패턴(120)은 상기 브릿지를 갖는 상기 제 1 패턴(112)인 것을 특징으로 하는 테스트 패턴.
  6. 제 2 항에 있어서, 상기 결함은 상기 제 2 패턴(114)들 중 하나에 형성된 절단부이고, 상기 비정상 패턴(120)은 상기 절단부를 갖는 상기 제 2 패턴(114)인 것을 특징으로 하는 테스트 패턴.
  7. 제 1 항에 있어서, 상기 비정상 패턴(120)은 상기 도전성 라인(130)과 상기 비정상 패턴(120) 사이에 형성된 콘택홀에 의해 상기 도전성 라인(130)으로부터 전기적으로 분리된 것을 특징으로 하는 테스트 패턴.
  8. 제 1 항에 있어서, 상기 도전성 라인(130)에 연결되어 상기 정상 패턴(110)으로 전압을 인가하기 위한 패드(140)를 더 포함하는 것을 특징으로 하는 테스트 패턴.
  9. 기판 상에 정상 패턴을 형성하는 단계;
    상기 정상 패턴 중 어느 하나에 제 1 결함을 형성하여, 비정상 패턴을 형성하는 단계;
    상기 정상 패턴과 비정상 패턴을 비접촉 방식으로 검사하여, 상기 제 1 결함에 대한 제 1 정보를 획득하는 단계;
    상기 정상 패턴을 부분적으로 노출시키는 제 1 콘택홀과, 상기 비정상 패턴을 부분적으로 노출시키는 제 2 콘택홀을 갖는 층간 절연막을 상기 정상 패턴과 상기 비정상 패턴 상에 형성하는 단계;
    상기 제 1 콘택홀만을 매립하는 콘택을 갖는 도전성 라인을 상기 층간 절연막 상에 형성하는 단계; 및
    상기 콘택을 접촉 방식으로 검사하여, 상기 정상 패턴과 상기 도전성 라인 사이에 존재하는 제 2 결함에 대한 제 2 정보를 획득하는 단계를 포함하는 결함 모니터링 방법.
  10. 제 9 항에 있어서, 상기 정상 패턴을 형성하는 단계는
    상기 기판 상에 제 1 패턴들을 평행하게 형성하는 단계;
    상기 제 1 패턴들 사이에 제 2 패턴들을 형성하는 단계; 및
    상기 제 2 패턴들을 접지시키는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  11. 제 10 항에 있어서, 상기 제 2 패턴들을 접지시키는 단계는 상기 제 2 패턴들을 하나의 접지에 연결시키는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  12. 제 10 항에 있어서, 상기 제 2 패턴들을 접지시키는 단계는 상기 제 2 패턴들을 복수개의 접지들에 독립적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  13. 제 9 항에 있어서, 상기 결함을 형성하는 단계는 상기 이웃하는 정상 패턴들 사이에 브릿지를 형성하여 상기 이웃하는 정상 패턴을 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  14. 제 9 항에 있어서, 상기 결함을 형성하는 단계는 상기 정상 패턴을 절단하여 상기 정상 패턴을 전기적으로 분리시키는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  15. 제 9 항에 있어서, 상기 비접촉 검사 방식은 상기 정상 패턴과 상기 비정 상 패턴을 전자빔으로 스캐닝하는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  16. 제 9 항에 있어서, 상기 접촉 검사 방식은 상기 콘택에 프로브를 접촉시키는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  17. 제 9 항에 있어서, 상기 도전성 라인을 통해서 상기 정상 패턴으로 전압을 인가하기 위한 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  18. 제 1 전기적 특성을 갖는 제 1 패턴(310)들;
    상기 제 1 전기적 특성과 다른 제 2 전기적 특성을 갖는 제 2 패턴(320)들;
    상기 제 1 패턴(310)들로부터 연장된 테스트 라인(330)을 포함하는 테스트 패턴.
  19. 제 18 항에 있어서, 상기 제 1 패턴(310)들은 상기 제 2 패턴(320)들 사이에 배열된 것을 특징으로 하는 테스트 패턴.
  20. 제 18 항에 있어서, 상기 테스트 라인(330)은 상기 제 1 패턴(310)들의 폭보다 2배 이상의 폭을 갖는 것을 특징으로 하는 테스트 패턴.
  21. 제 18 항에 있어서, 상기 제 1 패턴(310)은 NMOS 콘택을 포함하고, 상기 제 2 패턴(320)은 PMOS 콘택을 포함하는 것을 특징으로 하는 테스트 패턴.
  22. 제 1 전기적 특성을 갖는 제 1 패턴과, 상기 제 1 전기적 특성과 다른 제 2 전기적 특성을 갖는 제 2 패턴을 기판 상에 형성하는 단계;
    상기 제 1 패턴으로부터 테스트 라인을 연장하는 단계;
    상기 테스트 라인을 비접촉 방식으로 검사하여, 상기 제 1 패턴에 존재하는 결함에 대한 제 1 정보를 획득하는 단계;
    상기 제 1 및 제 2 패턴들을 비접촉 방식으로 검사하여, 상기 제 1 및 제 2 패턴들에 존재하는 모든 결함들에 대한 제 2 정보를 획득하는 단계; 및
    상기 제 2 정보에서 상기 제 1 정보를 배제시켜서, 상기 제 2 패턴에 존재하는 결함에 대한 제 3 정보를 획득하는 단계를 포함하는 결함 모니터링 방법.
  23. 제 22 항에 있어서, 상기 제 1 패턴 및/또는 상기 제 2 패턴에 인위적으로 결함을 형성하는 단계를 더 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  24. 제 22 항에 있어서, 상기 비접촉 검사 방식은 상기 테스트 라인과 상기 제 1 및 제 2 패턴들을 전자빔으로 스캐닝하는 단계를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
  25. 제 22 항에 있어서, 상기 제 1 및 제 2 정보들은 결함들의 수와 결함 밀도를 포함하는 것을 특징으로 하는 결함 모니터링 방법.
KR1020060087559A 2006-09-11 2006-09-11 테스트 패턴 및 이를 이용한 결함 모니터링 방법 KR100761763B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060087559A KR100761763B1 (ko) 2006-09-11 2006-09-11 테스트 패턴 및 이를 이용한 결함 모니터링 방법
US11/852,625 US7705621B2 (en) 2006-09-11 2007-09-10 Test pattern and method of monitoring defects using the same
JP2007235393A JP2008072117A (ja) 2006-09-11 2007-09-11 テストパターン及びこれを用いる欠陥モニタリングの方法
TW096133814A TWI431298B (zh) 2006-09-11 2007-09-11 測試圖案及使用測試圖案監視損壞的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087559A KR100761763B1 (ko) 2006-09-11 2006-09-11 테스트 패턴 및 이를 이용한 결함 모니터링 방법

Publications (1)

Publication Number Publication Date
KR100761763B1 true KR100761763B1 (ko) 2007-09-28

Family

ID=38738702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087559A KR100761763B1 (ko) 2006-09-11 2006-09-11 테스트 패턴 및 이를 이용한 결함 모니터링 방법

Country Status (4)

Country Link
US (1) US7705621B2 (ko)
JP (1) JP2008072117A (ko)
KR (1) KR100761763B1 (ko)
TW (1) TWI431298B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741858B1 (ko) * 2006-05-18 2007-07-24 삼성전자주식회사 반도체 회로의 결함 검사용 모니터링 패턴 및 이를 이용한결함 검사 방법.
US7646207B2 (en) * 2007-09-04 2010-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for measuring a property of interconnections and structure for the same
TWI399554B (zh) * 2009-03-20 2013-06-21 Sun Well Solar Corp 線路短路缺陷線段之檢測及修復方法與檢測及修復裝置
US8877525B1 (en) * 2013-07-25 2014-11-04 International Business Machines Corporation Low cost secure chip identification
US9347862B2 (en) * 2013-08-06 2016-05-24 Kla-Tencor Corp. Setting up a wafer inspection process using programmed defects
KR20200122673A (ko) 2019-04-18 2020-10-28 삼성전자주식회사 패턴 디자인 및 상기 패턴 디자인을 검사하기 위한 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222207A (ja) 2005-02-09 2006-08-24 Renesas Technology Corp 配線パターン及びその検査方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972662B2 (ja) 1997-07-11 1999-11-08 松下電子工業株式会社 半導体装置
US6297644B1 (en) * 1999-03-04 2001-10-02 Advanced Micro Devices, Inc. Multipurpose defect test structure with switchable voltage contrast capability and method of use
JP2002365325A (ja) * 2001-06-11 2002-12-18 Oht Inc 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
JP3955445B2 (ja) 2001-06-11 2007-08-08 株式会社ルネサステクノロジ 半導体装置の検査方法及び試料検査装置
US7198963B2 (en) * 2003-04-16 2007-04-03 Kla-Tencor Technologies Corporation Methodologies for efficient inspection of test structures using electron beam scanning and step and repeat systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222207A (ja) 2005-02-09 2006-08-24 Renesas Technology Corp 配線パターン及びその検査方法

Also Published As

Publication number Publication date
US20080084223A1 (en) 2008-04-10
TW200821605A (en) 2008-05-16
TWI431298B (zh) 2014-03-21
JP2008072117A (ja) 2008-03-27
US7705621B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
KR100761763B1 (ko) 테스트 패턴 및 이를 이용한 결함 모니터링 방법
KR100823695B1 (ko) 집적회로의 허용 공정오차 검사용 테스트 구조물 및 이를이용한 허용 공정오차 검사 방법
US7791070B2 (en) Semiconductor device fault detection system and method
US6949765B2 (en) Padless structure design for easy identification of bridging defects in lines by passive voltage contrast
JP4898139B2 (ja) プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
JP4740557B2 (ja) 欠陥サイズを検出することができる半導体素子のテスト構造及びこれを用いたテスト方法
JP2005210122A (ja) 半導体素子のテストパターン及びこれを用いたテスト方法
US7285860B2 (en) Method and structure for defect monitoring of semiconductor devices using power bus wiring grids
KR100295916B1 (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
JP4750489B2 (ja) 半導体装置の製造方法
JP4300795B2 (ja) 半導体装置及びその検査方法
US20070090852A1 (en) Process for checking the quality of the metallization of a printed circuit
JPH06216207A (ja) ウエーハの検査方法
CN111668191B (zh) 半导体结构及其制造方法与检测短路方法
JP2009105400A (ja) フレキシブルプリント回路基板の製造方法及びその検査方法
JP2006222207A (ja) 配線パターン及びその検査方法
JP3820854B2 (ja) プリント基板
US7306958B2 (en) Composite pattern for monitoring various defects of semiconductor device
JP4306983B2 (ja) コンタクト抵抗検査用素子
KR20100074626A (ko) 레티클의 결함 검출 방법
KR20080040280A (ko) 테그용 패턴 구조물 및 이를 형성하기 위한 방법
US20150293169A1 (en) Method, systems, and devices for inspecting semiconductor devices
KR20080088312A (ko) 퓨즈 불량 검출용 테스트 패턴
JPH02310942A (ja) 半導体装置の製造検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee