JP2008072117A - テストパターン及びこれを用いる欠陥モニタリングの方法 - Google Patents
テストパターン及びこれを用いる欠陥モニタリングの方法 Download PDFInfo
- Publication number
- JP2008072117A JP2008072117A JP2007235393A JP2007235393A JP2008072117A JP 2008072117 A JP2008072117 A JP 2008072117A JP 2007235393 A JP2007235393 A JP 2007235393A JP 2007235393 A JP2007235393 A JP 2007235393A JP 2008072117 A JP2008072117 A JP 2008072117A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- normal
- test
- defect
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Abstract
【課題】 非接触方式と接触方式とを混用して適用可能なテストパターンを提供することにある。また、前記のようなテストパターンを用いて欠陥をモニタリングする方法を提供することにある。
【解決手段】 半導体装置の欠陥を検査する装備の検査条件を設定するに用いられるテストパターン100は、正常パターン110、欠陥を有する非正常パターン120、及び前記正常パターン110と電気的に接続され、前記非正常パターン120からは電気的に分離された導電性ライン130を含む。したがって、一つのテストパターン100に非接触方式と接触方式と両方とも適用することができるようになる。
【選択図】 図1
【解決手段】 半導体装置の欠陥を検査する装備の検査条件を設定するに用いられるテストパターン100は、正常パターン110、欠陥を有する非正常パターン120、及び前記正常パターン110と電気的に接続され、前記非正常パターン120からは電気的に分離された導電性ライン130を含む。したがって、一つのテストパターン100に非接触方式と接触方式と両方とも適用することができるようになる。
【選択図】 図1
Description
本発明は、テストパターン及びこれを用いる欠陥モニタリングの方法にかかわり、より具体的には半導体装置の欠陥を検査する装備の検査条件を設定するに用いられるテストパターン及びこのようなテストパターンを用いて欠陥をモニタリングする方法に関する。
一般的に、半導体装置は、蒸着工程、フォトリソグラフィ工程、イオン注入工程、研磨工程、洗浄工程などを通じて製造される。このような工程を完了した後には、半導体装置にショート、オープンのような多くの欠陥が発生する。前記のような欠陥は半導体装置に致命的な悪影響を与える。したがって、各工程で発生した欠陥を管理するために、欠陥検出装置を用いて欠陥を検出する。
一方、欠陥検出装置が希望する検出能力を有しているか否かを判断するために、テストパターンを用いて欠陥検出装置の検出能力を評価する。このような評価方法は、電子ビームを用いた非接触方式とプローブを用いる接触方式がある。
従来の評価方法についての例が特許文献1、特許文献2、特許文献3などに開示されている。
非接触方式は、テストパターンを電子ビームでスキャニングして、獲得したスキャニングの結果に基づいてテストパターン内の欠陥を検出する方式である。接触方式はテストパターンにプローブを電気的に接触させて、獲得した電気的信号に基づいてテストパターン内の欠陥を検出する方式である。
非接触方式は、テストパターンを電子ビームでスキャニングして、獲得したスキャニングの結果に基づいてテストパターン内の欠陥を検出する方式である。接触方式はテストパターンにプローブを電気的に接触させて、獲得した電気的信号に基づいてテストパターン内の欠陥を検出する方式である。
ここで、欠陥検出装置の検出能力をより正確に判断するために、欠陥を人為的にテスト判断に形成する方法がある。即ち、テストパターン内の特定パターンに欠陥を人為的に形成した後、欠陥検出装置が欠陥を有する非正常パターンを正確に検出したかを通じて欠陥検出装置の検出能力を判断することができる。
非接触方式を用いる場合、スキャニング結果は、正常パターンと非正常パターンとの明度差を通じて人為的な欠陥を正確に検出することができる。しかし、接触方式を用いる場合、プローブは全てのパターンと接触するので、全てのパターンが不良という検出結果が出る。即ち、従来のテストパターンにおいて、正常パターンと非正常パターンとは互いに電気的に接続されていて、接触方式を用いると、全てのパターンに対する過誤判定が出る。結果的に、接触方式を用いる場合、従来のテストパターンには欠陥を人為的に形成することができなかった。したがって、接触方式と非接触方式とによって別途のテストパターンを用いなければならないという問題点がある。
なお、従来の一つのテストパターンに非接触方式と接触方式を全て適用することができないので、パターンとパターンの上部に形成された導電性ラインとの間に存在する欠陥を正確に検出することができなかった。例えば、化学機械的研磨(Chemical Mechanical Polishing:CMP)工程を通じてパターンを形成する場合、パターンの間に微細導電性物質が残留するようになる。したがって、パターンの形成の後、後続工程を行うことができない。結果的に、後続工程を通じてパターン上に導電性ラインを形成した後、導電性ラインを用いてパターンに対する欠陥検出工程を行うことになる。ここで、パターンは、既に導電性ラインで覆われた状態であるので、非接触方式では欠陥を検出することができなく、ただ接触方式のみで欠陥の検出が可能である。しかし、前述したように、従来のテストパターンには接触方式と非接触方式で全て適用することができるので、パターンと導電性ラインとの間に存在する欠陥検出が困難であるという問題もある。
更に、NMOSコンタクトとPMOSコンタクトように電気的特性が互いに異なるパターンが交互的に配列されたパターンにおいて、非接触方式によって電子ビームで2種類のパターンが独立的にスキャニングされるので、各パターンに対する独立的な情報を獲得することができない。その理由は、電子ビームの最小スキャニング幅は約100μmであり、各パターンは約50μm以下の幅を有しているためである。したがって、従来のテストパターンを用いては、互いに異なる電気的な特性を有するパターンを独立的に検査できないという問題がある。
米国特許出願公開第2004/0207414号明細書
特開2002−368049号公報
特開平11−031727号公報
本発明の目的は、非接触方式と接触方式とを混用して適用可能なテストパターンを提供することにある。
また、本発明の目的は、前記のようなテストパターンを用いて欠陥をモニタリングする方法を提供することにある。
また、本発明の目的は、前記のようなテストパターンを用いて欠陥をモニタリングする方法を提供することにある。
本発明によるテストパターンは、正常パターンと、欠陥を有する非正常パターンと、前記正常パターンと電気的に接続され、前記非正常パターンから電気的に分離した導電性ラインと、を含む。
本発明によると、前記正常パターンは、平行に配列され、前記導電性ラインに電気的に接続された第1パターンと、前記第1パターンの間に配列され、接地に接続された第2パターンとを含むことができる。なお、第2パターンは、一つの接地に独立的に接続することができる。また、第1及び第2パターンは、複数個の接地に独立的に接続することができる。
本発明によると、前記欠陥は、前記隣接する第1パターンと第2パターンとを電気的に接続するブリッジであり、前記非正常パターンは前記ブリッジを有する前記第1パターンであってもよい。また、前記欠陥は、前記第2パターンのいずれかに形成された切断部であり、前記非正常パターンは前記切断部を有する前記第2パターンであってもよい。
本発明によると、テストパターンは、前記導電性ラインに接続され、前記正常パターンに電圧を印加するためのパッドを更に含むことができる。
本発明の欠陥モニタリングの方法によると、基板上に正常パターンを形成する。前記正常パターンのいずれかに第1欠陥を形成し、非正常パターンを形成する。前記正常パターンと非正常パターンを非接触方式で検査して、前記第1欠陥に対する第1情報を獲得する。前記正常パターンを部分的に露出させる第1コンタクトホールと、前記非正常パターンを部分的に露出させる第2コンタクトホールを有する層間絶縁膜を前記正常パターンと前記非正常パターン上に形成する。前記第1コンタクトホールのみを埋め立てるコンタクトを有する導電性ラインを前記層間絶縁膜上に形成する。前記コンタクトを接触方式で検査して、前記正常パターンと前記導電性ラインとの間に存在する第2欠陥に対する第2情報を獲得する。
本発明によると、前記非接触検査方式は、前記正常パターンと前記非正常パターンを電子ビームでスキャニングする段階を含むことができる。また、前記接触検査方式は、前記コンタクトにプローブを接触させる段階を含むことができる。
本発明によると、前記導電性ラインを通じて前記正常パターンに電圧を印加するためのパッドを形成する段階を更に含むことができる。
本発明の他の見地によるテストパターンは、第1電気的特性を有する第1パターンと、前記第1電気的特性と異なる第2電気的特性を有する第2パターンと、前記第1パターンから延長されたテストラインと、を含む。
本発明によると、前記第1パターンと前記第2パターンは、交互に配列することができる。
本発明の更に他の見地による欠陥モニタリングの方法によると、以下の段階を含む。第1電気的特性を有する第1パターンと、前記第1電気的特性と異なる第2電気的特性を有する第2パターンを基板上に形成する。前記第1パターンからテストラインを延長する。前記テストラインを非接触方式で検査して、前記第1パターンに存在する欠陥に対する第1情報を獲得する。前記第1及び第2パターンを非接触方式で検査して、前記第1及び第2パターンに存在する全ての欠陥に対する第2情報を獲得する。前記第2情報から前記第1情報を除いて、前記第2パターンに存在する欠陥に対する第3情報を獲得する。
本発明によると、前記第1パターンまたは前記第2パターンに人為的に欠陥を形成する段階をさらに含むことができる。
本発明によると、欠陥を有する非正常パターンが導電性ラインから電気的に分離しているので、接触検査の方式の過誤を防止することができる。特に、パターンである下部層は、非接触方式で検査し、導電性ラインである上部層は接触方式で検査するようになるので、上下部の間に存在する欠陥を正確に探知することができる。なお、互いに異なる電気的特性を有する交互型パターンを非接触の方式で正確に検査することができるようになる。
以下、図面を参照して本発明の望ましい実施例を詳細に説明する。
(第1実施例)
図1は、本発明の第1実施例によるテストパターンを示す平面図であり、図2は、図1のII−II’に沿って見た断面図である。
図1及び図2を参照すると、本実施例によるテストパターン100は、正常パターン110、非正常パターン120、第1導電性ライン130、パッド140、及び接地150を含む。
図1は、本発明の第1実施例によるテストパターンを示す平面図であり、図2は、図1のII−II’に沿って見た断面図である。
図1及び図2を参照すると、本実施例によるテストパターン100は、正常パターン110、非正常パターン120、第1導電性ライン130、パッド140、及び接地150を含む。
正常パターン110は、半導体基板160上に形成された第1パターン112及び第2パターン114を含む。第1パターン112は、平行に等間隔に配列されたライン形状を有する。第2パターン114は、平行に等間隔に配列されかつライン形状に第1パターン112の間に配置される。即ち、第1パターン112と第2パターン114は交互に配列される。
非正常パターン120は、第1パターン112のいずれかである。本実施例で、欠陥を第1パターン112のいずれに人為的に形成して正常である第1パターン112を非正常パターン120に転換させる。本実施例で、欠陥は非正常パターン120と隣接する第2パターン114を電気的に接続させるブリッジ122である。即ち、ブリッジ122を媒介として第2パターン114と非正常パターン120が短絡されている。他の方案として、ブリッジ122は、第2パターン114に形成されることもできる。
第1導電性ライン130は、正常パターン110と非正常パターン120の一端部上に形成される。第1導電性ライン130は、コンタクト132を媒介に第1パターン112の一端部と電気的に接続される。反面、第1導電性ライン130と非正常パターン120との間には非コンタクト132が存在しない。即ち、第1導電性ライン130と非正常パターン120との間には、非コンタクト部124が形成され、第1導電性ライン130と非正常パターン120とを電気的に分離させる。本実施例で、非コンタクト部124は、コンタクト132を除去して形成されたコンタクトホールである。コンタクトホールは、正常パターン110と第1導電性ライン130との間に形成された層間絶縁膜170に形成することができる。ここで、コンタクト132には、接触方式検査において用いられるプローブ(図示せず)が接触するようになる。
第2パターン114の他端部は、一つの接地150に接続される。したがって、第2パターン114にブリッジ122を媒介に接続された非正常パターン120も接地150に接続される。
付加的に、第2導電性ライン134が接地150の上部に形成される。第2導電性ライン134は、コンタクト136を媒介に接地150に電気的に接続される。
第1及び第2導電性ライン(130、134)は、パッド140にそれぞれ接続される。パッド140は、第1導電性ライン及び第2導電性ライン(130、134)を通じて正常パターン110に電圧を印加するために用いられる。
図3は、図1のテストパターンを用いて欠陥をモニタリングする方法を順次に示したフローチャートである。
図1ないし図3を参照すると、段階S410で、第1パターン112と第2パターン114とを含む正常パターン110を半導体基板160上に形成する。ここで、第1パターン及び第2パターン(112,114)は、金属のような導電性物質を含むことができる。また、第2パターン114を接地150に接続させる。
図1ないし図3を参照すると、段階S410で、第1パターン112と第2パターン114とを含む正常パターン110を半導体基板160上に形成する。ここで、第1パターン及び第2パターン(112,114)は、金属のような導電性物質を含むことができる。また、第2パターン114を接地150に接続させる。
段階S420において、第1欠陥を正常パターン110、具体的に第1パターン112に人為的に形成し、正常の第1パターン112を非正常パターン120に転換させる。本実施例では、第1欠陥として隣接する第1パターン112と第2パターン114との間にブリッジ122を形成して、非正常パターン120を人為的に形成する。したがって、第2パターン114と非正常パターン120をブリッジ122を通じて電気的に接続されたショート状態である。
段階S430において、正常パターン110と非正常パターン120を非接触方式で検査して、ブリッジ122に対する第1情報を獲得する。具体的に、正常パターン110に電圧を印加した状態にて、電子ビームで正常パターン110と非正常パターン120をスキャニングして、正常パターン110と非正常パターン120に対するイメージを獲得する。ここで、第1パターン112は、接地150に接続されていない反面、第2パターン114と非正常パターン120は接地150に接続されている。したがって、イメージ上には第1パターン112は暗く表示され、第2パターン114と非正常パターン120は明るく表示される。このようなイメージを通じて第1パターン112の一つである非正常パターン120にブリッジ122である欠陥が発生したことを認識することができる。
段階S440において、層間絶縁膜170を正常パターン110上に形成する。ここで、層間絶縁膜170は、正常パターン110と非正常パターン120を部分的に露出させるコンタクトホール124を有する。具体的に、フォトレジストパターン(図示せず)を層間絶縁膜170上に形成する。フォトレジストパターンをエッチングマスクに用いて層間絶縁膜170をエッチングすることで、正常パターン110と非正常パターン120を部分的に露出させるコンタクトホール124を形成する。
段階S450において、金属層(図示せず)を層間絶縁膜170上に形成し、コンタクトホール124を金属層で埋め立てる。金属層をパターニングして、コンタクトホール124を埋め立てるコンタクト132、及び層間絶縁膜170上に位置する第1導電性ライン及び第2導電性ライン(130、134)を形成する。その後、非正常パターン120上に位置するコンタクト132のみを除去して、非正常パターン120と第1導電性ライン130とを電気的に分離させる。他の方案として、金属層の形成のとき、非正常パターン120を露出させるコンタクトホール124のみ金属層で埋め立てられないようにすることもできる。
段階S460において、第1導電性ライン130を接触方式で検査して、正常パターン110と第1導電性ライン130との間に位置する第2欠陥に対する第2情報を獲得する。具体的に、パッド140を通じて第1導電性ライン及び第2導電性ライン(130、134)に電圧を印加する。その後、プローブ(図示せず)を各コンタクト132に接触して、正常パターン110と非正常パターン120からの電気的信号を受信する。
ここで、非正常パターン120は、第1導電性ライン130に電気的に接続されていない状態であるので、非正常パターン120からの電気的信号は受信されない。即ち、接触方式による欠陥モニタリングのとき、ブリッジ122によって正常パターン110が非正常に判断されないようになる。一方、第1欠陥を除いた他の欠陥が正常パターン110に存在しないと、受信した電気的信号は正常パターン110が全て正常であることを示す。反面、受信した電気的信号が正常的信号と異なると、正常パターン110と第1導電性ライン130との間に第2欠陥が発生したことを認識することができる。
本実施例によると、人為的欠陥を有する非正常パターンが導電性ラインから電気的に分離する。したがって、接触方式を適用して欠陥モニタリングをした結果が正確に導出される。結果的に、一つのテストパターンに非接触方式と接触方式とを全て適用して欠陥をモニタリングすることができる。
(第2実施例)
図4は、本発明の第2実施例によるテストパターンを示す平面図である。
本実施例によるテストパターンは、欠陥を除いては実施例1のテストパターンと実質的に同一の構成要素を含む。したがって、同一の構成要素は、同一の参照符号で示し、また同一の構成要素に対する説明は省略する。
図4は、本発明の第2実施例によるテストパターンを示す平面図である。
本実施例によるテストパターンは、欠陥を除いては実施例1のテストパターンと実質的に同一の構成要素を含む。したがって、同一の構成要素は、同一の参照符号で示し、また同一の構成要素に対する説明は省略する。
図4を参照すると、本実施例によるテストパターン100aの非正常パターン120aは欠陥として切断部122aを有する。切断部122aは正常パターン110の第1パターン112に形成され、第1パターン112を電気的に分離された二つの部分に分けるようになる。したがって、このような非正常パターン120aを通じては電流が流れない。または、切断部122aは、第2パターン114に形成することもできる。
また、接触方式による欠陥モニタリングのとき、非正常パターン120aへの電流供給を遮断するために、非正常パターン120aは、第1導電性ライン130から電気的に分離される。
ここで、前記のようなテストパターン100aを用いて欠陥をモニタリングする方法は、実施例1で説明した方法と実質的に同一であるので、反復する説明は略する。
(第3実施例)
図5は、本発明の第3実施例によるテストパターンを示す平面図である。
図5を参照すると、本実施例によるテストパターン200は、正常パターン210、非正常パターン220、導電性ライン230、第1接地ないし第3接地(252、254、256)、及びパッド240を含む。
図5は、本発明の第3実施例によるテストパターンを示す平面図である。
図5を参照すると、本実施例によるテストパターン200は、正常パターン210、非正常パターン220、導電性ライン230、第1接地ないし第3接地(252、254、256)、及びパッド240を含む。
正常パターン210は、第1パターン212、第2パターン214、及び第3パターン216を含む。第1パターン212、第2パターン214、及び第3パターン216は、互いに平行に配列されたライン形状を有する。特に、第1パターンないし第3パターン(212、214、216)それぞれは、直接接続されず、複数のコンタクト236を媒介に接続されたライン形状を有する。また、第1パターン212、第2パターン214、及び第3パターン216の一端部はどれも接地されている。
特に、第1パターン212は、第1接地252に接続され、第2パターン214は、第2接地254に接続され、第3パターン216は、第3接地256に接続される。即ち、第1パターンないし第3パターン(212、214、216)は、第1接地ないし第3接地(252、254、256)に独立的に接続される。
第2パターン214の間に位置したコンタクト236を除去して、第2パターン214と電気的に分離した非正常パターン220が形成される。
パッド240に接続された導電性ライン230は、正常パターン210と非正常パターン220の端部上に形成される。導電性ライン230は、コンタクト232を媒介に正常パターン210の一端部と電気的に接続される。反面、導電性ライン230と非正常パターン220との間にはコンタクト232が存在しないので、導電性ライン230と非正常パターン220とは電気的に分離した状態である。
パッド240に接続された導電性ライン230は、正常パターン210と非正常パターン220の端部上に形成される。導電性ライン230は、コンタクト232を媒介に正常パターン210の一端部と電気的に接続される。反面、導電性ライン230と非正常パターン220との間にはコンタクト232が存在しないので、導電性ライン230と非正常パターン220とは電気的に分離した状態である。
前記のようなテストパターン200を用いて欠陥をモニタリングする方法は、実施例1で説明した方法と実質的に同一であるので、反復する説明は略する。
(第4実施例)
図6は、本発明の第4実施例によるテストパターンを示す平面図である。
本実施例によるテストパターンは、正常パターンと接地を除いては実施例3のテストパターンと実質的に同一の構成要素を含む。したがって、同一の構成要素は同一の参照符号を示し、なお同一の構成要素に対する説明は省略する。
図6は、本発明の第4実施例によるテストパターンを示す平面図である。
本実施例によるテストパターンは、正常パターンと接地を除いては実施例3のテストパターンと実質的に同一の構成要素を含む。したがって、同一の構成要素は同一の参照符号を示し、なお同一の構成要素に対する説明は省略する。
図6を参照すると、本実施例によるテストパターン200aは、正常パターン210a、非正常パターン220a、導電性ライン230a、第1接地ないし第4接地(252a、254a、256a、258a)、及びパッド240aを含む。
正常パターン210aは、平行に配列されたラインで構成される構造を有する。第1接地及び第3接地(252a、256a)は、正常パターン210aの一端部に配置され、第2接地及び第4接地(254a、258a)は、正常パターン210aの他端部に配置される。正常パターン210aの奇数番目のラインは第1接地及び第3接地(252a、256a)それぞれに接続される。反面、正常パターン210aの偶数番目のラインは第2接地及び第4接地(254a、258a)にそれぞれ接続される。
四番目のライン上のコンタクト224aを除去することによって非正常パターン220aが形成される。したがって、非正常パターン220aは、第2接地254aに接続される。しかし、非正常パターン220aと第2接地254aとの間のコンタクト224aが除去され、非正常パターン220aと第2接地254aは電気的に分離された状態である。
前記のようなテストパターン200aを用いて欠陥をモニタリングする方法は、実施例1で説明した方法と実質的に同一であるので、反復する説明は省略する。
(第5実施例)
図7は、本発明の第5実施例によるテストパターンを示す平面図である。
図7を参照すると、本実施例によるテストパターン200bは、正常パターン210b、非正常パターン220b、導電性ライン230b、第1接地ないし第3接地(252b、254b、256b)、及びパッド240bを含む。
図7は、本発明の第5実施例によるテストパターンを示す平面図である。
図7を参照すると、本実施例によるテストパターン200bは、正常パターン210b、非正常パターン220b、導電性ライン230b、第1接地ないし第3接地(252b、254b、256b)、及びパッド240bを含む。
正常パターン210bは、第1パターン212b、第2パターン214b、及び第3パターン216bを含む。第1パターン212b、第2パターン214b、及び第3パターン216bは、互いに平行に配列されたラインの形状を有する。また、第1パターン212b、第2パターン214b、及び第3パターン216bの一端部は全て接地されている。
特に、第1パターン212bは、第1接地252bに接続され、第2パターン214bは、第2接地254bに接続され、第3パターン216bは第3接地256bに接続される。即ち、第1パターンないし第3パターン(212b、214b、216b)は第1接地ないし第3接地(252b、254b、256b)に独立的に接続される。
第2パターン214bの間の部分に切断部222bが形成され、オープンされた非正常パターン220bが形成される。即ち、非正常パターン220bは、第2接地254bに接続されない。
パッド240bに接続された導電性ライン230bは、正常パターン210bと非正常パターン220bの端部上に形成される。導電性ライン230bは、コンタクト232bを媒介に正常パターン210bの一端部と電気的に接続される。反面、導電性ライン230bと非正常パターン220bとの間にはコンタクト232bが存在しないので、導電性ライン230bと非正常パターン220bとは電気的に分離された状態である。
前記のようなテストパターン200bを用いて欠陥をモニタリングする方法は、実施例1で説明した方法と実質的に同一であるので、反復する説明は省略する。
(第6実施例)
図8は、本発明の第6実施例によるテストパターンを示す平面図である。
本実施例によるテストパターンは、正常パターンと接地を除いては実施例5のテストパターンと実質的に同一の構成要素を含む。したがって、同一の構成要素は同一の参照符号で示し、なお同一の構成要素に対しての説明は省略する。
図8は、本発明の第6実施例によるテストパターンを示す平面図である。
本実施例によるテストパターンは、正常パターンと接地を除いては実施例5のテストパターンと実質的に同一の構成要素を含む。したがって、同一の構成要素は同一の参照符号で示し、なお同一の構成要素に対しての説明は省略する。
図8を参照すると、本実施例によるテストパターン200cは、正常パターン210c、非正常パターン220c、導電性ライン230c、第1接地ないし第4接地(252c、254c、256c、258c)、及びパッド240cを含む。
正常パターン210cは、平行に配列されたラインで構成された構造を有する。第1接地及び第3接地(252c、256c)は、正常パターン210cの一端部に配置され、第2接地及び第4接地(254c、258c)は、正常パターン210cの他端部に配置される。正常パターン210cの奇数番目のラインは、第1接地及び第3接地(252c、256c)のそれぞれに接続される。反面、正常パターン210cの偶数番目のラインは第2接地及び第4接地(254c、258c)にそれぞれ接続される。
正常パターン210cの四番目のラインに切断部222cが形成されることによって非正常パターン220cが形成される。したがって、非正常パターン220cは、第2接地254cに接続される。しかし、非正常パターン220cと第2接地254cとの間のコンタクト232cが除去され、非正常パターン220cと第2接地254cとは電気的に分離された状態である。
前記のようなテストパターン200cを用いて欠陥をモニタリングする方法は、実施例1で説明した方法と実質的に同一であるので、反復する説明は略する。
(第7実施例)
図9は、本発明の第7実施例によるテストパターンを示す平面図である。
図7を参照すると、本実施例によるテストパターン300は、第1パターン310、第2パターン320、テストライン330、及び接地360を含む。
図9は、本発明の第7実施例によるテストパターンを示す平面図である。
図7を参照すると、本実施例によるテストパターン300は、第1パターン310、第2パターン320、テストライン330、及び接地360を含む。
第1パターン310は、第1電気的特性を有する。反面、第2パターン320は、第1電気的特性と異なる第2電気的特性を有する。例えば、第1パターン310は、NMOSコンタクトであってもよく、第2パターン320は、PMOSコンタクトであってもよい。特に、第1パターン及び第2パターン(310、320)は、交互的に平行に配列される。また、第1パターン及び第2パターン(310、320)は接地360に接続される。
ここで、交互的に接続された第1パターン及び第2パターン(310、320)を電子ビームで独立的にスキャニングすることができない。その理由は、電子ビームの最小幅より第1パターン及び第2パターン(310、320)の幅が狭いためである。即ち、互いに異なる電気低特性を有する第1パターン及び第2パターン(310、320)に対する独立的な欠陥情報を獲得することができないのである。
しかし、本実施例によると、第1パターン310のみの欠陥モニタリングのために、テストライン330が第1パターン310から接地360の反対側の方向に向って伸びる。ここで、テストライン330の幅が狭すぎると、電子ブームでスキャニングして獲得したイメージにテストライン330そのものの欠陥が検出されるおそれがある。このようなテストライン330そのものの欠陥を排除させるために、テストライン330は、第1パターン310のデザインルールの2倍以上の幅を有することが望ましい。
したがって、テストライン330を覆う第1領域340が1次スキャニング領域になり、第1パターン及び第2パターン(310、320)を覆う第2領域350が2次スキャニング領域になる。
図10は、図9のテストパターンを用いて欠陥をモニタリングする方法を順次に示すフローチャートである。
図10は、図9のテストパターンを用いて欠陥をモニタリングする方法を順次に示すフローチャートである。
図9及び図10を参照すると、段階S510において、第1パターン310と第2パターン320を半導体基板(図示せず)上に形成する。ここで、第1パターン310は、第1電気的特性を有するNMOSコンタクトであってもよく、第2パターン320は第1電気的特性と異なる第2電気的特性を有するPMOSコンタクトであってもよい。特に、第1パターン及び第2パターン(310、320)は交互に平行に配列される。
段階S520において、ブリッジ、切断部などのような欠陥を第1パターン310に人為的に形成する。あるいは、欠陥を第2パターン320に形成してもよい。このような人為的な欠陥の形成は必須のことではないので、本実施例の方法から略してもよい。
段階S530において、テストライン330を第1パターン310から延長させる。ここで、テストライン330の狭い幅によってテストライン330そのものの欠陥が検出されることを防止するために、テストライン330は第1パターン310のデザインルールの2倍以上の幅を有することが望ましい。
段階S540において、テストライン330のみを1次スキャニングし、第1イメージを獲得する。具体的に、テストライン330を覆う第1領域340を電子ビームによってスキャニングして、第1イメージを獲得する。ここで、テストライン330は、第1パターン310にのみ接続されているので、獲得した第1イメージは第1パターン310に存在する欠陥に対する情報、例えば、欠陥の数、欠陥密度などを含む。
段階S550において、第1パターン及び第2パターン(310、320)を2次スキャニングして、第2イメージを獲得する。具体的に、第1パターン及び第2パターン(310、320)を覆う第2領域350を電子ビームでスキャニングして、第2イメージを獲得する。ここで、第2領域350は第1パターン及び第2パターン(310、320)を覆っているので、獲得したイメージは第2パターン320のみならず、第1パターン310に存在する全ての欠陥に対する情報を含む。
段階S560において、第2情報で第1情報を排除させ、第3情報を獲得する。第3情報には第1パターン310に存在する欠陥に対する第1情報が排除されているので、第3情報はただ第2パターン320に存在する欠陥に対する情報のみが含まれるようになる。
したがって、テストライン330を用いた2次にかけたスキャニングを通じて互いに異なる電気的特性を有する第1パターン及び第2パターン(310、320)に対する欠陥モニタリングが正確に行われることが可能である。
(発明の効果)
前述したように本発明によると、欠陥を有する非正常パターンが導電性ラインから電気的に分離されているので、接触検査方式の過誤が防止される。特に、パターンである下部層は、非接触方式で検査し導電性ラインである上部層は、接触方式で検査するので、上下部層の間に存在する欠陥を正確に探知することもできる。結果的に、一つのテストパターンに非接触方式と接触方式とを両方とも適用することが可能になる。なお、互いに異なる電気的特性を有する交互型パターンを非接触方式で正確に検査することができるようになる。
前述したように本発明によると、欠陥を有する非正常パターンが導電性ラインから電気的に分離されているので、接触検査方式の過誤が防止される。特に、パターンである下部層は、非接触方式で検査し導電性ラインである上部層は、接触方式で検査するので、上下部層の間に存在する欠陥を正確に探知することもできる。結果的に、一つのテストパターンに非接触方式と接触方式とを両方とも適用することが可能になる。なお、互いに異なる電気的特性を有する交互型パターンを非接触方式で正確に検査することができるようになる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
110:正常パターン、120:非正常パターン、122:欠陥、124:非コンタクト部、130:導電性ライン、140:パッド、150:接地
Claims (25)
- 正常パターンと、
欠陥を有する非正常パターンと、
前記正常パターンと電気的に接続され、前記非正常パターンから電気的に分離された導電性ラインと、を備えることを特徴とするテストパターン。 - 前記正常パターンは、
平行に配列され、前記導電性ラインに電気的に接続された第1パターンと、
前記第1パターンの間に配列された第2パターンと、を有することを特徴とする請求項1に記載のテストパターン。 - 前記第2パターンに接続された接地を更に含むことを特徴とする請求項2に記載のテストパターン。
- 前記第1パターンと前記第2パターンに独立的に接続された複数の接地を更に含むことを特徴とする請求項2に記載のテストパターン。
- 前記欠陥は、前記隣接する第1パターンと第2パターンとを電気的に接続するブリッジであり、前記非正常パターンは前記ブリッジを有する前記第1パターンであることを特徴とする請求項2に記載のテストパターン。
- 前記欠陥は、前記第2パターンのいずれかに形成された切断部であり、前記非正常パターンは前記切断部を有する前記第2パターンであることを特徴とする請求項2に記載のテストパターン。
- 前記非正常パターンは、前記導電性ラインと前記非正常パターンとの間に形成されたコンタクトホールによって前記導電性ラインから電気的に分離することを特徴とする請求項1に記載のテストパターン。
- 前記導電性ラインに接続され、前記正常パターンに電圧を印加するためのパッドを更に含むことを特徴とする請求項1に記載のテストパターン。
- 基板上に正常パターンを形成する段階と、
前記正常パターンのいずれかに第1欠陥を形成し、非正常パターンを形成する段階と、
前記正常パターンと非正常パターンを非接触方式で検査して、前記第1欠陥に対する第1情報を獲得する段階と、
前記正常パターンを部分的に露出させる第1コンタクトホールと、前記非正常パターンを部分的に露出させる第2コンタクトホールを有する層間絶縁膜を前記正常パターンと前記非正常パターン上に形成する段階と、
前記第1コンタクトホールのみを埋め立てるコンタクトを有する導電性ラインを前記層間絶縁膜上に形成する段階と、
前記コンタクトを接触方式で検査して、前記正常パターンと前記導電性ラインとの間に存在する第2欠陥に対する第2情報を獲得する段階と、を含むことを特徴とする欠陥モニタリングの方法。 - 前記正常パターンを形成する段階は、
前記基板上に第1パターンを平行に形成する段階と、
前記第1パターンの間に第2パターンを形成する段階と、
前記第2パターンを接地させる段階と、を含むことを特徴とする請求項9に記載のモニタリング方法。 - 前記第2パターンを接地させる段階は、前記第2パターンを一つの接地に接続させる段階を含むことを特徴とする請求項10に記載の欠陥モニタリングの方法。
- 前記第2パターンを接地させる段階は、前記第2パターンを複数の接地に独立的に接続させる段階を含むことを特徴とする請求項10に記載の欠陥モニタリングの方法。
- 前記欠陥を形成する段階は、前記隣接する正常パターンの間にブリッジを形成して前記隣接する正常パターンを電気的に接続させる段階と、を含むことを特徴とする請求項9に記載の欠陥モニタリングの方法。
- 前記欠陥を形成する段階は、前記正常パターンを切断して前記正常パターンを電気的に分離させる段階を含むことを特徴とする請求項9に記載の欠陥モニタリングの方法。
- 前記非接触検査方式は、前記正常パターンと前記非正常パターンを電子ビームでスキャニングする段階を含むことを特徴とする請求項9に記載の欠陥モニタリングの方法。
- 前記接触検査方式は、前記コンタクトにプローブを接触させる段階を含むことを特徴とする請求項9に記載の欠陥モニタリングの方法。
- 前記導電性ラインを通じて前記正常パターンに電圧を印加するためのパッドを形成する段階を更に含むことを特徴とする請求項9に記載の欠陥モニタリングの方法。
- 第1電気的特性を有する第1パターンと、
前記第1電気的特性と異なる第2電気的特性を有する第2パターンと、
前記第1パターンから延長されたテストラインと、を有することを特徴とするテストパターン。 - 前記第1パターンと前記第2パターンは、交互に配列されることを特徴とする請求項18に記載のテストパターン。
- 前記テストラインは、前記第1パターンのデザインルールの2倍以上の幅を有することを特徴とする請求項18に記載のテストパターン。
- 前記第1パターンはNMOSコンタクトを含み、前記第2パターンはPMOSコンタクトを含むことを特徴とする請求項18に記載のテストパターン。
- 第1電気的特性を有する第1パターンと、前記第1電気的特性と異なる第2電気的特性を有する第2パターンを基板上に形成する段階と、
前記第1パターンからテストラインを延長する段階と、
前記テストラインを非接触方式で検査して、前記第1パターンに存在する欠陥に対する第1情報を獲得する段階と、
前記第1及び第2パターンを非接触方式で検査して、前記第1及び第2パターンに存在する全ての欠陥に対する第2情報を獲得する段階と、
前記第2情報から前記第1情報を除いて、前記第2パターンに存在する欠陥に対する第3情報を獲得する段階、を含むことを特徴とする欠陥モニタリングの方法。 - 前記第1パターンまたは前記第2パターンに人為的に欠陥を形成する段階を含むことを特徴とする請求項22に記載の欠陥モニタリングの方法。
- 前記非接触検査方式は、前記テストラインと前記第1及び第2パターンを電子ビームでスキャニングする段階を含むことを特徴とする請求項22に記載の欠陥モニタリングの方法。
- 前記第1及び第2情報は、欠陥の数と欠陥密度を含むことを特徴とする請求項22に記載の欠陥モニタリングの方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060087559A KR100761763B1 (ko) | 2006-09-11 | 2006-09-11 | 테스트 패턴 및 이를 이용한 결함 모니터링 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008072117A true JP2008072117A (ja) | 2008-03-27 |
Family
ID=38738702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007235393A Pending JP2008072117A (ja) | 2006-09-11 | 2007-09-11 | テストパターン及びこれを用いる欠陥モニタリングの方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7705621B2 (ja) |
JP (1) | JP2008072117A (ja) |
KR (1) | KR100761763B1 (ja) |
TW (1) | TWI431298B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100741858B1 (ko) * | 2006-05-18 | 2007-07-24 | 삼성전자주식회사 | 반도체 회로의 결함 검사용 모니터링 패턴 및 이를 이용한결함 검사 방법. |
US7646207B2 (en) * | 2007-09-04 | 2010-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for measuring a property of interconnections and structure for the same |
TWI399554B (zh) * | 2009-03-20 | 2013-06-21 | Sun Well Solar Corp | 線路短路缺陷線段之檢測及修復方法與檢測及修復裝置 |
US8877525B1 (en) * | 2013-07-25 | 2014-11-04 | International Business Machines Corporation | Low cost secure chip identification |
US9347862B2 (en) * | 2013-08-06 | 2016-05-24 | Kla-Tencor Corp. | Setting up a wafer inspection process using programmed defects |
KR20200122673A (ko) | 2019-04-18 | 2020-10-28 | 삼성전자주식회사 | 패턴 디자인 및 상기 패턴 디자인을 검사하기 위한 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2972662B2 (ja) | 1997-07-11 | 1999-11-08 | 松下電子工業株式会社 | 半導体装置 |
US6297644B1 (en) * | 1999-03-04 | 2001-10-02 | Advanced Micro Devices, Inc. | Multipurpose defect test structure with switchable voltage contrast capability and method of use |
JP2002365325A (ja) * | 2001-06-11 | 2002-12-18 | Oht Inc | 回路パターン検査装置並びに回路パターン検査方法及び記録媒体 |
JP3955445B2 (ja) | 2001-06-11 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体装置の検査方法及び試料検査装置 |
US7198963B2 (en) * | 2003-04-16 | 2007-04-03 | Kla-Tencor Technologies Corporation | Methodologies for efficient inspection of test structures using electron beam scanning and step and repeat systems |
JP2006222207A (ja) | 2005-02-09 | 2006-08-24 | Renesas Technology Corp | 配線パターン及びその検査方法 |
-
2006
- 2006-09-11 KR KR1020060087559A patent/KR100761763B1/ko not_active IP Right Cessation
-
2007
- 2007-09-10 US US11/852,625 patent/US7705621B2/en not_active Expired - Fee Related
- 2007-09-11 TW TW096133814A patent/TWI431298B/zh not_active IP Right Cessation
- 2007-09-11 JP JP2007235393A patent/JP2008072117A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20080084223A1 (en) | 2008-04-10 |
TW200821605A (en) | 2008-05-16 |
KR100761763B1 (ko) | 2007-09-28 |
TWI431298B (zh) | 2014-03-21 |
US7705621B2 (en) | 2010-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7642106B2 (en) | Methods for identifying an allowable process margin for integrated circuits | |
JP2008072117A (ja) | テストパターン及びこれを用いる欠陥モニタリングの方法 | |
US6949765B2 (en) | Padless structure design for easy identification of bridging defects in lines by passive voltage contrast | |
JP4740557B2 (ja) | 欠陥サイズを検出することができる半導体素子のテスト構造及びこれを用いたテスト方法 | |
JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
JP4750489B2 (ja) | 半導体装置の製造方法 | |
JP2008244254A (ja) | 半導体装置とその製造方法、及び分割露光用マスク | |
KR20000026196A (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
JP2009105400A (ja) | フレキシブルプリント回路基板の製造方法及びその検査方法 | |
CN111668191B (zh) | 半导体结构及其制造方法与检测短路方法 | |
JP2006222207A (ja) | 配線パターン及びその検査方法 | |
US7538345B2 (en) | Inspection method of contact failure of semiconductor device and semiconductor device to which inspection method is applied | |
JP4087289B2 (ja) | 半導体装置およびその検査方法 | |
JP4306983B2 (ja) | コンタクト抵抗検査用素子 | |
JP2004095961A (ja) | 半導体装置及びその検査方法 | |
KR101010671B1 (ko) | 프로브와 프로브의 제조 방법 | |
KR100807044B1 (ko) | 반도체 장치 제조 공정 검사 방법 | |
KR20080040280A (ko) | 테그용 패턴 구조물 및 이를 형성하기 위한 방법 | |
JP4441915B2 (ja) | 素子の製造方法 | |
JP2006165222A (ja) | 配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置 | |
JP2005064360A (ja) | 半導体評価装置及び評価方法 | |
KR20110112725A (ko) | 면적 비교를 이용한 콘택홀 크기 검사방법 | |
JP2007036155A (ja) | 開口不良の評価方法及び半導体装置の製造方法 | |
KR20090068662A (ko) | 반도체 소자의 테스트 패턴 및 이의 형성 방법 |