JP2007299885A - 半導体装置及びその検査方法 - Google Patents

Abstract

【課題】短絡不良の有無や、耐短絡、耐断線及び耐導通不良寸法マージンの検査を行うことが可能な半導体装置及びその検査方法を提供すること。
【解決手段】接地電位にある配線１６２_１、１６２_２、１６２_３とフローティング電位にある配線１６１_１、１６１_２、１６１_３とを有する２つ以上のＴＥＧからなるＴＥＧ群を備えた半導体装置は、それぞれのＴＥＧにおいては配線の線幅及び間隔を同一とし、異なるＴＥＧ間では配線の線幅と間隔のうちのいずれか一方が互いに異なる。この半導体装置は、それぞれのＴＥＧに電子線を照射し、ＴＥＧから二次電子を放出させ、放出された二次電子の量に基づいて、電位コントラスト法により、ＴＥＧにおける配線不良部位の有無を検出する。
【選択図】図１

Description

本発明は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、フラッシュ・メモリ、ロジックＬＳＩ等の各種のＳｉ ＬＳＩに関し、特に、これらＳｉ ＬＳＩにおいて発生する配線幅やコンタクト径の寸法不良に起因する電気的導通不良、短絡不良を高い感度と短い検査時間で検出することが可能な半導体装置及びその検査方法に関する。

従来から、半導体装置の配線に生じる電気的不良を検出するための種々の提案がなされている。その一例が特許文献１に記載された電位コントラスト法であり、これを第８図により説明する。図８において、半導体装置は基板上にＸ方向に延びる複数本の配線１ａ〜１ｋ、２ａ〜２ｋが互いに平行にＹ方向に配列された構造を有している。図に示すように、これらの交互に並ぶ配線のうち、第１の組の配線１ａ〜１ｋと第２の組の配線２ａ〜２ｋとはＸ方向において異なる位置に配置され、すなわち、第２の組の配線２ａ〜２ｋの方が図で下側に突き出し、その突き出した端部どおしが所定の電位が与えられた給電用の一本の配線３に接続される。一方、第１の組の配線１ａ〜１ｋはそれぞれフローティング電位にある。

こうした構造の半導体装置に対して電子ビームを照射しながら、半導体装置と電子ビームを相対的にＹ方向に移動させて半導体装置をスキャンさせると、電気的不良が生じていないときには、第２の組の配線２ａ〜２ｋの電位は予め与えられた所定の電位に固定されていて変化しない。一方、フローティング状態の第１の組の配線１ａ〜１ｋの電位は、「照射で得た電子量」−「放出された2次電子量」に相当する分だけ変動するため、第１の組の配線１ａ〜１ｋから放出される二次電子の量は第２の組の配線２ａ〜２ｋから放出される電子の量とは相違する。したがって、こうした放出二次電子量の変化（すなわち差）を検出することにより、フローティング電位にある配線を固定電位にある配線と分離抽出することができる。これを電位コントラスト法（ＶＣ法）と呼ぶ。

そこで、フローティング電位にある第１の組の配線のうちの一つの配線、例えば配線１ｄが、その隣接する固定電位にある配線２ｃと短絡すると、そのフローティング電位の配線１ｄの電位は固定電位となる。したがって、上記のように電子ビームでスキャンすると、配線１ｄから放出される二次電子の量は、配線１ｄを挟む固定電位の配線２ｃ、２ｄからの放出二次電子量と同じになる。これにより、配線１ｄを他のフローティング電位にある配線とは分離抽出することができ、どの配線が隣接の配線と短絡したかを検出することができる。
特開平１１−２７０６６号公報

しかし、図８により説明した従来の電気的不良検出方法は、短絡不良を検出するのには効果的であるが、短絡がどの程度の線間スペースから発生し易くなるか等の構造上の寸法マージンを知ることはできない。

本発明は上記の課題に鑑みて提案されたものであって、本発明の目的は、短絡不良の有無の検出ばかりでなく、耐短絡の寸法マージン、耐断線寸法マージン、耐導通不良マージン等の各種の検査を行うことが可能な構造を有する半導体装置及びその検査方法を提供することにある。

上記の目的を達成するために、請求項１の発明に係る半導体装置は、
接地電位にある配線とフローティング電位にある配線とを有する２つ以上のＴＥＧからなるＴＥＧ群を備えた半導体装置であって、
それぞれの前記ＴＥＧにおいては前記配線の線幅及び間隔を同一とし、異なる前記ＴＥＧ間で前記配線の線幅と間隔のうちのいずれか一方を互いに異ならせたことを特徴とする。

請求項２の発明に係る半導体装置は、
所定の電位にある少なくとも２つの配線をそれぞれ有する２つ以上のＴＥＧからなるＴＥＧ群を備えた半導体装置であって、
それぞれの前記ＴＥＧにおいては前記配線の線幅及び間隔を同一とし、異なる前記ＴＥＧ間で前記配線の線幅と間隔のうちのいずれか一方を互いに異ならせたことを特徴とする。

請求項３の発明に係る半導体装置は、
絶縁層の第１の面に形成された第１層と、前記第１の面に対向する第２の面に形成された第２層とを有する半導体装置であって、
前記第１層に形成され、所定の間隔で行方向に配列された複数の配線を有する第１の行配線と、
前記第１の行配線に重なるように、且つ、前記複数の配線の隣接する端部を含むように前記第２層に形成された複数の配線を有する第２の行配線と、
前記第１の行配線における配線と前記第２の行配線における配線とを電気的に接続するためのビアやコンタクト等の導電体と、
を有するＴＥＧを２つ以上有するＴＥＧ群を備え、
異なるＴＥＧ間で前記導電体の径又は相互間隔を異ならせることを特徴とする。

請求項４の発明に係る検査方法は、請求項１〜３の発明のいずれかに係る半導体装置の検査方法であって、
それぞれの前記ＴＥＧに電子線を照射し、前記ＴＥＧから二次電子を放出させ、放出された前記二次電子の量に基づいて、電位コントラスト法により、前記ＴＥＧにおける配線不良部位の有無を検出することを特徴とする。

請求項５の発明に係る検査方法は、請求項４の発明に係る検査方法であって、
それぞれの前記ＴＥＧの配線ピッチを予め記憶させる工程と、それぞれの前記ＴＥＧの配線ピッチを自動的に検出する工程とのいずれかを更に備え、予め記憶させた前記配線ピッチ又は自動的に検出された前記配線ピッチを用いて連続的に配線不良部位を検出することを特徴とする。

請求項６の発明に係る検査方法は、請求項４又は５の発明に係る検査方法であって、
複数の前記ＴＥＧ群をウェーハ上で検査し、それぞれの前記ＴＥＧ群毎に、各ＴＥＧの設計寸法と歩留まりとの関係を求めることを特徴とする。

請求項７の発明に係る検査方法は、請求項６の発明に係る検査方法であって、
前記歩留まりが所定の値よりも小さいときに前記半導体装置が不良であると判定することを特徴とする。

請求項８の発明に係る検査方法は、請求項６又は７の発明に係る検査方法であって、
前記ＴＥＧ群の中から代表ＴＥＧを選定し、該代表ＴＥＧについて歩留まりを測定することを特徴とする。

請求項９の発明に係る検査方法は、請求項１〜８の発明のうちのいずれかに係る検査方法であって、それぞれの前記ＴＥＧの寸法が、設計寸法±許容マージンに相当する値を有することを特徴とする。

本発明は、パターン形状が相似した複数のＴＥＧについて電気的接続不良を検査するようにしたので、半導体装置に発生する短絡や断線等の接続不良を効率的に検出することができるばかりでなく、こうした不良の原因となる製造プロセスの歩留まり低下を速やかに検出することができる。これにより、製造プロセスの不良対策を効率化し、ウェーハの歩留まりを向上させることができる。

発明の実施の形態

以下、図１〜図７を参照しながら、本発明に係る半導体装置の幾つかの実施の形態を詳述する。なお、全図において、同じ参照数字又は参照符号は同一の又は同様の構成要素を指すものとする。

図１の（Ａ−１）〜（Ａ−３）はそれぞれ、本発明に係る耐短絡寸法マージンを測定するための配線短絡検出用テスト・エレメント・グループ（以下、ＴＥＧという）のパターン形状を概略的に示しており、図１の（Ｂ）は１つのＴＥＧの断面図である。なお、図１の（Ａ−１）〜（Ａ−３）は、パターン形状の異なる３種のＴＥＧにおける構成要素相互の位置関係を説明するために、各構成要素は半導体のどの層に形成されるかに無関係に同一平面上に図示されている。

図１において、（Ａ−１）〜（Ａ−３）に構造を示すＴＥＧは同一の半導体装置上に、例えば同じダイ（又はチップ）上に形成されて１つのＴＥＧ群を作る。いずれのＴＥＧも、フローティング電位にある第１の配線１６１_１、１６1_２、１６１_３と、この第１の配線の三方を囲むように配置され且つ接地電位にあるコの字状の第２の配線１６２_１、１６２_２、１６２_３とを備える。（Ｂ）に示すように、第１の配線１６１_１及び第２の配線１６２_１はＳｉＯ_２層１４の上面に形成されて第１層をなし、第２の配線１６２_１はＳｉＯ_２層１４を貫通する複数のコンタクト１５１を介して、基板１１上に形成された第２層のアクティブ領域１３１に接続される。なお、数字１２はＳＴＩ（シャロウ・トレンチ・アイソレーション）層である。こうした構造は図１の（Ａ−２）及び（Ａ−３）に示すＴＥＧにおいても同様であり、１５２、１５３はコンタクトを、１３２、１３３はアクティブ領域を示している。

図１の（Ａ−１）〜（Ａ−３）から明らかなとおり、これら３種のＴＥＧは第１の配線及び第２の配線の線幅が相互に相違することを除いて、基本的に同じ構造を有する。そこで、例えば（Ａ−２）に示すＴＥＧに電子線を照射し、そこから放出される二次電子の画像を得る。その一例を図２の（Ａ）及び（Ｂ）に示す。図２の（Ａ）はＴＥＧに短絡した個所がない場合に得られる画像で、接地された第２の配線１６２_２からは多量の二次電子が放出されるため、明るい二次電子画像が得られ、その間にある第１の配線１６１_２から放出される二次電子の量は少なく、したがって暗い二次電子画像が得られる。一方、図２の（Ｂ）はＴＥＧに電気的に短絡した個所Ｓが存在する場合の画像を示しており、本来であればフローティング電位にある第１の配線１６１_２が接地電位になるため、ＴＥＧ全体が明るい二次電子画像を作り出している。この原理を図１の（Ａ―１）〜（Ａ−３）に示すＴＥＧに適用すると、どの寸法のＴＥＧで短絡不良が発生するかを知ることができる。これにより、短絡不良を起こさないための寸法領域幅つまり寸法マージンを知ることができることになる。

図３の（Ａ−１）〜（Ａ−３）は、本発明に係る、断線マージンを測定するための配線断線検出用ＴＥＧの構造を概略的に示す図であり、図１と同様に、半導体装置を上から見た場合の各構成要素の位置関係を示している。第１の実施の形態と同様に、図３の（Ａ−１）〜（Ａ−３）に示すＴＥＧも同一の半導体装置上に形成されて１つのＴＥＧ群を作り、それぞれ、第１の配線１６１_１、１６１_２、１６１_３の一方の側に、これら第１の配線と平行に第２の配線１６２_４、１６２_５、１６２_６が配置されるとともに、第１の配線１６１_１、１６１_２、１６１_３の他方の側に、これら第１の配線と平行に第３の配線１６３_１、１６３_２、１６３_３が配置されるパターン形状を有する。なお、この第２の実施の形態においても、図１に示す第１の実施の形態と同様に、第１の配線〜第３の配線は互いに形状が類似しているが、第１の配線の線幅が最も小さく、第３の配線の線幅が最も大きく、第２の配線の線幅はそれらの中間である点で相違する。

さらに、第１の配線１６１_１、１６１_２、１６１_３の図３に向かって右側の端部はそれぞれ、コンタクト１５１_１、１５２_１、１５３_１を介してアクティブ領域１３１_１、１３２_１、１３３_１に接続される。第２の配線１６２_４、１６２_５、１６２_６の図３に向かって左側の端部はコンタクト１５１_２、１５２_２、１５３_２を介してアクティブ領域１３１_２、１３２_２、１３３_２に接続され、第３の配線１６３_１、１６３_２、１６３_３の図３に向かって左側の端部もそれぞれ、コンタクト１５１_３、１５２_３、１５３_３を介してアクティブ領域１３１_２、１３２_２、１３３_２に接続される。これにより、正常な状態では、第１の配線〜第３の配線はすべて接地電位にある。

そこで、例えば図３の（Ａ−１）に示すＴＥＧに電子線を照射し、そこから放出される二次電子の像を得ると、正常であれば、第１の配線〜第３の配線はすべて接地電位にあるので、これら接地された配線から多量の二次電子が放出されるので、図４の（Ａ）に示すような明るい二次電子画像が得られる。一方、いずれかの個所、例えば第１の配線１６−１_１の中間が断線すると、第１の配線の図に向かって右側の部分は接地電位のままであるが、左側の部分はフローティング状態となる。このため、図４の（Ｂ）に示すように、第１の配線１６１_１の断線個所Ｄに対応する個所から右側の部分からは多量の二次電子が放出されるので明るい二次電子画像が得られるが、左側の部分から放出される二次電子量は小さいので暗い二次電子画像が得られる。この原理を用いることにより、その線幅の配線から断線不良が発生するかを知ることができ、これによって、断線不良を起こさない線幅の範囲、つまり耐断線寸法マージンを知ることができる。

なお、図示しないが、第２の実施の形態においても、第１の配線１６１_１〜１６１_３、第２の配線１６２_４〜１６２_６及び第３の配線１６３_１〜１６３_３はいずれも、ＳｉＯ_２層の上面に形成され、アクティブ領域１３１_１〜１３３_２はＳｉＯ_２層の下面且つ基板１１の上面に形成される。また、第３の実施の形態においては、第２の配線１６２_４〜１６２_６と第３の配線１６３_１〜１６３_３のうち、どちらか一方を省略してもよい。

次に、図５の（Ａ−１）、（Ａ−２）及び（Ａ−３）は、本発明に係る、ビア又はコンタクトの導通不良マージンを測定するためのＴＥＧの構造を概略的に示している。この第３の実施の形態においては、（Ａ−１）に示す第１のＴＥＧが標準サイズのＴＥＧであり、（Ａ−２）に示す第２のＴＥＧは標準サイズのＴＥＧの穴径を変えたものであり、（Ａ−３）に示す第３のＴＥＧは標準サイズのＴＥＧの穴間隔を変えたものである。これらのＴＥＧは同一の半導体装置上に形成されて１つのＴＥＧ群を作る。

（Ａ−１）に示すように、第１のＴＥＧは、行方向に所定の間隔を置いて一列に第１層に配置された複数の行配線２１_１、２１_２、２１_３、２１_４、２１_５を備える。これらの行配線の各端部は所定の穴径のビア３１_１〜３１_９又はコンタクト４１を介して、第２層に形成されたアクティブ領域５１_１〜５１_６に接続される。なお、図では、最も右側の行配線２１_５の右端部のみがコンタクト４１を介してアクティブ領域５１_６に接続されている。

第２のＴＥＧは、第１のＴＥＧにおけるビア及びコンタクトの穴径を大きくした点を除いて、第１のＴＥＧと類似している。すなわち、第２のＴＥＧは、行方向に所定の間隔を置いて一列に第１層に配置された複数の行配線２２_１、２２_２、２２_３、２２_４、２２_５を備え、これらの行配線の各端部は所定の穴径のビア３２_１〜３２_９又はコンタクト４２を介して、第２層に形成されたアクティブ領域５２_１〜５２_６に接続される。なお、図では、最も右側の行配線２２_５の右端部のみがコンタクト４２を介してアクティブ領域５２_６に接続されている。

第３のＴＥＧは、第１のＴＥＧにおけるビア及びコンタクトの相互間隔を大きくした点を除いて、第１のＴＥＧと類似している。すなわち、第３のＴＥＧは、行方向に所定の穴間隔を置いて一列に第１層に配置された複数の行配線２３_１、２３_２、２３_３、２３_４、２３_５を備え、これらの行配線の各端部は所定の穴径のビア３３_１〜３３_９又はコンタクト４３を介して、第２層に形成されたアクティブ領域５３_１〜５３_６に接続される。なお、図では、最も右側の行配線２３_５の右端部のみがコンタクト４３を介してアクティブ領域５３_６に接続されている。

そこで、第３の実施の形態においても、第１の実施の形態及び第２の実施の形態におけると同様に、第１のＴＥＧ〜第３のＴＥＧに電子線を照射し、ＶＣ法によって各ＴＥＧの二次電子画像の明暗を求めてＴＥＧ別に導通の良否を測定することにより、どの寸法の穴又は穴間隔のＴＥＧにおいて導通不良が発生するかを知ることができる。これにより、ビア又はコンタクトの導通不良マージンを知ることができる。

ところで、これまで説明してきたところから明らかなように、第１の実施の形態〜第３の実施の形態におけるＴＥＧ群は同一のダイ（又はチップ）上に形成されている。ダイがウェーハ上に複数形成されている場合には、各ＴＥＧに電子線を照射して二次電子画像を得る場合、各ＴＥＧのサイズが異なるので、二次電子画像は異なるピッチで生じる。そこで、各ＴＥＧから生じた、ピッチの異なる二次電子信号を検出し、それらの中から短絡、断線、導通不良等の部位を抽出するには種々の方法がある。その１つは、隣接するダイにある同一種類のＴＥＧから得た二次電子信号どおしを比較し、その整合性の良否を検出して不良なＴＥＧ或いは不良部位を抽出する方法、すなわちダイ比較法である。この方法はダイに形成されたＴＥＧの配線ピッチの依存せず、あらゆる配線ピッチのＴＥＧを比較することが可能であるが、隣接するダイ間の距離が大きいため、それらのダイに形成された同一種類のＴＥＧどうしで二次電子信号の強度に差異が生じやすく、検出感度が劣るという問題がある。

一方、各ＴＥＧの配線ピッチを予め認識しておき、そのピッチと二次電子信号から得た明暗のピッチとを比較して明暗ピッチの異常を検出する方法、いわゆるセル検出法においては、微小領域内での比較であるので、二次電子信号の強度分布が安定していて検出感度が高いという利点がある。しかし、このセル検出法の場合、ピッチの異なる複数のＴＥＧが存在すると、全部のＴＥＧの正しいピッチを認識しておかなければならない。したがって、全部のＴＥＧのピッチを事前に登録しておくか、又は自動で認識させることが必要である。いずれにしても、全部のＴＥＧを連続的に且つ高感度で検査することができ、検査時間を大幅に短縮することが可能である。

図６は、図３の（Ａ−１）〜（Ａ−３）に示すＴＥＧと同様の機能を有するＴＥＧからなるＴＥＧ群から得た、配線の線幅の変化と各ＴＥＧの歩留まりとの関係を示すグラフである。図示のとおり、配線の線幅は設計中心値６０を中心として、設計下限値６１の近傍から設計上限値６２の近傍までを含む。設計下限値６１から設計上限値６２までの範囲が許容可能な加工ばらつき、すなわち許容マージンMである。なお、歩留まりに代えて、良品率又は不良品率を用いることもできる。

図６より、ウェーハの製造プロセスが正常であれば、ＴＥＧにおける線幅は設計下限値６１から設計上限値６２までの範囲に入り、高い歩留まりが得られることが分かる。しかし、製造プロセスに異常が発生し、例えば、加工マージンが不足して、点線の丸で示すように線幅が設計下限値６１の近傍の値になった場合には、図示のとおり、線幅が小さくなって断線に対する寸法マージンが不足して歩留まりが劣化する。つまり、図６は、各種の寸法のＴＥＧの歩留まりを常にモニターすることにより、製造プロセスに異常が発生したことを速やかに知ることができ、歩留まりに閾値を設けておけば、この閾値よりも歩留まりが小さい半導体装置を不良と判定することができる。歩留まりに代えて、良品率又は不良品率を用いる場合には、良品率については下限値を、不良品率については上限値を設定し、これら上限値を下回ったとき又は下限値を上回ったときに不良と判定する。

図７は、１つのダイに４つの異なるＴＥＧ群を形成し、各群の中から代表ＴＥＧを選定して、その代表ＴＥＧの歩留まりの変動を日付又はダイのロット番号とともに記録したグラフである。それぞれのTEG群を適切に選定することにより、このグラフから、どの製造プロセスに異常が発生したかを知ることができる。なお、各ＴＥＧ群における代表ＴＥＧは、製造プロセスの異常によって歩留まりの劣化を起こしやすい、設計下限値近傍の配線幅を持つＴＥＧとすることが好ましい。

以上、本発明に係る各種のＴＥＧ群について説明してきたが、これは本質的に単なる例であり、本発明はこれらの例に限定されるものではない。当業者であれば、種々の変形や修正を想起することができ、これらの変形や修正は特許請求の範囲に含まれる。例えば、同一のパターン形状を有するTEGを複数個設けるようにしてもよい。

（Ａ−１）〜（Ａ−３）はそれぞれ、本発明に係る耐短絡寸法マージンを測定するための配線短絡検出用ＴＥＧの構造を概略的に示しており、（Ｂ）は１つのＴＥＧの断面図である。 （Ａ）はＴＥＧに短絡した個所がない場合に得られる画像を示しており、（Ｂ）はＴＥＧに電気的に短絡した個所が存在する場合の画像を示している。 （Ａ−１）〜（Ａ−３）は、本発明に係る、断線マージンを測定するための配線断線検出用ＴＥＧの構造を概略的に示す図である。 （Ａ）は正常なＴＥＧから得られる画像を示しており、（Ｂ）はＴＥＧに断線個所が存在する場合の画像を示している。 （Ａ−１）、（Ａ−２）及び（Ａ−３）は、本発明に係る、ビア又はコンタクトの導通不良マージンを測定するためのＴＥＧの構造を概略的に示している。 図３の（Ａ−１）〜（Ａ−３）に示すＴＥＧ群と同様の機能を有するＴＥＧ群から得た、配線の線幅の変化と各ＴＥＧの歩留まりとの関係を示すグラフである。 代表ＴＥＧの歩留まりの変動を日付又はロット番号とともに記録したグラフである。 半導体装置の配線に生じる電気的不良を検出するための、従来の１つの検査方法を説明するための図である。

符号の説明

１６１_１、１６１_２、１６１_３：第１の配線
１３１、１３２、１３３：アクティブ領域
１５１、１５２、１５３：コンタクト
１６２_１〜１６２_３、１６２_４〜１６２_６：第２の配線
１６３_１〜１６３_３：第３の配線
１３１_１、１３２_１、１３３_１：アクティブ領域
１５１_１〜１５１_３、１５２_１〜１５２_３、１５３_１〜１５３_３：コンタクト
２１_１〜２１_５、２２_１〜２２_５、２３_１〜２３_５：行配線
３１_１〜３１_９、３２_１〜３２_９、３３_１〜３３_９：ビア
４１、４２、４３：コンタクト
５１_１〜５１_６、５２_１〜５２_６、５３_１〜５３_６：アクティブ領域
６０：設計中心値
６１：設計下限値
６２：設計上限値
M：許容マージン

Claims (9)

1. 接地電位にある配線とフローティング電位にある配線とを有する２つ以上のＴＥＧからなるＴＥＧ群を備えた半導体装置であって、
   それぞれの前記ＴＥＧにおいては前記配線の線幅及び間隔を同一とし、異なる前記ＴＥＧ間で前記配線の線幅と間隔のうちのいずれか一方を互いに異ならせたことを特徴とする半導体装置。
2. 所定の電位にある少なくとも２つの配線をそれぞれ有する２つ以上のＴＥＧからなるＴＥＧ群を備えた半導体装置であって、
   それぞれの前記ＴＥＧにおいては前記配線の線幅及び間隔を同一とし、異なる前記ＴＥＧ間で前記配線の線幅と間隔のうちのいずれか一方を互いに異ならせたことを特徴とする半導体装置。
3. 絶縁層の第１の面に形成された第１層と、前記第１の面に対向する第２の面に形成された第２層とを有する半導体装置であって、
   前記第１層に形成され、所定の間隔で行方向に配列された複数の配線を有する第１の行配線と、
   前記第１の行配線に重なるように、且つ、前記複数の配線の隣接する端部を含むように前記第２層に形成された複数の配線を有する第２の行配線と、
   前記第１の行配線における配線と前記第２の行配線における配線とを電気的に接続するためのビアやコンタクト等の導電体と、
   を有するＴＥＧを２つ以上有するＴＥＧ群を備え、
   異なるＴＥＧ間で前記導電体の径又は相互間隔を異ならせることを特徴とする半導体装置。
4. 請求項１〜３のいずれか一つに記載の半導体装置の検査方法であって、
   それぞれの前記ＴＥＧに電子線を照射し、前記ＴＥＧから二次電子を放出させ、放出された前記二次電子の量に基づいて、電位コントラスト法により、前記ＴＥＧにおける配線不良部位の有無を検出することを特徴とする検査方法。
5. 請求項４に記載の検査方法であって、
   それぞれの前記ＴＥＧの配線ピッチを予め記憶させる工程と、それぞれの前記ＴＥＧの配線ピッチを自動的に検出する工程とのいずれかを更に備え、予め記憶させた前記配線ピッチ又は自動的に検出された前記配線ピッチを用いて連続的に配線不良部位を検出することを特徴とする検査方法。
6. 請求項４又は５に記載の検査方法であって、
   複数の前記ＴＥＧ群をウェーハ上で検査し、それぞれの前記ＴＥＧ群毎に、各ＴＥＧの設計寸法と歩留まりとの関係を求めることを特徴とする検査方法。
7. 請求項６に記載の検査方法であって、
   前記歩留まりが所定の値よりも小さいときに前記半導体装置が不良であると判定することを特徴とする検査方法。
8. 請求項６又は７に記載の検査方法であって、
   前記ＴＥＧ群の中から代表ＴＥＧを選定し、該代表ＴＥＧについて歩留まりを測定することを特徴とする検査方法。
9. 請求項１〜８のうちのいずれか一つに記載の検査方法であって、
   それぞれの前記ＴＥＧの寸法が、設計寸法±許容マージンに相当する値を有することを特徴とする検査方法。

Images